《三维芯片堆叠件及其形成方法.pdf》由会员分享，可在线阅读，更多相关《三维芯片堆叠件及其形成方法.pdf（16页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103426849 A (43)申请公布日 2013.12.04 C N 1 0 3 4 2 6 8 4 9 A *CN103426849A* (21)申请号 201310003803.8 (22)申请日 2013.01.06 61/649,097 2012.05.18 US 13/544,746 2012.07.09 US H01L 23/488(2006.01) H01L 21/60(2006.01) (71)申请人台湾积体电路制造股份有限公司 地址中国台湾新竹 (72)发明人余振华 史达元 董志航 (74)专利代理机构北京德恒律治知识产权代理 有限公司 1140。
2、9 代理人章社杲 孙征 (54) 发明名称 三维芯片堆叠件及其形成方法 (57) 摘要 一种三维(3D)芯片堆叠件，包括与第二芯片 接合的第一芯片。第一芯片包括位于第一衬底上 面的第一凸块结构，而第二芯片包括位于第二衬 底上面的第二凸块结构。第一凸块结构与第二凸 块结构连接，而接合区域在第一凸块结构和第二 凸块结构之间形成。该接合区域是包括贵金属的 无焊料区域。本发明提供三维芯片堆叠件的形成 方法。 (30)优先权数据 (51)Int.Cl. 权利要求书1页 说明书8页 附图6页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书8页 附图6页 (10)申请公布。
3、号 CN 103426849 A CN 103426849 A 1/1页 2 1.一种器件，包括： 第一芯片，包括第一衬底和位于所述第一衬底上面的第一凸块结构；以及 第二芯片，包括第二衬底和位于所述第二衬底上面的第二凸块结构； 其中，通过连接所述第一凸块结构与所述第二凸块结构而接合所述第一芯片与所述第 二芯片，并且在所述第一凸块结构和所述第二凸块结构之间形成接合区域；以及 其中，所述接合区域是包括贵金属的无焊料区域。 2.根据权利要求1所述的器件，其中，所述接合区域包括金。 3.根据权利要求1所述的器件，其中，所述第一凸块结构包括位于所述第一衬底上面 的第一金属化层和位于所述第一金属化层上面的。
4、含镍的第一保护层，其中，所述第一保护 层形成在所述接合区域和所述第一金属化层之间。 4.根据权利要求3所述的器件，所述第一凸块结构包括位于所述第一金属化层和所述 第一保护层之间的金属柱。 5.一种器件，包括： 第一芯片，包括第一半导体衬底、位于所述第一半导体衬底上面的第一金属柱、位于所 述第一金属柱上面的第一保护层以及位于所述第一保护层上面的第一接合层；以及 第二芯片，包括第二半导体衬底、位于所述第二半导体衬底上面的第二金属柱、位于所 述第二金属柱上面的第二保护层以及位于所述第二保护层上面的第二接合层； 其中，通过连接所述第一接合层和所述第二接合层而接合所述第一芯片和所述第二芯 片，并且在所述。
5、第一金属柱和所述第二金属柱之间形成无焊料接合区域；以及 其中，所述无焊料接合区域包括贵金属。 6.根据权利要求5所述的器件，其中，所述第一保护层和所述第二保护层中的至少一 个包括镍层。 7.根据权利要求5所述的器件，其中，所述第一金属柱和所述第二金属柱中的至少一 个包括铜柱。 8.根据权利要求5所述的器件，其中，所述无焊料接合区域的厚度大于或等于0.5m。 9.一种器件，包括： 与第二芯片接合的第一芯片； 其中，所述第一芯片包括位于第一钝化层上面的第一金属层、位于所述第一金属层上 面的第一保护层以及位于所述第一保护层上面的第一接合层； 其中，所述第二芯片包括位于第二钝化层上面的第二金属化层、位。
6、于所述第二金属化 层上面的第二保护层以及位于所述第二保护层上面的第二接合层； 其中，所述第一接合层与所述第二接合层连接，从而形成厚度大于或等于0.5m的无 焊料接合区域；以及 其中，所述第一钝化层和所述第二钝化层之间的高度小于或等于约5m。 10.根据权利要求9所述的器件，其中，所述第一接合层和所述第二接合层中的至少一 个包括金层。 权 利 要 求 书CN 103426849 A 1/8页 3 三维芯片堆叠件及其形成方法 0001 相关申请的交叉参考 0002 本申请要求2012年5月18日提交的第61/649,097号美国临时申请的优先权，其 全部内容结合于此作为参考。 技术领域 0003 。
7、本发明涉及的是芯片至芯片接合技术，更具体而言，涉及的是三维芯片堆叠件及 其形成方法。 背景技术 0004 为了进一步增大电路密度，研究出了三维集成电路(3DIC)。在传统的3DIC形成工 艺中将两个芯片接合在一起并且在每个芯片和衬底上的接触焊盘之间形成电连接。例如， 将两个芯片相互叠加接合。然后将堆叠的芯片与载体衬底相接合并且通过引线接合将每个 芯片上的接触焊盘与载体衬底上的接触焊盘电连接。然而，这要求载体衬底大于用于引线 接合的芯片。近来则将重点集中在了倒装芯片互连和利用导电球/凸块在芯片和下面的衬 底之间的形成连接，从而允许在相对较小的封装件上实现高布线密度。使用焊料连接的传 统的芯片堆叠。
8、涉及焊料、助焊剂和底部填充。所有这些工艺均在间距、结合高度，以及阻焊 剂残留方面产生了问题和局限。 发明内容 0005 为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种器件，包 括：第一芯片，包括第一衬底和位于所述第一衬底上面的第一凸块结构；以及第二芯片，包 括第二衬底和位于所述第二衬底上面的第二凸块结构；其中，通过连接所述第一凸块结构 与所述第二凸块结构而接合所述第一芯片与所述第二芯片，并且在所述第一凸块结构和所 述第二凸块结构之间形成接合区域；以及其中，所述接合区域是包括贵金属的无焊料区域。 0006 在上述器件中，其中，所述接合区域包括金。 0007 在上述器件中，其中，所。
9、述第一凸块结构包括位于所述第一衬底上面的第一金属 化层和位于所述第一金属化层上面的含镍的第一保护层，其中，所述第一保护层形成在所 述接合区域和所述第一金属化层之间。 0008 在上述器件中，其中，所述第一凸块结构包括位于所述第一衬底上面的第一金属 化层和位于所述第一金属化层上面的含镍的第一保护层，其中，所述第一保护层形成在所 述接合区域和所述第一金属化层之间，所述第一凸块结构包括位于所述第一金属化层和所 述第一保护层之间的金属柱。 0009 在上述器件中，其中，所述第一凸块结构包括位于所述第一衬底上面的第一金属 化层和位于所述第一金属化层上面的含镍的第一保护层，其中，所述第一保护层形成在所 述。
10、接合区域和所述第一金属化层之间，所述第一凸块结构包括位于所述第一金属化层和所 述第一保护层之间的金属柱，其中，所述金属柱包括铜，并且所述第一金属化层包括钛、钽 说 明 书CN 103426849 A 2/8页 4 或铜中的至少一种。 0010 在上述器件中，其中，所述接合区域的厚度大于或等于0.5m。 0011 在上述器件中，其中，所述接合区域包括凸出区域，所述凸出区域从所述第一凸块 结构的外侧壁或所述第二凸块结构的外侧壁凸出。 0012 在上述器件中，其中，所述接合区域包括凸出区域，所述凸出区域从所述第一凸块 结构的外侧壁或所述第二凸块结构的外侧壁凸出，其中，所述凸出区域的横向尺寸大于或 等。
11、于0.5m。 0013 在上述器件中，其中，所述第一芯片包括在所述第一衬底和所述第一凸块结构之 间形成的第一钝化层，所述第二芯片包括在所述第二衬底和所述第二凸块结构之间形成的 第二钝化层，并且所述第一钝化层和所述第二钝化层之间的高度小于或等于约5m。 0014 在上述器件中，还包括密封结构，所述密封结构形成在所述第一芯片和所述第二 芯片之间的空间中。 0015 在上述器件中，还包括密封结构，所述密封结构形成在所述第一芯片和所述第二 芯片之间的空间中，其中，所述密封结构包括位于所述第一芯片的外围区域或所述第二芯 片的外围区域的密封环。 0016 在上述器件中，还包括密封结构，所述密封结构形成在所。
12、述第一芯片和所述第二 芯片之间的空间中，其中，所述密封结构形成在所述第一芯片和所述第二芯片之间的空间 的内部区域中。 0017 在上述器件中，还包括围绕所述第一芯片和所述第二芯片之间的空间的密封壁。 0018 根据本发明的另一方面，还提供了一种器件，包括：第一芯片，包括第一半导体衬 底、位于所述第一半导体衬底上面的第一金属柱、位于所述第一金属柱上面的第一保护层 以及位于所述第一保护层上面的第一接合层；以及第二芯片，包括第二半导体衬底、位于所 述第二半导体衬底上面的第二金属柱、位于所述第二金属柱上面的第二保护层以及位于所 述第二保护层上面的第二接合层；其中，通过连接所述第一接合层和所述第二接合层。
13、而接 合所述第一芯片和所述第二芯片，并且在所述第一金属柱和所述第二金属柱之间形成无焊 料接合区域；以及其中，所述无焊料接合区域包括贵金属。 0019 在上述器件中，其中，所述第一保护层和所述第二保护层中的至少一个包括镍层。 0020 在上述器件中，其中，所述第一金属柱和所述第二金属柱中的至少一个包括铜柱。 0021 在上述器件中，其中，所述无焊料接合区域的厚度大于或等于0.5m。 0022 在上述器件中，其中，所述第一接合层和所述第二接合层中的每一个均包括金层。 0023 根据本发明的又一方面，还提供了一种器件，包括：与第二芯片接合的第一芯片； 其中，所述第一芯片包括位于第一钝化层上面的第一金。
14、属层、位于所述第一金属层上面的 第一保护层以及位于所述第一保护层上面的第一接合层；其中，所述第二芯片包括位于第 二钝化层上面的第二金属化层、位于所述第二金属化层上面的第二保护层以及位于所述第 二保护层上面的第二接合层；其中，所述第一接合层与所述第二接合层连接，从而形成厚度 大于或等于0.5m的无焊料接合区域；以及其中，所述第一钝化层和所述第二钝化层之间 的高度小于或等于约5m。 0024 在上述器件中，其中，所述第一接合层和所述第二接合层中的至少一个包括金层。 说 明 书CN 103426849 A 3/8页 5 附图说明 0025 图1-图5是根据一个或多个实施例制造三维(3D)芯片堆叠件的。
15、各个阶段的截面 图； 0026 图6-图8是根据一个或多个实施例制造3D芯片堆叠件的各个阶段的截面图； 0027 图9-图11是根据一个或多个实施例制造3D芯片堆叠件的各个阶段的截面图； 0028 图12A是根据一个或多个实施例的密封结构的顶视图； 0029 图12B是根据图12A所示的实施例的具有密封结构的3D芯片堆叠件的截面图； 0030 图13A是根据一个或多个实施例的密封结构的顶视图； 0031 图13B是根据图13A所示的实施例的具有密封结构的3D芯片堆叠件的截面图；以 及 0032 图14是根据一个或多个实施例的具有密封结构的3D芯片堆叠件的截面图。 具体实施方式 0033 以下公。
16、开提供了多种不同实施例或实例，用于实现本发明的不同特征。以下将描 述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明，而 是提供这些实施例使得该说明变得周密和全面，并且向本领域的技术人员全面地展示本发 明。然而，应该理解，也可以没有这些具体细节的情况下实施一个或多个实施例。在附图中， 为了清楚而对层和区域的厚度和宽度进行了放大。附图中的类似的参考标号示出了类似的 元件。图中示出的这些元件和区域本质上是示例性的，由此图中所示的相应的尺寸或间距 并不被用于限制本发明的范围。 0034 本发明的实施例涉及的是使用无焊料接合冶金术(诸如，金与金接合，贵金属与 贵金属接合，和/或。
17、金与贵金属接合技术)的三维(3D)芯片堆叠件。本发明的一些实施例 涉及的是形成在半导体芯片上的金属柱和/或金属焊盘之间的金与金的接合。在此将描述 形成3D芯片堆叠件的方法。 0035 图1至图5是根据至少一个实施例制造3D芯片堆叠件的各个阶段的截面图。 0036 参考图1，第一芯片100包括使用在半导体集成电路制造中的、可以在其中和/或 其上形成集成电路的第一半导体衬底10。第一半导体衬底10被限定代表任何包括半导体 材料的结构，包括但并不限于体硅、半导体晶圆、绝缘体上硅(SOI)衬底，或硅锗衬底。也 可以使用其他半导体材料，包括有III族、IV族、和V族元素。第一半导体衬底10可以另 外包括。
18、多个隔离部件(未示出)，诸如，浅沟槽隔离(STI)部件或硅的局部氧化(LOCOS)部 件。可以形成在第一半导体衬底10中的各个微电子元件的实例包括晶体管(例如，金属氧 化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体 管(BJT)、高压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET)等)； 电阻器；二极管；电容器；电感器；熔丝；以及其他适合的元件。执行多种工艺来形成多种微 电子元件，包括沉积、蚀刻、注入、光刻、退火和其他适合的工艺。微电子元件被互连形成了 集成电路器件，诸如，逻辑器件、存储器件(例如，静态随机访问存储器或SRA。
19、M)、射频(RF) 器件、输入/输出(I/O)器件、片上系统(SoC)器件、它们的组合以及其他适合类型的器件。 第一半导体衬底10进一步包括层间介电层(未示出)以及覆盖在集成电路上的金属化结 构(未示出)。层间介电层和金属化结构包括低k介电材料、未掺杂的硅酸盐玻璃(USG)、 说 明 书CN 103426849 A 4/8页 6 氮化硅、氮氧化硅、或其他通用的材料。低k介电材料的介电常数(k值)可以小于大约3.9 或小于大约2.8。金属化结构中的金属线可以由铜或铜合金形成。本领域的普通技术人员 将意识到金属化层的形成细节。 0037 第一钝化层12可以由诸如聚酰亚胺、聚合物、氧化物、氮化物、或。
20、类似的介电材料 形成，并且在第一半导体衬底10的上方被图案化来保护下面的层不受到环境污染物的损 害。在至少一个实施例中，第一钝化层12包括氮化硅层、氧化硅层和/或氮化硅层和氧化 层的复合层。焊盘区域14是形成在顶层层间介电层上的金属化层，其可以延伸至第一钝化 层12并且可以是导电布线的一部分。焊盘区域14的适合的材料可以包括但并不限于例如， 铜(Cu)、铝(Al)、AlCu、铜合金、或其他移动导电材料。焊盘区域14提供电连接，在其上可 以形成在后续处理步骤中用于外部连接的凸块下金属化(UBM)结构。 0038 第二钝化层16形成在衬底10上并且被图案化从而形成暴露出一部分焊盘区域14 的开口以。
21、实现后续UBM的形成。在至少一个实施例中，第二钝化层16由选自于非掺杂的硅 酸盐玻璃(USG)、氮化硅、氮氧化硅、氧化硅及其组合的非有机材料形成。在至少另一个实施 例中，第二钝化层16由聚合物层(诸如，环氧树脂、聚酰亚胺、苯并环丁烯(BCB)、聚苯并恶 唑(PBO)等)形成，然而也可以使用其他相对较为柔软的、通常是有机的介电材料。 0039 图1还示出了凸块下金属化(UBM)层18和位于所得到的结构上从而电连接焊盘 区域14的金属柱20。在至少一个实施例中，UBM层18形成在第二钝化层16和焊盘区域14 的暴露的部分上。例如，UBM层18包括扩散阻挡层17，该层由钛、钽、氮化钛、氮化钽或类似 。
22、的形成。UBM层18可以另外包括形成在扩散阻挡层17上的铜层19。铜层19可以由包括 了银、铬、镍、锡、金及其组合的铜合金形成。 0040 例如，通过光刻胶掩盖、光刻、电镀、以及干式/湿式蚀刻工艺在UBM层18上形成 金属柱20。在至少一个实施例中，金属柱20试图包括一种层，该层包括有：基本上纯的元 素铜、含不可避免的杂质的铜，以及含微量元素(诸如，钛、铟、锡、锌、锰、铬、钛、锗、锶、铂、 镁、铝或锆)的铜合金。在至少一个示例性实施例中，金属柱20的厚度大于25m。在另一 个示例性实施例中，金属柱20的厚度大于40m。例如，金属柱20的厚度约为4050m， 约为45m，或约为4070m，然而该。
23、厚度也可以更大或更小。 0041 参考图2，保护层22形成在金属柱20上。保护层22可以延伸至金属柱20的侧壁 和UBM层18的侧壁。保护层22可以包括不同的材料和层，并且可以被用于防止金属柱20 氧化和扩散至接合层或防止来自接合层的扩散。保护层22是金属层，通过电镀(例如，源 于电解槽的电镀工艺)来形成该金属层。没有特别地限定待沉积的金属。该金属可以是镍 (Ni)、铜(Cu)、银(Ag)、金(Au)、钯(Pd)、铂(Pt)、锡(Sn)、锌(Zn)、钌(Ru)、贵金属、或它们 的组合。在至少一个实施例中，保护层22是通过镍电镀工艺形成的镍(Ni)层，该电镀工艺 包括将第一芯片100作为阴极放置。
24、在电解槽中。 0042 如图3所示，在保护层22的表面上形成接合层24。在至少一个实施例中，接合层 24是无焊料的金属层。在一个实施例中，接合层24是贵金属层，包括金(Au)、钯(Pd)、铂 (Pt)、银(Ag)、铑(Rh)、钌(Ru)、铱(Ir)、锇(Os)及其合金。在至少一个实施例中，接合层 24包括金层或通过电镀方法形成的金合金层。在至少一个实施例中，接合层24具有大于或 等于大约0.5m的厚度。可以使用包括无电电镀、浸镀等的方法形成金层。第一芯片100 包括第一凸块结构110，该第一凸块结构110包括位于第一半导体衬底10的焊盘区域14上 说 明 书CN 103426849 A 5/8。
25、页 7 的UBM层18、金属柱20、保护层22以及接合层24，被用作连接另一芯片的另一互连结构的 第一互连结构。 0043 在形成凸块之后，第一芯片100可以通过芯片至晶圆级堆叠或芯片至芯片级堆叠 或类似的与另一个芯片接合。然而，应该注意到，该实施例可以使用在多种不同情况下。例 如，实施例可以用于芯片至芯片接合配置，芯片至晶圆接合配置，芯片级封装或类似的中。 0044 如图4所示，第一芯片100通过倒装芯片接合与第二芯片300接合。出于说明目 的，第一芯片100向下朝向第二芯片300倒装，从而使得第一凸块结构110面朝第二芯片 300的第二凸块结构310。在该实例中，第二芯片300包括第二半导。
26、体衬底30、钝化层32、 焊盘区域34、钝化层36以及第二凸块结构310。第二凸块结构310包括UBM层38、金属柱 40、保护层42以及接合层44，被用作与第一芯片100的第一互连结构连接的第二芯片300 的第二互连结构。在至少一个实施例中，接合层44是贵金属层，包括金(Au)、钯(Pd)、铂 (Pt)、银(Ag)、铑(Rh)、钌(Ru)、铱(Ir)、锇(Os)及其合金。在至少一个实施例中，接合层 44是金层或金合金层。可以使用任何适合的工艺和材料来形成第二芯片300中的结构，并 且这些可以与第一芯片100中的形成类似或相同。在至少一个实施例中，被用于形成第二 凸块结构310的工艺和材料可以。
27、与第一凸块结构110的形成类似或相同。 0045 参考图5，实施接合工艺，通过接合层24和44将第一凸块结构110与第二凸块结 构310接合来接合芯片100和300，并且由此形成具有无焊料接合结构500的3D芯片堆叠 件400。接合工艺可以包括带有或不带有超声波辅助工艺的低温和/或低压接合工艺，在该 接合工艺中不使用焊料和助焊剂材料以及焊料回流步骤。在至少一个实施例中，无焊料接 合结构500包括通过将接合层24与接合层44相连接而形成的、设置在保护层22和42之 间的接合区域510。接合区域510是无焊料区域，该区域可以包括形成在接合层24和44中 的至少一个中的贵金属。在至少一个实施例中，区。
28、域510包括金或贵金属。接合区域510 具有大约或等于大约0.5m的厚度。例如，接合区域510具有大于或等于大约1m的厚 度。 0046 3D芯片堆叠件400包括通过在金属柱20和40之间连接接合层24和44而形成的 无焊料接合结构500。金属柱20和40是分别从衬底10和30中突起的凸块，该凸块能够实 现小间距结合并且保持接合高度。处在硬材料构成的金属柱20和24上的软材料构成的接 合层24和44可以充当粘合层并且提供良好的电接合强度并且可以由适合的厚度和粗糙度 形成以减少可能的接合故障。与传统的技术相比，使用贵金属层作为接合层24和44的3D 芯片堆叠件400可以通过干的、洁净的、高生产能。
29、力的、高产量的芯片堆叠工艺形成。 0047 本发明的一些实施例涉及的是由适合的形貌形成的用于减小接合力的接合层24 和44。在此将描述形成3D芯片堆叠件的方法。图6-图8是根据至少一个实施例制造3D 芯片堆叠件的各个阶段的截面图，其中，类似的标号是指类似的元件。 0048 参考图6，第一芯片100的第一凸块结构110a的形成包括形成带有隆起24a的接 合层24。在至少一个实施例中，接合层24具有分离的隆起24a，这些隆起可以设置在金属 柱20的顶面上方。在相邻的隆起24a之间均有间隔，本发明未限制该间隔的尺寸。在至少 一个实施例中，隆起24a可以由带有光刻和蚀刻工艺的电镀形成。在另一个实施例中。
30、，可以 通过凸点接合工艺形成隆起24a。在形成金隆起的实例中，金引线球接合件被用于在金层上 形成金球凸点，然后使用压印工艺来平滑金球凸点的末端，从而形成金隆起。在使用贵金属 说 明 书CN 103426849 A 6/8页 8 球凸点替代金隆起的情况下可以执行相同的工艺。在至少一个实施例中，隆起24a的材料 与接合层24的材料相同。在一些实施例中，隆起24a由不同于接合层24的材料的贵金属 材料形成。 0049 如图7所示，带有第一凸块结构100a的第一芯片100通过倒装芯片接合与带有第 二凸块结构310a的第二芯片300相接合。在至少一个实施例中，第二凸块结构310a包括 位于接合层44上的。
31、隆起44a。可以使用任何适合的工艺和材料来在第二芯片300中形成第 二凸块结构310a，并且那些可以与形成第一芯片100中的第一凸块结构100a类似或相同。 在至少一个实施例中，用于形成第二凸块结构30a的隆起44a的工艺和材料与形成第一凸 块结构110的隆起24a类似或相同。 0050 参考图8，通过接合层24和44以及隆起24a和44a实施接合工艺来接合芯片100 和300，并由此形成了在其中具有无焊料接合结构700的3D芯片堆叠件600。该接合工艺 可以包括带有或不带有超声波辅助工艺的低温和/或低压接合工艺，其中，在该接合工艺 中不使用焊料和助焊剂材料。在至少一个实施例中，无焊料接合结构。
32、700包括无焊料接合 区域710，该区域通过使具有隆起24a的接合层24与具有隆起44a的接合层44相连接而 形成并且处在保护层22和42之间。接合区域710可以包括形成在接合层24和44和/或 隆起24a和44a中的贵金属。在至少一个实施例中，无焊料接合区域710包括金或贵金属。 无焊料接合区域710具有大约或等于大约0.5m的厚度。例如，接合区域510具有大于或 等于大约1m的厚度。在至少一个实施例中，接合区域710另外包括凸出区域720，该区域 是接合区域710横向地延伸从而从凸块结构110a和310a的外侧壁凸出的部分。凸出区域 720可以横向地延伸从而从保护层22和42的外侧壁S1和。
33、S2凸出。在至少一个实施例中， 凸出区域720的横向尺寸W大于或等于大约0.5m。例如，横向尺寸W大约或等于1m。 在一些实施例中，横向尺寸W大约或等于2m。 0051 本发明的一些实施例涉及的是由焊盘区域14上方的合适形貌形成的接合层24和 44，从而降低焊点高度(stand-off height)以及形成较薄的芯片堆叠件。在此将描述形成 3D芯片堆叠件的方法。图9-图11是根据至少一个实施例形成3D芯片堆叠件的各个阶段 的截面图，其中，类似的参考标号涉及了类似的元件。 0052 参考图9，在第一芯片100中，省略了形成金属柱20的步骤，并且在UBM层18上直 接形成了保护层22，然后形成带。
34、有隆起24a的接合层24。第一芯片100包括高度减小的第 一凸块结构110b。 0053 如图10中所示，具有第一凸块结构110b的第一芯片100通过倒装芯片接合与具 有第二凸块结构310b的第二芯片300接合，其中在凸块结构110b和310b中不形成金属柱。 在至少一个实施例中，第二凸块结构310b包括直接形成在UBM层38上的保护层42，然后形 成带有隆起44a的接合层44。可以使用任何适合的工艺和材料在第二芯片300中形成第二 凸块结构310b，并且那些可以与在第一芯片100中形成第一凸块结构110b类似或相同。 0054 参考图11，通过凸块结构110b和310b实施接合工艺以接合芯片。
35、100和300，并且 由此形成了其中具有无焊料接合结构900的3D芯片堆叠件800。该接合工艺可以包括带有 或不带有超声波辅助工艺的低温和/或低压接合工艺，其中，在该接合工艺中不使用焊料 和助焊剂材料。在至少一个实施例中，无焊料接合结构900包括无焊料接合区域910，该区 域通过将带有隆起24a的接合层24与带有隆起44a的接合层44连接而形成并且处于保护 说 明 书CN 103426849 A 7/8页 9 层22和42之间。接合区域910可以包括形成在接合层24和44和/或隆起24a和44a中 的贵金属。由于金属柱不形成在芯片100和300中，所以减小了3D芯片堆叠件800中的第 一芯片1。
36、00和第二芯片300之间的焊点高度H(也可视作是钝化层16和36之间的高度)。 在至少一个实施例中，高度H小于或等于大约5m。 0055 本发明的一些实施例涉及的是3D芯片堆叠件，该堆叠件具有保护芯片表面的密 封环结构。图12-图14是根据实施例的带有密封结构的3D芯片堆叠件的示意图，其中，类 似的参考标号是指类似的元件。 0056 图12A是根据至少一个实施例的密封结构的俯视图，而图12B是根据图12A中所 示的至少一个实施例的具有密封结构的3D芯片堆叠件的截面图。 0057 在至少一个实施例中，在接合工艺中，在芯片100和300的至少一个外围区域上形 成有机材料，诸如，底部填充、环氧树脂、。
37、聚酰亚胺或聚合物材料。在接合工艺之后，有机材 料变成了3D芯片堆叠件1000A中的密封环结构200。在至少一个实施例中，密封环结构200 形成在芯片100和300之间的空间的外围区域上。密封环结构200能够保护芯片表面并且 能够防止水汽和/或颗粒进入芯片表面，由此能够解决3D芯片堆叠件1000A中的可靠性问 题。 0058 图13A是根据至少一个实施例的密封结构的俯视图，而图13B是根据图13A中所 示的至少一个实施例的具有密封环结构的3D芯片堆叠件的截面图。 0059 除了芯片100和/或300的外围区域，在芯片100和/或300的内部区域上形成 有机材料，从而将芯片分成多个区域。在至少一个。
38、实施例中，分隔的区域变成网格布局，并 且每个分隔的区域包括多个凸块结构110或310。在接合工艺之后，有机材料变成3D芯片 堆叠件1000B中的密封结构220。在至少一个实施例中，密封结构220包括第一密封结构 220a和第二密封结构220b。第一密封结构220a形成在芯片100和300之间的空间的外围 区域上。第二密封结构220b形成在芯片100和300之间的空间的内部区域上。在3D芯片 堆叠件1000B中，第二密封结构220b使第一组无焊料接合结构1010a与第二组无焊料接合 结构1010b分隔。 0060 图14A是根据至少一个实施例的具有密封结构的3D芯片堆叠件的截面图。 0061 在。
39、至少一个实施例中，3D芯片堆叠件1000C包括至少一组通过接合两个芯片100 和300而成的芯片堆叠件。在至少一个实施例中，3D芯片堆叠件1000C包括通过接合两个 芯片100A和300A而成的第一组芯片堆叠件，以及通过接合两个芯片100B和300B而成的 第二组芯片堆叠件，其中，这两组芯片堆叠件通过无焊料接合结构彼此相接合。有机材料形 成在3D芯片堆叠件1000C的外侧壁上，从而用作密封壁230。在至少一个实施例中，密封壁 230形成在芯片100A和300A之间的空间周围和/或芯片100B和300B之间的空间周围， 和/或芯片100B和300A之间的空间周围。密封壁230可以连续的方式形成在。
40、堆叠的芯片 100A、300A、100B和300B的外侧壁上。在一些实施例中，3D芯片堆叠件1000C包括处在两个 相邻的芯片之间的空间中的密封结构240，用来分隔无焊料接合结构1010a组和1010b组。 0062 根据一些实施例，一种器件包括第一芯片，该第一芯片与第二芯片接合。第一芯片 包括位于第一衬底上面的第一凸块结构，而第二芯片包括位于第二衬底上面的第二凸块结 构。第一芯片通过连接第一凸块结构和第二凸块结构而与第二芯片相接合，接合区域形成 在第一凸块结构和第二凸块结构之间。该接合区域是包括了贵金属的无焊料区域。 说 明 书CN 103426849 A 8/8页 10 0063 根据一些。
41、实施例，一种器件包括第一芯片，该第一芯片与第二芯片接合。第一芯片 包括第一半导体衬底、位于第一半导体衬底上面的第一金属柱、位于第一金属柱上面的第 一保护层，以及位于第一保护层上面的第一接合层。第二芯片包括第二半导体衬底、位于第 二半导体衬底上面的第二金属柱、位于第二金属柱上面的第二保护层，以及位于第二保护 层上面的第二接合层。第一芯片通过将第一接合层与第二接合层相连接而与第二芯片相接 合，无焊料接合区域形成在第一金属柱和第二金属柱之间。无焊料接合区域包括贵金属。 0064 根据一些实施例，一种器件包括第一芯片，该第一芯片与第二芯片相接合。第一芯 片包括位于第一钝化层上面的第一金属层、位于第一金。
42、属层上面的第一保护层，以及位于 第一保护层上面的第一接合层。第二芯片包括位于第二钝化层上面的第二金属化层、位于 第二金属化层上的第二保护层，以及位于第二保护层上面的第二接合层。第一接合层与第 二接合层相连接，从而形成了无焊料接合区域，该区域具有大于或等于0.5m的厚度。第 一钝化层和第二钝化层之间的高度小于或等于大约5m。 0065 尽管详细地示出了本发明并且参考本发明的实例、实施例对其进行了描述，但本 领域的技术人员将理解，本发明可以存在多种实施例变型。尽管已经详细地描述了实施例 及其特征，但应该理解，在不背离实施例的理念和范围的条件下可以实现多种改变、替换和 变化。 0066 上述方法实施。
43、例示出了示例性的步骤，但无需按照所示顺序执行这些步骤。根据 本发明实施例的理念和范围，可以对这些步骤进行适当的添加、替换、改变顺序、和/或删 除。结合不同权利要求和/或不同实施例的实施例处在本发明的范围内，并且在阅读了本 发明后这些实施例对本领域的技术人员而言是显而易见的。 说 明 书CN 103426849 A 10 1/6页 11 图1 图2 图3 说 明 书 附 图CN 103426849 A 11 2/6页 12 图4 图5 图6 说 明 书 附 图CN 103426849 A 12 3/6页 13 图7 图8 说 明 书 附 图CN 103426849 A 13 4/6页 14 图9 图10 图11 说 明 书 附 图CN 103426849 A 14 5/6页 15 图12A 图12B 图13A 说 明 书 附 图CN 103426849 A 15 6/6页 16 图13B 图14 说 明 书 附 图CN 103426849 A 16 。