《一种宽频带锁相环频率综合器电路.pdf》由会员分享，可在线阅读，更多相关《一种宽频带锁相环频率综合器电路.pdf（8页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102545892 A (43)申请公布日 2012.07.04 C N 1 0 2 5 4 5 8 9 2 A *CN102545892A* (21)申请号 201210016167.8 (22)申请日 2012.01.18 H03L 7/08(2006.01) H03L 7/18(2006.01) H03L 7/099(2006.01) (71)申请人上海华力微电子有限公司 地址 201210 上海市浦东新区张江高科技园 区高斯路568号 (72)发明人曹永峰 (74)专利代理机构上海新天专利代理有限公司 31213 代理人王敏杰 (54) 发明名称 一种宽频带锁。
2、相环频率综合器电路 (57) 摘要 本发明提供一种宽频带锁相环频率综合器， 包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡 器和电压反馈输入频率分频电路，所述电压反馈 输入频率分频电路连接在电荷泵输出端与鉴频鉴 相器输入端之间，所述电荷泵连接在鉴频鉴相器 输出端和环路滤波器输入端之间，所述压控振荡 器连接在环路滤波器输出口端与电荷泵输入端之 间；所述电压反馈输入频率分频电路检测锁相环 电荷泵输出的压控振荡器控制电压。 (51)Int.Cl. 权利要求书1页 说明书4页 附图2页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 4 页 附图 2 页 1/1页。
3、 2 1.一种宽频带锁相环频率综合器，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器， 其特征在于，还包括电压反馈输入频率分频电路，所述电压反馈输入频率分频电路连接在 电荷泵输出端与鉴频鉴相器输入端之间，所述电荷泵连接在鉴频鉴相器输出端和环路滤波 器输入端之间，所述压控振荡器连接在环路滤波器输出口端与电荷泵输入端之间； 所述电压反馈输入频率分频电路检测锁相环电荷泵输出的压控振荡器控制电压。 2.根据权利要求1所述的宽频带锁相环频率综合器，其特征在于，所述电压反馈输入 频率分频电路包括电压检测电路、计数器和分频数可控分频器，所述计数器连接在电压检 测器输出端和分频数可控分频器输入端之间，所述压控。
4、振荡器与分频数可控分频器之间连 接； 所述电压检测电路用于检测锁相环电荷泵输出的压控振荡器控制电压； 所述计数器用于对电压检测电路的数字输出信号进行处理并传递给分频数可控分频 器。 3.根据权利要求2所述的宽频带锁相环频率综合器，其特征在于，所述分频数可控分 频器包括分频数固定环内分频器和分频数可控环内分频器，所述分频数可控环内分频器的 分频数控制端与计数器输出信号输出端相连。 4.根据权利要求1所述的宽频带锁相环频率综合器，其特征在于，所述电压检测电路 具有三个输入端，所述三个输入端分别与锁相环电荷泵输出端以及两恒定电压Vh、VI相 连，电压检测器的输出端为一个两位数字信号输出端，其中Vh为。
5、锁相环压控振荡器的最高 输出频率对应控制电压，VI为锁相环压控振荡器的最低输出频率对应控制电压；所述电压 检测器用于检测锁相环电荷泵输出的压控振荡器控制电压。 5.根据权利要求4宽频带锁相环频率综合器，其特征在于，所述电压检测器的输出端 为两位数字信号输出端。 权 利 要 求 书CN 102545892 A 1/4页 3 一种宽频带锁相环频率综合器电路 技术领域 0001 本发明涉及半导体集成电路技术领域，尤其涉及一种宽频带自动跟踪输入频率调 整倍频数的锁相环频率综合器电器。 背景技术 0002 如图1所示的传统的锁相环频率综合器，一般输入频率是固定的，相应的锁相环 分频器分频比也会根据输入频。
6、率和输出频率来固定。但是通常大多数情况下输入频率会发 生变化。假如输入频率的范围非常宽，由于压控振荡器的输出频率范围有限，那么锁相环的 分频器分频比将难以确定。 0003 为了增大锁相环电路的输入频率带宽，传统的宽频带锁相环频率综合器一般采用 若干输出频率不同的压控振荡器，然后通过对输入频率信号的计数来选择合适的压控振荡 器工作，来达到宽频输出的目的，电路图如图2所示。在输入频率变化范围进一步增大的情 况下，比如有可能从12.5M200M之间任意变换，那么在较低的输入频率下使用时钟信号 对输入频率进行计数将会变得非常困难。 0004 现在固定锁相环频率综合器也存在一定的问题，比如传统的锁相环频。
7、率综合器一 般输入频率是固定的值，其相应的锁相环分频器分频比也会根据固定的输入频率和输出频 率来固定。此外，宽频输入情况下，由于压控振荡器的输出频率范围有限，那么锁相环的分 频器分频比将难以确定。再者，对于较低频率下的输入信号，由于使用时钟信号对输入频率 进行计数将会变得非常困难，这会限制这种电路在低频情况下的应用。 发明内容 0005 本发明为了解决现有技术中存在的问题，提供一种结构新颖的锁相环频率综合 器，解决传统电路结构中使用频率计数器在低频情况下的长时间相应问题，同时也避免出 现传统电路结构中多个压控振荡器的复杂情况。 0006 为了解决上述技术问题，本发明提供一种宽频带锁相环频率综合。
8、器，包括鉴频鉴 相器、电荷泵、环路滤波器、压控振荡器，还包括电压反馈输入频率分频电路，所述电压反馈 输入频率分频电路连接在电荷泵输出端与鉴频鉴相器输入端之间，所述电荷泵连接在鉴频 鉴相器输出端和环路滤波器输入端之间，所述压控振荡器连接在环路滤波器输出口端与电 荷泵输入端之间；所述电压反馈输入频率分频电路检测锁相环电荷泵输出的压控振荡器控 制电压。 0007 在上述提供宽频带锁相环频率综合器中，其中所述电压反馈输入频率分频电路包 括电压检测电路、计数器和分频数可控分频器，所述计数器连接在电压检测器输出端和分 频数可控分频器输入端之间，所述压控振荡器与分频数可控分频器之间连接；所述电压检 测电路用。
9、于检测锁相环电荷泵输出的压控振荡器控制电压；所述计数器用于对电压检测电 路的数字输出信号进行处理并传递给分频数可控分频器。 0008 在上述提供宽频带锁相环频率综合器中，其中所述分频数可控分频器包括分频数 说 明 书CN 102545892 A 2/4页 4 固定环内分频器和分频数可控环内分频器，所述分频数可控环内分频器的分频数控制端与 计数器输出信号输出端相连。 0009 在上述提供宽频带锁相环频率综合器中，其中所述电压检测电路具有三个输入 端，所述三个输入端分别与锁相环电荷泵输出端以及两恒定电压Vh、VI相连，电压检测器 的输出端为一个两位数字信号输出端，其中Vh为锁相环压控振荡器的最高输。
10、出频率对应 控制电压，VI为锁相环压控振荡器的最低输出频率对应控制电压；所述电压检测器用于检 测锁相环电荷泵输出的压控振荡器控制电压，电压检测电路如图4所示。当前VCO的控制 电压，将与Vh和VI进行比较，如果高于Vh，则UD信号为1，OK信号为0。若低于VI信号， 则UD信号为0，OK信号为0。如果在正常范围内，则OK信号为1，UD信号为不定态。在电压 反馈输入频率分频电路中，计数器用于对电压检测器数字输出信号进行处理并传递给分频 数可控分频器。当UD信号为1时，计数器进行+1操作(即输出值+1)，当UD信号为0时， 计数器进行减1操作。一旦OK信号为1，则计数器停止工作。 0010 在上述。
11、提供宽频带锁相环频率综合器中，其中所述电压检测器的输出端为两位数 字信号输出端。 0011 本发明中的宽频带自动跟踪输入频率调整倍频数的锁相环频率综合器前级频率 输入分频器为分频数可控分频器。其输入端与锁相环时钟信号相连，其分频数控制端与计 数器输出信号输出相连。且该频率综合器有两个环内分频器，一个分频数固定和一个为分 频数可控分频器。分频数可控分频器的分频数控制端与计数器输出信号输出相连。输出是 前级频率输入分频器和分频数可控环内分频器的设置值，当输出值为0时，前级频率输入 分频器不分频，分频数可控环内分频器分频数为8。当输出值为1时，前级频率输入分频器 分频数为2，分频数可控环内分频器分频。
12、数为4。输出值为2，前级频率输入分频器分频数 为4，分频数可控环内分频器分频数为2。输出值为3，前级频率输入分频器分频数为8，分 频数可控环内分频器不分频。 0012 本专利提供的宽频带锁相环频率综合器，在高频情况下，此时输出值为3，输入分 频器分频数为8，分频数可控环内分频器不分频。此时，如果电荷泵输出信号依然大于压控 振荡器的最高输出频率对应控制电压，说明该电路的已经无法锁定高频信号。该电路的最 高锁定频率为其中N为固定分频器的分频数。在低频情况下，此时输出值为0， 输入分频器不分频，分频数可控环内分频器分频数为8。此时，如果电荷泵输出信号依然小 于压控振荡器的最低输出频率对应控制电压，说。
13、明该电路的已经无法锁定该低频信号。该 电路的最低锁定频率为其中N为固定分频器的分频数。 0013 锁相环通过电压反馈输入频率分频电路检测锁相环电荷泵输出的压控振荡器控 制电压，输入频率分频器根据输出电压的反馈信号调整输入频率分频器与环内分频器的分 频数，从而将锁相环的输出频率分为多个频率段进行频率锁定，并自动在不同频率段之间 进行切换，总而实现宽频带、低抖动、高分辨率输出的锁相环频率综合器。 0014 本发明提供的宽频带锁相环频率综合器采用锁相环频率综合电路结构，能够通过 对锁相环电荷泵输出的压控振荡器控制电压进行检测并输出检测反馈信号调整前级频率 输入分频器和分频数可控环内分频器的分频数以达。
14、到自动跟踪输入频率调整锁相环倍频 说 明 书CN 102545892 A 3/4页 5 数的目的。 附图说明 0015 图1为传统的两极锁相环结构框图。 0016 图2为传统的宽频带锁相环频率综合器结构框图。 0017 图3为本发明提供的宽频带锁相环频率综合器结构框图。 0018 图4为本发明提供的宽频带锁相环频率综合器电路图。 0019 图5为本发明中电压检测器的电路原理图。 具体实施方式 0020 本发明提供一种宽频带锁相环频率综合器包括鉴频鉴相器、电荷泵、环路滤波器、 压控振荡器，其特征在于，还包括电压反馈输入频率分频电路，所述电压反馈输入频率分频 电路连接在电荷泵输出端与鉴频鉴相器输入。
15、端之间，所述电荷泵连接在鉴频鉴相器输出端 和环路滤波器输入端之间，所述压控振荡器连接在环路滤波器输出口端与电荷泵输入端之 间；所述电压反馈输入频率分频电路检测锁相环电荷泵输出的压控振荡器控制电压。 0021 本发明采用电压反馈输入频率分频电路检测锁相环电荷泵输出的压控振荡器控 制电压，输入频率分频器和环内分频器根据输出电压的反馈信号调整输入频率分频器分频 数，从而将锁相环的输出频率分为多个频率段进行频率锁定，其电路图如图3所示。相比已 现有利用VCO的时钟频率对输入频率计数反馈调节输入频率的计数相比较，本发明提供的 宽频带锁相环频率综合器无需担心输入频率较小难以使用VCO时钟频率进行计数，且只。
16、需 采用一个VCO来达到覆盖整个宽频率输出范围，而不需要在多个不同频率的VCO之间进行 切换。将输入频率范围分成多个频段，并在这些频段内自动进行切换，从而实现频率综合器 的宽频率范围输出。当输入频率为12.5M200M时，可以输出125M2G的频率宽带。 0022 以下通过实施例对本发明提供的宽频带锁相环频率综合器做进一步说明，以便更 好理解本创造发明内容，但本实施例的内容比不限制创造发明的保护范围。 0023 在本发明结构框图中，为了构图方便，将鉴频鉴相器和电荷泵合并为一个单元，环 路滤波器合并进压控振荡器。 0024 如图4所示，宽频带锁相环频率综合器包括鉴频鉴相器10A、电荷泵10B、压。
17、控振荡 器12、分频数可控环内分频器23A、分频数固定环内分频器23B、电压检测电路21和计数器 22。 0025 输入信号CKIN进入输入频率分频器后输出信号CKRF，信号CKRF进入由鉴频鉴相 器10A和电荷泵10B组成的单元10中。在单元10中，鉴频鉴相器10A将UP、DN信号传输 给电荷泵10B。电荷泵10B的输出端分别与电压检测电路21和压控振荡器12的输入端相 连接。压控振荡器12的输出端与分频数可控环内分频器23B输入端连接，分频数可控环内 分频器23B输出入端与分频数固定环内分频器23A的输入端连接，分频数固定环内分频器 23A的输出入端与单元10中鉴频鉴相器10A的输入端连接。
18、。电压检测电路21的输出端与 计数器22连接，并将UD、OK信号传输给计数器22，计数器的输出端与分频数可控环内分频 器输入端连接。 0026 其中，鉴频鉴相器用于检测外部参考信号CLKref和内部反馈信号CLKfb之间的相 说 明 书CN 102545892 A 4/4页 6 位差并输出正比于该相位差的电压信号，即一个上升脉冲信号UP或下降脉冲信号DN。电荷 泵用于放大鉴频鉴相器输出的电压信号。压控振荡器根据传输过来的电压信号(即控制电 压)改变其输出信号CLKvco的频率和相位。分频器用于对压控振荡器的输出信号CLKvco 进行分频(例如N分频)，并输出内部反馈信号CLKfb。由此，整个锁。
19、相环频率综合器就形 成了反馈，最终压控振荡器的输出信号CLKvco锁定在外部参考信号CLKref的相位和N倍 频率上，而压控振荡器的输出信号CLKvco即为锁相环频率综合器的输出信号。 0027 初始状态：VCO工作范围在0.5GHz2GHz，锁相环环内分频数固定分频器分频 数为10，计数器初始输出状态为“11”，即输出值为3。其最低工作频率为0.5GHz/10/8 6.25MHz，最高工作频率为 0028 假定输入信号频率为20MHz(低频状态)，由于输出值为3，则前级频率输入分频器 分频数为8，分频数可控环内分频器不分频。此时CKRF2.5M，那么VCO输出为25M，环内 分频器总分频比为。
20、10倍，显然会明显低于工作范围。所以，此时电荷泵输出VC的值也会低 于最低阈值电压VI，迫使计数器做减法运算，输出值减去1变为2。 0029 稳定后，输出值为2，前级频率输入分频器分频数为4，分频数可控环内分频器分 频数为2，CKRF5M，VCO输出为100M。VC依然低于VI，输出值继续减1。输出值为1时， 前级频率输入分频器分频数为2，分频数可控环内分频器分频数为4，CKRF10M，VCO输出 为400M。VC依然低于VI，输出值变为0。重复多次之前过程，直到输出值减为零。输出值 为0时，前级频率输入分频器不分频，分频数可控环内分频器分频数为8，此时，环内分频器 总分频比为80倍，CKRF。
21、20M，VCO输出为1.6G，处于正常工作状态，CKOUT输出为200M， OK信号为1，计数器停止工作。电路进入PLL正常工作程序(方框内区域)，锁相环进入最 终频率锁定状态。 0030 以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限 制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和 替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和 修改，都应涵盖在本发明的范围内。 说 明 书CN 102545892 A 1/2页 7 图1 图2 图3 说 明 书 附 图CN 102545892 A 2/2页 8 图4 图5 说 明 书 附 图CN 102545892 A 。