外延晶片.pdf

上传人:a2 文档编号:4314663 上传时间:2018-09-13 格式:PDF 页数:18 大小:520.07KB
返回 下载 相关 举报
摘要
申请专利号:

CN201110393534.1

申请日:

2008.10.06

公开号:

CN102437265A

公开日:

2012.05.02

当前法律状态:

撤回

有效性:

无权

法律详情:

发明专利申请公布后的视为撤回IPC(主分类):H01L 33/32申请公布日:20120502|||实质审查的生效IPC(主分类):H01L 33/32申请日:20081006|||公开

IPC分类号:

H01L33/32(2010.01)I; H01S5/323

主分类号:

H01L33/32

申请人:

住友电气工业株式会社

发明人:

中西文毅; 三浦祥纪

地址:

日本大阪府大阪市

优先权:

2007.10.05 JP 2007-262444; 2008.07.09 JP 2008-179195

专利代理机构:

中原信达知识产权代理有限责任公司 11219

代理人:

韩峰;孙志湧

PDF下载: PDF下载
内容摘要

本发明涉及外延晶片。假定r(m)表示GaN衬底(10)的半径,t1(m)表示GaN衬底的厚度,h1(m)表示在形成外延晶片(20)之前的GaN衬底(10)的翘曲,t2(m)表示AlxGa(1-x)N层(21)的厚度,h2(m)表示外延晶片的翘曲,a1表示GaN的晶格常数并且a2表示AlN的晶格常数,由下面的表达式1得到的值t1确定为GaN衬底(10)的最小厚度:(1.5×1011×t13+1.2×1011×t23)×{1/(1.5×1011×t1)+1/(1.2×1011×t2)}/{15.96×x×(1-a2/a1)}×(t1+t2)+(t1×t2)/{5.32×x×(1-a2/a1)}-(r2+h2)/2h=0。形成厚度为至少该最小厚度(t1)且小于400μm的GaN衬底(10)。

权利要求书

1: 一种外延晶片 (20, 30), 该外延晶片 (20, 30) 包括 GaN 衬底 (10, 31), 形成在所述 GaN 衬底 (10, 31) 的 c 面上的 AlxGa(1-x)N 层 (21, 34) 和形成在所述 AlxGa(1-x)N 层 (21, 34) 上的 GaN 层 (22, 35), 其中 : 所述 GaN 衬底 (10, 31) 的厚度小于 250μm, 以及 所述外延晶片 (20, 30) 的翘曲不大于 100μm。

说明书


外延晶片

     本申请是申请日为 2008 年 10 月 6 日、 申请号为 200810168983.4、 申请人为 “住友 电气工业株式会社” 、 发明名称为 “制造 GaN 衬底的方法、 制造外延晶片的方法、 制造半导体 器件的方法和外延晶片” 的发明专利申请的分案申请。技术领域
     本发明涉及一种制造 GaN 衬底的方法、 制造外延晶片的方法、 制造半导体器件的 方法和外延晶片, 更具体地, 本发明涉及制造具有 c 面的 GaN 衬底的方法、 制造外延晶片 的方法、 制造半导体器件的方法和外延晶片, 该 GaN 衬底用于通过在 c 面上相继堆叠包括 AlxGa(1-x)N 层和 GaN 层的至少两层来制造外延晶片。 背景技术 一般, GaN( 氮化镓 ) 衬底用作为半导体器件例如发光二极管 (LED) 或激光二极管 (LD) 的衬底。当将具有 3.4eV 的能量带隙和高导热系数的 GaN 施加于半导体器件的衬底 时, 能够在 GaN 衬底的后表面上提供电极, 且能够降低半导体器件的驱动 ( 工作 ) 电压。
     这 种 GaN 衬 底 通 过 K.Motoki 等 人 例 如 在 “Preparation of LargeGaN Substrates” , Materials Science and Engineering B93(2002), pp.123-125 中描述的方 法制造。该文献公开了 GaN 衬底通过以下步骤制造 : 首先, 通过 HVPE( 氢化物气相外延 ) 在 GaAs( 砷化镓 ) 衬底上形成具有 60μm 厚度的 GaN 的缓冲层。其后, 通过 HVPE 在缓冲层上 形成具有 500μm 厚度的 GaN 层。其后, 移除 GaAs 衬底, 并通过抛光得到具有 495±10μm 厚度的 GaN 衬底。
     然而, 根据前述文献, 由大块 GaN 单晶体在厚度方向上不会切割很多 GaN 衬底, 因 此, 为得到 GaN 衬底会不利地需要高成本。
     为了降低每个 GaN 衬底的成本, 希望得到通过制造具有大厚度的 GaN 锭并由该锭 在厚度方向上切割多个 GaN 衬底的制造 GaN 衬底的技术。然而, 如果由该锭切割的 GaN 衬 底具有如上述文献中描述的 495±10μm 的厚度, 取决于在该 GaN 衬底上形成的半导体器件 需要的翘曲 (wrap) 性能, 该厚度可能是过大的。在这种情况下, 不能充分地降低成本。
     当为进一步降低成本优选由该锭切割具有更小厚度的 GaN 衬底时, 具有小厚度的 GaN 衬底当受到例如抛光的工作时可能会破裂。 即使 GaN 衬底保持不破裂, 当在 GaN 衬底上 形成外延层时包括 GaN 衬底和外延层的外延晶片也可能会明显翘曲。在这种情况下, 不能 执行光刻等以在该外延晶片上形成电极, 且外延晶片不能用于半导体器件。
     发明内容 因此, 本发明的目的在于提供一种制造 GaN 衬底的方法、 制造外延晶片的方法、 制 造半导体器件的方法和外延晶片, 该 GaN 衬底允许形成具有不大于需要水平的翘曲的外延 晶片并能够降低成本。
     根据本发明的制造 GaN 衬底的方法是通过下列步骤来制造用于通过在 c 面上相继
     堆叠包括 Al 组分 x 大于 0 且不大于 0.3 以及厚度大于 0 且不大于 30nm 的 AlxGa(1-x)N 层和 GaN 层的至少两层制造外延晶片的具有 c 面的 GaN 衬底的方法 : 假定 t1(m) 表示 GaN 衬底 的厚度, r(m) 表示 GaN 衬底的半径, t2 表示 AlxGa(1-x)N 层的厚度, x 表示 AlxGa(1-x)N 层中的 Al 组分, h(m) 表示外延晶片的翘曲, a1 表示 GaN 的晶格常数并且 a2 表示 A1N 的晶格常数, 由下面的表达式得到的值 t1 确定为 GaN 衬底的最小厚度 :
     (1.5×1011×t13+1.2×1011×t23)×{1/(1.5×1011×t1)+1/(1.2×1011×t2)}/ {15.96×x×(1-a2/a1)}×(t1+t2)+(t1×t2)/{5.32×x×(1-a2/a1)}-(r2+h2)/2h = 0… ( 表达式 1)
     然后, 由 GaN 锭切割具有至少该最小厚度且小于 400μm 的厚度的 GaN 衬底。
     为得到上述表达式 1, 本发明人已深入研究了确定具有上述结构的外延晶片使用 的 GaN 衬底的厚度的方法。换句话说, 满足外延晶片的设定翘曲 h 的最小厚度可以由上述 表达式 1 确定, 因此, 通过由一个锭切割厚度为至少所确定的最小厚度且小于 400μm 的每 个 GaN 衬底, 能增加在厚度方向上得到的 GaN 衬底的数量。因此, 可以制造能减少形成的外 延晶片的翘曲不大于需要水平且能得到降低成本的 GaN 衬底。
     在制造包括多个 AlxGa(1-x)N 层的外延晶片使用的 GaN 衬底的情况下, t2 表示多个 AlxGa(1-x)N 层的总厚度。此外, 在该情况下, x 表示最大占用总厚度 t2 的 A lxGa(1-x)N 层中 Al 组分比。Al 组分 x 用摩尔比表示。
     优选地, 在制造 GaN 衬底的上述方法中, 在切割 GaN 衬底的上述步骤中形成具有至 少 100μm 且小于 250μm 的厚度, 至少最小厚度的 GaN 衬底。
     当最小厚度小于 100μm 时, 设置 GaN 衬底的厚度为至少 100μm, 以便易于处理 GaN 衬底并能增加在厚度方向上由一个锭可以制造的 GaN 衬底的数量。 此外, 当最小厚度小 于 100μm 时, 设置 GaN 衬底的厚度小于 250μm, 以便能够制造可更容易处理的 GaN 衬底。
     在根据本发明一方面的制造外延晶片的方法中, 执行以下步骤 : 首先, 通过上述制 造 GaN 衬底的方法制造上述 GaN 衬底。在该 GaN 衬底的 c 面上形成 AlxGa(1-x)N 层。在该 AlxGa(1-x)N 层上形成 GaN 层。
     根据本发明该方面的制造外延晶片的方法, 即使在 GaN 衬底上形成 AlxGa(1-x)N 层 和 GaN 层, 也能够制造具有不大于 h 的翘曲且包括具有小厚度的 GaN 衬底的外延晶片。因 此, 制造的外延晶片能够用于半导体器件, 且由于制造 GaN 衬底的成本降低, 能够以低成本 制造外延晶片。
     在根据本发明另一方面的制造外延晶片的方法中, 执行以下步骤 : 首先, 通过上述 制造 GaN 衬底的方法制造上述 GaN 衬底。在该 GaN 衬底的 c 面上形成 GaN 层。在该 GaN 层 上形成 AlxGa(1-x)N 层。在该 AlxGa(1-x)N 层上形成另一 GaN 层。
     根据本发明该方面的制造外延晶片的方法, 即使在 GaN 衬底上以该顺序形成 GaN 层、 AlxGa(1-x)N 层和 GaN 层, 也能够制造具有不大于 h 的翘曲且包括具有小厚度的 GaN 衬底 的外延晶片。因此, 制造的外延晶片能够用于半导体器件, 且由于制造 GaN 衬底的成本降 低, 能够以低成本制造外延晶片。
     在根据本发明的制造半导体器件的方法中, 执行以下步骤 : 首先, 通过上述制造外 延晶片的方法制造外延晶片。然后, 在外延晶片上形成电极。
     根据本发明的制造半导体器件的方法, 即使在外延晶片上形成电极, 也能够制造具有不大于 h 的翘曲且包括具有小厚度的 GaN 衬底的外延晶片。因此, 由于制造 GaN 衬底 的成本降低, 能够以低成本制造半导体器件。
     根据本发明的外延晶片包括 GaN 衬底、 形成在 GaN 衬底的 c 面上的 AlxGa(1-x)N 层 和形成在 AlxGa(1-x)N 层上的 GaN 层。GaN 衬底的厚度小于 250μm。外延晶片的翘曲不大于 100μm。
     根据本发明的外延晶片, 通过上面的表达式 1 能够将 GaN 衬底的厚度减小到通常 不能得到的小于 250μm 的水平, 并能够将外延晶片的翘曲减小到不大于 100μm。
     根据本发明的制造 GaN 衬底的方法、 制造外延晶片的方法、 制造半导体器件的方 法和外延晶片, 将形成的外延晶片的翘曲减小到不大于需要水平, 并能够降低 GaN 衬底的 成本。
     当结合附图时, 由本发明的以下详细描述, 本发明的上述和其它目的、 特征、 方面 和优点将变得更加明显。 附图说明 图 1 是示出根据本发明第一实施方案的外延晶片的示意剖视图 ;
     图 2 是示出根据本发明第一实施方案的制造外延晶片的方法的流程图 ;
     图 3 是示出根据本发明第二实施方案的外延晶片的示意剖视图 ;
     图 4 是示出根据本发明第二实施方案的半导体器件的示意剖视图 ;
     图 5 是示出根据第二实施方案的制造半导体器件的方法的流程图 ;
     图 6 是示出在 GaN 衬底上形成的由 GaN 衬底和 AlxGa(1-x)N 层组成的外延晶片的示 意剖视图 ;
     图 7 是示出具有三层的外延晶片翘曲状态的示意剖视图 ;
     图 8 是示出外延晶片的样品 8 和 9 中每一个的示意剖视图 ; 和
     图 9 示出了关于根据本发明的表达式 1, 关于具有两层的外延晶片和样品 1 至 9 的 表达式的 GaN 衬底的厚度 t1 和外延晶片的翘曲 h 之间的关系。
     具体实施方式
     现在参考附图描述本发明的实施方案。在附图中, 相同或互相对应的部分用相同 的附图标记表示, 且不会重复多余的描述。
     ( 第一实施方案 )
     图 1 是示出根据本发明第一实施方案的外延晶片 20 的示意剖视图。如图 1 所 示, 外延晶片 20 包括 GaN 衬底 10、 AlxGa(1-x)N 层 21 和 GaN 层 22。GaN 衬底 10 具有 c 面。 AlxGa(1-x)N 层 21 形成在 GaN 衬底 10 的 c 面上。GaN 层 22 形成在 AlxGa(1-x)N 层 21 上。
     GaN 衬底 10 的厚度 t1 小于 250μm, 且外延晶片 20 的翘曲不大于 100μm。更优 选地, GaN 衬底 10 的厚度 t1 为至少 100μm 且小于 250μm, 并且外延晶片 20 的翘曲为至少 2μm 且不大于 85μm。 特别优选地, GaN 衬底 10 的厚度 t1 为至少 120μm 且不大于 240μm, 且外延晶片 20 的翘曲为至少 2μm 且不大于 50μm。当 GaN 衬底 10 的厚度 t1 和外延晶片 20 的翘曲分别在这些范围中时, 会满足 LED 需要的翘曲性能, 且 GaN 衬底 10 的厚度 t1 小。 当外延晶片 20 的翘曲为 12μm 时, 由上面表达式 1 计算的 GaN 衬底 10 的最大厚度 t1 为250μm。另一方面, 当外延晶片 20 的翘曲为 50μm 时, 由上面表达式 1 计算的 GaN 衬底 10 的最大厚度 t1 为 120μm。换句话说, GaN 衬底 10 的厚度 t1 和外延晶片 20 的翘曲满足不 大于在上面表达式 1 中设置的外延晶片 20 的翘曲 h 的关系。
     如果 GaN 衬底 10 翘曲时, 则在沿包括 GaN 衬底 10 任意半径的两端的侧面的线延 伸的虚线上厚度 t1 对应于 GaN 衬底 10 的厚度。
     只 要 AlxGa(1-x)N 层 21 中 的 Al 组 分 x 大 于 零 且 不 大 于 0.30 就 不 具 体 限 制 的 AlxGa(1-x)N 层 21 中的 Al 组分 x, 优选为至少 0.05 且不大于 0.30, 更优选为至少 0.18 且不 大于 0.30。在这种情况下, 外延晶片 20 适合用于半导体器件。
     只要 AlxGa(1-x)N 层 21 的厚度 t2 大于零且不大于 30nm 就不具体限制的 AlxGa(1-x)N 层 21 的厚度 t2, 优选为至少 10nm 且不大于 30nm, 更优选为至少 20nm 且不大于 30nm。在这 种情况下, 外延晶片 20 适合用于半导体器件。
     如果外延晶片 20 翘曲, 则在沿包括外延晶片 20 任意半径的两端的侧面的线延伸 的虚线上 AlxGa(1-x)N 层 21 的厚度 t2 对应于外延晶片 20 的厚度。
     可以提供多个 AlxGa(1-x)N 层 21, 并可以在 AlxGa(1-x)N 层 21 层之间提供 GaN 层。如 果提供多个 AlxGa(1-x)N 层 21, 则将它们的总厚度看作为 AlxGa(1-x)N 层 21 的厚度 t2。此外, 如果提供多个 AlxGa(1-x)N 层 21, 最大占用厚度 t2 的 AlxGa(1-x)N 层 21 中的 Al 组分看作为 Al 组分 x。 GaN 层 22 的厚度 t3 小于 GaN 衬底 10 的厚度 t1。可以提供多个 GaN 层 22, 且在 GaN 层之间可进一步提供另一个 AlxGa(1-x)N 层。
     GaN 衬底 10 的半径 r( 见图 7) 优选为至少 25mm。如果半径 r 为至少 25nm, 就能以 固有的成本进行批量生产过程。
     参考图 1 和 2 描述根据本实施方案的制造外延晶片 20 的方法。图 2 是示出根据 本实施方案的制造外延晶片 20 的方法的流程图。
     假定 t1(m) 表示 GaN 衬底 10 的厚度, r(m) 表示 GaN 衬底 10 的半径, t2(m) 表示 AlxGa(1-x)N 层 21 的厚度, h(m) 表示外延晶片 20 的翘曲, a1(m) 表示 GaN 的晶格常数并且 a2(m) 表示 AlN 的晶格常数, 由下面的表达式 1 得到的值 t1 确定为 GaN 衬底 10 的最小厚 度, 如图 2 所示 ( 步骤 S1) :
     (1.5×1011×t13+1.2×1011×t23)×{1/(1.5×1011×t1)+1/(1.2×1011×t2)}/ {15.96×x×(1-a2/a1)}×(t1+t2)+(t1×t2)/{5.32×x×(1-a2/a1)}-(r2+h2)/2h = 0… ( 表达式 1)
     上述 “GaN 的晶格常数 a1” 和 “AlN 的晶格常数 a2” 表示在垂直于 c 轴的方向上的那 些晶格常数。 GaN 和 AlN 是六角化合物。 六角化合物在垂直于 c 轴的方向上具有晶格常数 a1 和 a2 且在 c 轴方向上具有晶格常数 c1 和 c2。 关于 GaN, 在垂直于 c 轴的方向上的晶格常数
     a1 是且在 c 轴方向上的晶格常数 c1 是关 且在 c 轴方向上的于 AlN, 在垂直于 c 轴的方向上的晶格常数 a2 是 晶格常数 c2 是
     更具体地, 首先得到 GaN 衬底 10 的半径 r。通过制备 GaN 锭并测量用于形成 GaN 衬底 10 的半径 r 的该锭的部分长度可得到该半径 r。例如, 如果该锭包括底层衬底和在该 底层衬底上形成的 GaN 层, 则可以得到与底层衬底的半径一样的半径 r。然后, 设置制造的外延晶片 20 的厚度 t2、 外延晶片 20 的翘曲 h( 见图 7) 和构成 AlxGa(1-x)N 层 21 的 Al 组分 x。例如, 外延晶片 20 的翘曲 h 设置成允许用步进机和对准器进 行光刻的值。GaN 和 AlN 的晶格常数 a1 和 a2 是已知的值, 如上所述。取代表达式 1 中的值 r、 t2、 h、 x、 a1 和 a2, 从而得到 GaN 衬底 10 的厚度 t1。该厚度 t1 看作为最小厚度。
     如果提供多个 AlxGa(1-x)N 层 21, 则它们的总厚度看作为 AlxGa(1-x)N 层 21 的厚度 t2。 此外, 如果提供多个 AlxGa(1-x)N 层 21, 则最大占用厚度 t2 的 AlxGa(1-x)N 层 21 中的 Al 组分看 作为 Al 组分 x。
     然后, 由 GaN 锭切割具有至少最小厚度且小于 400μm 的厚度的 GaN 衬底 10( 步骤 2)。
     更具体地, 确定由制备的锭切割的 GaN 衬底 10 的厚度。其后, 通过切片等由锭切 割 GaN 衬底 10, 以便每个 GaN 衬底 10 都具有该厚度。虽然不具体限制切割 GaN 衬底 10 的 方法, 但可以使用公知的方法。
     由锭切割的 GaN 衬底 10 优选具有上述表达式 1 确定的至少最小厚度且小于 400μm 的厚度, 更优选为至少最小厚度, 和至少 100μm 且小于 250μm。当以上述表达式 1 确定的最小厚度由锭切割时, GaN 衬底 10 可以用于具有设定翘曲 h 的外延晶片 20。如果具 有该最小厚度的 GaN 衬底 10 难于处理, 则优选以超过最小厚度且允许处理的厚度由锭切割 GaN 衬底 10。尤其当具有至少 100μm 的厚度时, 切割的 GaN 衬底 10 则易于处理。当具有小 于 400μm 的厚度时, 切割的 GaN 衬底 10 则非常易于处理。当 GaN 衬底 10 具有小于 250μm 的厚度时, 则能够增加切割的 GaN 衬底 10 的数量, 且每个 GaN 衬底 10 都易于处理。 通过执行上述步骤可制造 GaN 衬底 10。以这种方式制造的 GaN 衬底 10 可进一步 进行抛光等。为了制造图 1 示出的外延晶片 20, 进一步执行下面的步骤 :
     在 GaN 衬底 10 的 c 面上形成 AlxGa(1-x)N 层 21, 并在 AlxGa(1-x)N 层 21 上形成 GaN 层 22( 步骤 S3)。在该步骤 3 中, AlxGa(1-x)N 层 21 和 GaN 层 22 通过外延形成。不具体限制该 外延, 但可以使用例如气相生长例如升华、 HVPE、 MBE( 分子束外延 ) 或 MOCVD( 金属有机化 学气相沉积 ) 或液相生长。
     在步骤 S3 中, 形成 Al 组分 x 大于零且不大于 0.3 和厚度大于零且不大于 30nm 的 AlxGa(1-x)N 层 21。当 Al 组分 x 和 GaN 衬底 10 的厚度 t1 分别在该范围时, 假设翘曲 h 最大, 设置上述表达式 1。因此, 当 Al 组分 x 和 GaN 衬底 10 的厚度 t1 分别在该范围时, 则会满足 外延晶片 20 的设定翘曲 h, 且不会过度增加满足外延晶片 20 的翘曲 h 的 GaN 衬底 10 的厚 度 t1。因此, 上述表达式 1 能适用于包括具有上述范围的 Al 组分 x 和厚度 t1 的 GaN 衬底 10 的外延晶片 20。
     当提供多个 AlxGa(1-x)N 层 21 时, 则形成称为厚度 t2 的它们的总厚度大于零且不 大于 30nm 和最大占用厚度 t2 的 AlxGa(1-x)N 层 21 中的 Al 组分 x 大于零且不大于 0.3 的 AlxGa(1-x)N 层 21。
     通过执行上述步骤制造图 1 示出的外延晶片 20。 制造外延晶片 20 之后, 在与提供 有 AlxGa(1-x)N 层 21 的表面相反的 GaN 衬底 10 的表面上可进一步受到抛光等。以这种方式 制得的外延晶片 20 满足在制造之前设置的翘曲 h, 且 GaN 衬底 10 具有允许处理范围中的最 小厚度。因此, 降低了制造 GaN 衬底 10 的成本, 从而也能降低制造外延晶片 20 的成本。
     ( 第二实施方案 )
     图 3 是示出根据本发明第二实施方案的外延晶片 30 的示意剖视图。如图 3 所示, 根据该实施方案的外延晶片 30 包括 GaN 衬底 31、 缓冲层 32、 有源层 33、 电子阻挡层 34 和接 触层 35。
     图 4 是示出作为根据本发明第二实施方案的半导体器件的 LED 40 示意剖视图。 用 于根据本发明第二实施方案的半导体器件的 LED 40 包括图 3 示出的外延晶片 30 及电极 41 和 42。
     在外延晶片 30 和 LED 40 中, GaN 衬底 31 具有厚度 t31。缓冲层 32 形成在 GaN 衬 底 31 的 c 面上。缓冲层 32 由例如 n 型 GaN 制成, 且具有厚度 t32。有源层 33 形成在缓冲 层 32 上。有源层 33 具有厚度 t33。有源层 33 由例如由 InGaN 和 GaN 组成的多量子阱结构 构成。作为选择, 有源层 33 可以由单一半导体材料组成。电子阻挡层 34 形成在有源层 33 上。电子阻挡层 34 例如由 p 型 AlxGa(1-x)N 制成, 且具有厚度 t34。接触层 35 形成在电子阻 挡层 34 上。接触层 35 由例如 p 型 GaN 制成, 且具有厚度 t35。
     在 LED 40 中, 电极 41 形成在与提供有缓冲层 32 的表面相反的 GaN 衬底 31 的表 面上。电极 41 由例如钛和铝制成。电极 42 形成在接触层 35 上。电极 42 由例如镍和金制 成。 现在参考图 3 到 5 描述根据该实施方案的制造 GaN 衬底 31、 外延晶片 30 和 LED 40 的方法。图 5 是示出根据该实施方案的制造半导体器件的方法的流程图。
     首先, 通过上面表达式 1 确定 GaN 衬底 31 的最小厚度 ( 步骤 S 1)。为了确定最小 厚度, 设置表达式 1 中的厚度 t32 和 AlxGa(1-x)N 层的 Al 组分 x 和外延晶片 30 的翘曲 h。
     根据该实施方案, GaN 衬底 31 用于图 3 示出的外延晶片 30, 因此表达式 1 中的 AlxGa(1-x)N 层的厚度 t2 对应于电子阻挡层 34 的厚度 t34。如果有源层 33 包括 AlxGa(1-x)N 层, 则包括在有源层 33 中的 AlxGa(1-x)N 层非常薄, 因此包括在有源层 33 中的 AlxGa(1-x)N 层 的厚度和电子阻挡层 34 的厚度 t34 之和基本等于电子阻挡层 34 的厚度 t34。
     此外, 表达式 1 中的 AlxGa(1-x)N 层的 Al 组分 x 对应于电子阻挡层 34 的 Al 组分 x。 同样当有源层 33 包括 AlxGa(1-x)N 层时, 电子阻挡层 34 最大占用 AlxGa(1-x)N 层的总厚度 t2, 因此表达式 1 中的 AlxGa(1-x)N 层的 Al 组分 x 对应于电子阻挡层 34 的 Al 组分 x。
     然后, 设置制造外延晶片 30 需要的翘曲 h。外延晶片 30 具有 LED 结构, 因此设置 翘曲 h 不大于例如 100μm。
     此外, 得到 GaN 衬底 31 的半径 r。该半径 r 可通过例如测量如上所述的锭使用的 底层衬底的半径得到。
     取代表达式 1 中的厚度 t2 和 AlxGa(1-x)N 层的 Al 组分 x 和翘曲 h 和外延晶片 30 的 半径 r 的设定值, 从而得到 GaN 衬底 31 的最小厚度。
     然后, 由 GaN 锭切割厚度为至少最小厚度且小于 400μm 的 GaN 衬底 31( 步骤 S2)。 如果从表达式 1 得到的具有最小厚度 t1 的 GaN 衬底 31 难于处理, 则 GaN 衬底 31 的厚度改 变为不大于 400μm 的允许容易处理的厚度。如果将 GaN 衬底 31 用于具有 LED 结构的外延 晶片 30, 则 GaN 衬底 31 的厚度优选设置为至少最小厚度且小于 250μm。因此以所确定的 厚度由锭切割 GaN 衬底 31。
     然后, 在 GaN 衬底 31 的 c 面上形成缓冲层 32。然后, 在缓冲层 32 上形成有源层 33。然后, 在有源层 33 上形成电子阻挡层 34。然后, 在电子阻挡层 34 上形成接触层 35。这
     些外延层可通过例如 HVPE 或 MOCVD 不受限制地形成。
     通过执行上述步骤可制造图 3 中示出的外延晶片 30。为了制造 LED 40, 进一步执 行下面步骤 :
     在与提供有缓冲层 32 的表面相反的 GaN 衬底 31 的表面上形成电极 41。此外, 在 接触层 35 上形成电极 42。不具体限制形成电极 41 和 42 的方法。例如通过光刻在外延晶 片 30 的表面和后表面上形成掩模, 例如通过气相沉积形成制备电极 41 和 42 的金属层, 并 且例如通过剥离形成电极 41 和 42。
     图 4 示出的 LED 40 通过执行上述步骤来进行。
     第二实施方案的剩余结构与上述第一实施方案的剩余结构相似, 因此不重复多余 的描述。
     [ 实施例 ]
     现在描述本发明的实施例。在该实施例中, 为了找出确定外延晶片 20 使用的 GaN 衬底 10 的最小厚度的表达式 1, 研究了 GaN 衬底 10 的厚度 t1 和外延晶片 20 的翘曲 h 之间 的关系, 外延晶片 20 具有至少三层, 即 GaN 衬底 10、 形成在 GaN 衬底 10 的 c 面上的 AlxGa(1-x) N 层 21 和形成在 AlxGa(1-x)N 层 21 上的 GaN 层, 如图 1 所示。
     图 6 是示出由 GaN 衬底 10 和形成在 GaN 衬底 10 上的 AlxGa(1-x)N 层 21 组成的外 延晶片 100 的示意剖视图。在如图 6 所示的具有由 GaN 衬底 10 和形成在 GaN 衬底 10 的 c 面上的 AlxGa(1-x)N 层 21 组成的两层结构的外延晶片 100 中, GaN 和 AlxGa(1-x)N 的晶格常数 彼此不同, 因此, 已知两层结构的外延晶片 100 会变形 (strain)。更具体地, AlxGa(1-x)N 的 晶格常数小于 GaN 的晶格常数, 因此当将压缩应力施加到 GaN 衬底 10 的侧面时, 拉伸应力 会施加到 AlxGa(1-x)N 层 21 的侧面。从而, 如图 6 所示, 外延晶片 100 具有向下凸起的翘曲。 现在参考图 6 描述 GaN 衬底 10 的厚度和具有两层结构的外延晶片 100 的翘曲之间的关系。 假设以允许无晶格弛豫的厚度在 GaN 衬底 10 上结合生长 AlxGa(1-x)N 层 21。
     假定 P 表示施加到 GaN 衬底 10 和 AlxGa(1-x)N 层 21 上的应力, b 表示 GaN 衬底 10 和 AlxGa(1-x)N 层 21 的深度, t1 表示 GaN 衬底 10 的厚度, M1 表示 GaN 衬底 10 的弯矩, E1 表 3 示 GaN 衬底 10 的杨氏模量, r 表示 GaN 衬底 10 的半径, I1( = b×t1 /12) 表示 GaN 衬底 10 的区域的第二力矩, t2 表示 AlxGa(1-x)N 层 21 的厚度, E2 表示 lxGa(1-x)N 层 21 的杨氏模量, 3 I2( = b×t2 /12) 表示 AlxGa(1-x)N 层 21 的弯矩, M 表示外延晶片 100 的弯矩并且 h 表示外 延晶片 100 的翘曲, 这些值之间的关系表示如下 :
     M = M1+M2 = P×(t1+t2)/2 … ( 表达式 2) 3
     M1 = t1×I1/ρ = E1×b×t1 /(12×ρ) … ( 表达式 3) 3
     M2 = t2×I2/ρ = E2×b×t2 /(12×ρ) … ( 表达式 4)
     下面的表达式 5 由上述表达式 2 至 4 产生 :
     b×(E1×t13+E2×t23)/(12×ρ) = P×(t1+t2)/2 … ( 表达式 5)
     下面的表达式 6 由表达式 5 产生 :
     P = b×(E1×t13+E2×t23)/{6×ρ×(t1+t2)} … ( 表达式 6)
     假定 Δ 表示晶格失配度并且 k 表示比例系数, 则 GaN 衬底 10 和 AlxGa(1-x)N 层 21 的晶格失配形变分别表示为 k×Δ 和 -k×Δ。由轴向力产生的 GaN 衬底 10 和 AlxGa(1-x)N 层 21 的形变分别表示为 P/(E2×b×t2) 和 -P/(E1×b×t1)。此外, 由弯曲产生的 GaN 衬底10 和 AlxGa(1-x)N 层 21 的形变分别表示为 t2/(2×ρ) 和 -t1/(2×ρ)。假定 a1 和 a2 分别 表示 GaN 和 AlN 的晶格常数, 则晶格失配度 (Δ = -Δ) 表示为 x×(a2/a1-1)。
     界面上 GaN 衬底 10 和 AlxGa(1-x)N 层 21 的形变必须相互匹配, 因此, 下面的表达式 7 由上述关系和上述表达式 6 得到 :
     k×Δ+P/(E2×b×t2)+t2/(2×ρ) = -k×Δ-P/(E1×b×t1)-t1/(2×ρ)…( 表 达式 7)
     下面的表达式 8 由表达式 7 得到 :
     ρ = - ( E 1 × t 1 3+ E 2 × t 2 3) × { 1 / ( E 1 × t 1 ) + 1 / ( E 2 × t 2 ) } / {12k×Δ×(t1+t2)}-(t1+t2)/(4k×Δ) … ( 表达式 8)
     假定 θ 表示在外延晶片 100 的 c 面上由包括某一直径的末端的沿各个侧表面的 延长线得到的虚线相互交叉的角的 1/2, ρ 表示虚线的长度并且 h 表示外延晶片 100 的翘 曲, 如图 6 所示, 下面的关系有效 :
     h = ρ-ρ×cosθ … ( 表达式 9)
     r = ρ×sinθ … ( 表达式 10)
     当将表达式 9 和 10 代入 sin2θ+cos2θ = 1 时, 则下面的表达式 11 有效 : (r/ρ)2+(1-h/ρ)2 = 1 … ( 表达式 11)
     因此, 在表达式 8 和 11 中示出了 GaN 衬底 10 的厚度 t1 和具有两层结构的外延晶 片 100 的翘曲 h 之间的关系。
     然后, 发明人研究了具有至少三层的外延晶片 20 使用的 GaN 衬底 10 的厚度之间 的关系, 外延晶片 20 包括具有 c 面的 GaN 衬底 10、 形成在 GaN 衬底 10 的 c 面上的 Al 组分 x 大于零且不大于 0.3 以及厚度大于零且不大于 30nm 的 AlxGa(1-x)N 层 21 和形成在 AlxGa(1-x) N 层上的 GaN 层 22, 如下图 1 和 7 所示 : 图 7 是示出具有三层的外延晶片 20 的翘曲状态的 示意剖视图。换句话说, 图 7 示出了图 1 示出的外延晶片 20 的翘曲状态。
     第一, 与具有至少三层的外延晶片 20 中的 GaN 衬底 10 相比, 形成在 AlxGa(1-x)N 层 21 上的层 ( 图 1 和 7 中的 GaN 层 22) 具有非常小的厚度, 因此本发明人考虑修改应用于具 有两层结构的外延晶片 100 的表达式 8 并将修改后的表达式应用于具有至少三层的外延晶 片 20。
     第二, 在具有至少三层的外延晶片 20 中的 AlxGa(1-x)N 层 21 上形成 GaN 层 22, 因此 分别由于 GaN 衬底 10 和 GaN 层 22, AlxGa(1-x)N 层会形变。另一方面, 在具有两层结构的外 延晶片 100 中, 仅一个表面发生形变。因此, 该发明人考虑到应用于具有两层结构的外延晶 片 100 的表达式 8 中的 AlxGa(1-x)N 层 21 的杨氏模量 E2 不能应用于具有至少三层的外延晶 片 20。因此, 该发明人考虑到用另一常数 E 取代表达式 8 中的杨氏模量 E2。
     第三, 表达式 8 中的比例系数 k 与 GaN 衬底 10 和 AlxGa(1-x)N 层 21 之间界面上的 GaN 和 AlxGa(1-x)N 的晶格常数之间的差成比例。因此, 该发明人考虑到如果在具有至少三层 的外延晶片 20 中的 AlxGa(1-x)N 层上形成 GaN 层 22, 则仅考虑 GaN 和 AlxGa(1-x)N 的晶格常数 之间的差设置的比例系数 k 不能应用于具有至少三层的外延晶片 20。因此, 本发明人考虑 到用另一常数 K 取代表达式 8 中的比例系数 k。
     如上文所述, 分别用常数 E 和 K 取代上面表达式 8 中的杨氏模量 E2 和比例系数 k, 以假定为下面的表达式 12 :
     ρ = - ( E 1 × t 1 3+ E × t 2 3) × { 1 / ( E 1 × t 1 ) + 1 / ( E × t 2 ) } / {12K×Δ×(t1+t2)}-(t1+t2)/(4K×Δ) … ( 表达式 12)
     在该实施例中, 将 AlxGa(1-x)N 层 21 的 Al 组分 x 和厚度分别设置为大于零且不大 于 0.3 以及大于零且不大于 30nm。在具有两层结构的外延晶片 100 中, E2 和 k 是依赖于 AlxGa(1-x)N 层 21 的 Al 组分 x 的常数。如果 Al 组分 x 大于零且不大于 1 并且厚度不限于外 延晶片 20 的 AlxGa(1-x)N 层 21, 则会增加常数 E 和 K 的波动范围。为了将常数 E 和 K 的波动 范围看作为彼此基本相同, 将该实施例中的外延晶片 20 的 AlxGa(1-x)N 层 21 的 Al 组分 x 和 厚度分别设置为大于零且不大于 0.3 以及大于零且不大于 30nm。
     然后, 为了确定表达式 12 中的常数 E 和 K 的值, 本发明人制造了构成图 4 示出的 LED 40 的外延晶片 30 的七个样品 1 至 7, 并测量了每个样品中 GaN 衬底 10 的厚度和外延 晶片 30 的翘曲之间的关系。
     更具体地, 为具有图 3 示出的 LED 结构的外延晶片 30 的样品 1 制备了厚度 t31 为 350μm 和半径 r 为 25mm 的 GaN 衬底 31。其后, 通过 MOCVD 在 GaN 衬底 31 上形成厚度 t32 为 2.0μm 的 n 型 GaN 的缓冲层 32。然后, 通过 MOCVD 在缓冲层 32 上形成具有厚度 t33 为 0.05μm 的 InGaN/GaN 的 3QW( 量子阱 ) 结构的有源层 33。然后, 通过 MOCVD 在有源层 33 上形成厚度 t34 为 0.02μm 的 Al0.18Ga0.82N 的电子阻挡层 34。然后, 通过 MOCVD 在电子阻挡 层 34 上形成厚度 t35 为 0.2μm 的 p 型 GaN 的接触层 35。从而, 制造了外延晶片 30 的样品 1。
     除了将 GaN 衬底 31 的厚度 t31 设置为 250μm 外, 外延晶片 30 的样品 2 的结构基 本类似于样品 1。
     除了将 GaN 衬底 31 的厚度 t31 设置为 200μm 外, 外延晶片 30 的样品 3 的结构基 本类似于样品 1。
     除了将 AlxGa(1-x)N 层的 Al 组分 x 和厚度分别设置为 0.3 和 0.03μm 外, 外延晶片 30 的样品 4 的结构基本类似于样品 1。
     除了将 AlxGa(1-x)N 层的 Al 组分 x 和厚度分别设置为 0.30 和 0.03μm 并且将 GaN 衬底 31 的厚度 t31 设置为 250μm 外, 外延晶片 30 的样品 5 的结构基本类似于样品 1。
     除了将 AlxGa(1-x)N 层的 Al 组分 x 和厚度分别设置为 0.30 和 0.03μm 并且将 GaN 衬底 31 的厚度 t31 设置为 200μm 外, 外延晶片 30 的样品 6 的结构基本类似于样品 1。
     除了将 AlxGa(1-x)N 层的 Al 组分 x 和厚度分别设置为 0.30 和 0.03μm 并且将 GaN 衬底 31 的厚度 t31 设置为 150μm 外, 外延晶片 30 的样品 7 的结构基本类似于样品 1。
     此外, 制备了本发明的范围之外的外延晶片的附加样品 8 和 9。图 8 是示出外延 晶片的样品 8 和 9 中每个的示意剖视图。更具体地, 制备了厚度 t51 为 400μm 且半径 r 为 25mm 的 GaN 衬底 51。其后, 通过 MOCVD 在 GaN 衬底 51 上相继形成厚度 t52 为 2μm 的 n 型 Al0.05Ga0.95N 层 52、 厚度 t53 为 0.2μm 的 GaN 层 53、 厚度 t54 为 0.05μm 的 InGaN/GaN 的 3QW 层 54、 厚度 t55 为 0.02μm 的 p 型 Al0.18Ga0.82N 层 55、 厚度 t56 为 0.2μm 的 GaN 层 56、 厚度 t57 为 0.4μm 的 Al0.05Ga0.95N 层 57 和厚度 t58 为 0.2μm 的 GaN 层 58。
     在用上述方式得到的外延晶片的样品 1 至 9 的每个中, 测量 5 个直径的翘曲, 且5 个翘曲的平均值认为是外延晶片的样品 1 至 9 中每个的翘曲。表格 1 示出了结果。
     表1
     关于样品 1 到 7 中的每个, 设置 GaN 衬底 10 的厚度 t1 以满足外延晶片 30 的翘 曲 h, 并通过最小二乘逼近法得到常数 E 和 K。从而, 发现常数 E 和 K 分别等于 1.2×1011 和 1.33。
     在 表 达 式 8 和 12 的 每 个 中,杨 氏 模 量 E1 设 置 为 GaN 的 杨 氏 模 量,即 11 1.5×10 (GPa)。
     因此, 取代表达式 12 中的上述值 E、 K 和 E1 会产生下面的表达式 13 : 11 3
     ρ = - ( 1 . 5 × 1 0 × t 1 + 1 . 2 × 1 0 11× t 2 3) × { 1 / ( 1 . 5 × 1 0 11× t 1 ) + 1 / (1.2×1011×t2)}/{12×1.33×Δ×(t1+t2)}-(t1+t2)/(4×1.33×Δ) …( 表 达 式 13)
     在表达式 13 中取代由表达式 11 得出的表达式 ρ = (x2+h2)/2h 和晶格失配度 Δ = -Δ = x×(a2/a1-1), 以得到下面的表达式 1 : 11
     (1.5×10 ×t13+1.2×1011×t23)×{1/(1.5×1011×t1)+1/(1.2×1011×t2)}/ {15.96×x×(1-a2/a1)}×(t1+t2)+(t1×t2)/{5.32×x×(1-a2/a1)}-(r2+h2)/2h = 0
     … ( 表达式 1)
     参考图 9, 相互比较根据本发明的与具有至少三层的外延晶片有关的表达式 1 及 与具有两层结构的外延晶片 100 有关的表达式 8 和 11。
     关于根据本发明的表达式 1, 由与具有两层结构的外延晶片 100 及样品 1 至 9 有关 的表达式 8 和 11 得到的表达式, 图 9 示出了 GaN 衬底的厚度 t1 和外延晶片的翘曲 h 之间的 关系。参考图 9, “本发明的表达式 1” 表示在上述表达式 1 中 Al 组分 x 为 0.18 的外延晶片 的翘曲 h(m)。 “常规表达式 1” 表示在上述表达式 8 和 11 中 Al 组分 x 为 0.18、 Al0.18Ga0.82N 11 的杨氏模量 E2 为 1.78×10 (GPa) 和具有两层结构的外延晶片的比例系统 k 为 1.00 的外延 晶片的翘曲 h。 “常规表达式 2” 表示在上述表达式 8 和 11 中 Al 组分 x 为 0.30、 Al0.30Ga0.70N 11 的杨氏模量 E2 为 1.97×10 (GPa) 和 Al0.30Ga0.70N 的比例系统 k 为 1.00 的外延晶片的翘曲 h。本发明的表达式 1 以及常规表达式 1 和 2 中的杨氏模量 E1 设置为 GaN 的杨氏模量, 即,
     1.5×1011。
     如由图 9 中本发明的表达式 1 和样品 1 至 7 得知, 认识到当在发明的表达式 1 中 设置制备的外延晶片 20 的翘曲 h、 厚度 t2 和 Al 组分 x 并且至少设置 GaN 衬底 10 的厚度 为通过 GaN 衬底 10 的半径 r 计算得到的厚度时, 具有 AlxGa(1-x)N 层 21 和在其上形成的 GaN 层 22 的外延晶片 20 则会有规律满足设定翘曲 h。还认识到满足外延晶片 20 的设定翘曲 h, 并不会过度增加满足外延晶片 20 的设定翘曲 h 的 GaN 衬底 10 的厚度。
     如由图 9 中本发明的表达式 1 及样品 8 和 9 得知, 认识到表达式 1 的应用不适用 于包括厚度超出大于零且不大于 30nm 范围的 AlxGa(1-x)N 层的外延晶片。关于包括 Al 组分 x 大于零且不大于 0.3 及厚度大于零且不大于 3nm 的 AlxGa(1-x)N 层的外延晶片, 已认识到, 在包括 Al 组分 x 和厚度在这些范围内的 AlxGa(1-x)N 层的外延晶片 20 中的翘曲 h 最大的情 况下, 得到上述表达式 1, 满足 x = 0.30 和 t2 = 30nm, 因此, 认识到上述表达式 1 可适用于 具有上述结构的 AlxGa(1-x)N 层 21 的外延晶片 20。
     因此, 认识到通过假设表达式 12 并检查常数 E 和 K 得到的表达式 1 可适用于上述 结构中的具有至少三层的外延晶片 20。
     另一方面, 在设置具有 Al 组分 x 为 0.18 的两层结构的外延晶片 100 的表达式 ( 图 9 中的常规表达式 1) 中外延晶片的翘曲 h( 例如 6μm) 的情况下, GaN 衬底的厚度 t1( 例如 200μm) 小于根据满足外延晶片 30 的相同翘曲 h( 例如 6μm) 的 Al 组分 x 为 0.18 的样品 1 和 2 中的每个的 GaN 衬底 31 的厚度 ( 例如 250μm)。换句话说, 通过在具有 Al 组分 x 为 0.18 的两层结构的外延晶片 100 的表达式中设置外延晶片 100 的翘曲 h、 厚度 t2、 和 Al 组 分 x, 制造具有通过取代表达式中的 AlxGa(1-x)N 的杨氏模量得到的厚度的 GaN 衬底 10, 及在 GaN 衬底 10 上形成 AlxGa(1-x)N 层 21 和 GaN 层 22, 制备的外延晶片 100 未满足外延晶片 100 的设定翘曲。因此, 用具有由具有两层结构的外延晶片 100 的表达式得到的厚度的 GaN 衬 底 10 制造的外延晶片 100 不能满足翘曲 h 的性能, 因此认识到常规表达式 1 不能适用于具 有包括 GaN 衬底 10、 AlxGa(1-x)N 层 21 和 GaN 层 22 的至少三层的外延晶片 20。
     在具有 Al 组分 x 为 0.30 的两层结构的外延晶片 100 的表达式 ( 图 9 中的常规表 达式 2) 中, 在设置具有两层结构的外延晶片 100 的表达式中外延晶片 100 的翘曲 h 的情况 下, GaN 衬底 10 的厚度 t1 大于根据满足 Al 组分 x 为 0.30 的外延晶片 20 的相同翘曲 h 的 样品 4 至 7 中每个 GaN 衬底 10 的厚度。换句话说, 通过在具有 Al 组分 x 为 0.30 的两层结 构的外延晶片 100 的表达式中设置外延晶片 100 的翘曲 h、 厚度 t2 和 Al 组分 x, 制造具有 通过取代表达式中的 AlxGa(1-x)N 的杨氏模量得到的厚度的 GaN 衬底 10, 及在 GaN 衬底 10 上 形成 AlxGa(1-x)N 层 21 和 GaN 层 22, 制备的外延晶片 100 的厚度大于由本发明的表达式 1 得 到的 GaN 衬底 10 的厚度 t1。因此, 认识到由具有 Al 组分 x 为 0.30 的两层结构的外延晶 片 100 的表达式得到的 GaN 衬底 10 的厚度 t1 不是满足外延晶片 20 的设定翘曲 h 的最佳 选择。
     根据该实施例, 如上文所述, 得到了获得满足具有至少三层的外延晶片 20 的翘曲 h 的 GaN 衬底的最小厚度的表达式。此外, 可以确定满足外延晶片 20 的设定翘曲 h 的最小 厚度可依照表达式 1 确定。
     虽然已详细描述和示例了本发明, 但应当清楚地了解本发明仅是示例和实施例的 方式而不采用限制的方式, 本发明的范围由所附的权利要求书的项来说明。本发明特别有利地适用于制造具有 c 面的 GaN 衬底的方法, 该 GaN 衬底用于通过 在 c 面上相继堆叠 AlxGa(1-x)N 层和 GaN 层制造外延晶片。

外延晶片.pdf_第1页
第1页 / 共18页
外延晶片.pdf_第2页
第2页 / 共18页
外延晶片.pdf_第3页
第3页 / 共18页
点击查看更多>>
资源描述

《外延晶片.pdf》由会员分享,可在线阅读,更多相关《外延晶片.pdf(18页珍藏版)》请在专利查询网上搜索。

1、(10)申请公布号 CN 102437265 A (43)申请公布日 2012.05.02 C N 1 0 2 4 3 7 2 6 5 A *CN102437265A* (21)申请号 201110393534.1 (22)申请日 2008.10.06 2007-262444 2007.10.05 JP 2008-179195 2008.07.09 JP 200810168983.4 2008.10.06 H01L 33/32(2010.01) H01S 5/323(2006.01) (71)申请人住友电气工业株式会社 地址日本大阪府大阪市 (72)发明人中西文毅 三浦祥纪 (74)专利代理机。

2、构中原信达知识产权代理有限 责任公司 11219 代理人韩峰 孙志湧 (54) 发明名称 外延晶片 (57) 摘要 本发明涉及外延晶片。假定r(m)表示GaN 衬底(10)的半径,t1(m)表示GaN衬底的厚度, h1(m)表示在形成外延晶片(20)之前的GaN衬 底(10)的翘曲,t2(m)表示Al x Ga (1-x) N层(21)的 厚度,h2(m)表示外延晶片的翘曲,a1表示GaN的 晶格常数并且a2表示AlN的晶格常数,由下面的 表达式1得到的值t1确定为GaN衬底(10)的最 小厚度:(1.510 11 t1 3 +1.210 11 t2 3 )1/ (1.510 11 t1)+1。

3、/(1.210 11 t2)/ 15.96x(1-a2/a1)(t1+t2)+(t1t2)/ 5.32x(1-a2/a1)-(r 2 +h 2 )/2h0。形成厚 度为至少该最小厚度(t1)且小于400m的GaN 衬底(10)。 (30)优先权数据 (62)分案原申请数据 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 12 页 附图 4 页 CN 102437273 A 1/1页 2 1.一种外延晶片(20,30),该外延晶片(20,30)包括GaN衬底(10,31),形成在所述GaN 衬底(10,31)的c面上的Al x Ga。

4、 (1-x) N层(21,34)和形成在所述Al x Ga (1-x) N层(21,34)上的 GaN层(22,35),其中: 所述GaN衬底(10,31)的厚度小于250m,以及 所述外延晶片(20,30)的翘曲不大于100m。 权 利 要 求 书CN 102437265 A CN 102437273 A 1/12页 3 外延晶片 0001 本申请是申请日为2008年10月6日、申请号为200810168983.4、申请人为“住友 电气工业株式会社”、发明名称为“制造GaN衬底的方法、制造外延晶片的方法、制造半导体 器件的方法和外延晶片”的发明专利申请的分案申请。 技术领域 0002 本发明。

5、涉及一种制造GaN衬底的方法、制造外延晶片的方法、制造半导体器件的 方法和外延晶片,更具体地,本发明涉及制造具有c面的GaN衬底的方法、制造外延晶片 的方法、制造半导体器件的方法和外延晶片,该GaN衬底用于通过在c面上相继堆叠包括 Al x Ga (1-x) N层和GaN层的至少两层来制造外延晶片。 背景技术 0003 一般,GaN(氮化镓)衬底用作为半导体器件例如发光二极管(LED)或激光二极管 (LD)的衬底。当将具有3.4eV的能量带隙和高导热系数的GaN施加于半导体器件的衬底 时,能够在GaN衬底的后表面上提供电极,且能够降低半导体器件的驱动(工作)电压。 0004 这种GaN衬底通过。

6、K.Motoki等人例如在“Preparation of LargeGaN Substrates”,Materials Science and Engineering B93(2002),pp.123-125中描述的方 法制造。该文献公开了GaN衬底通过以下步骤制造:首先,通过HVPE(氢化物气相外延)在 GaAs(砷化镓)衬底上形成具有60m厚度的GaN的缓冲层。其后,通过HVPE在缓冲层上 形成具有500m厚度的GaN层。其后,移除GaAs衬底,并通过抛光得到具有49510m 厚度的GaN衬底。 0005 然而,根据前述文献,由大块GaN单晶体在厚度方向上不会切割很多GaN衬底,因 此,为。

7、得到GaN衬底会不利地需要高成本。 0006 为了降低每个GaN衬底的成本,希望得到通过制造具有大厚度的GaN锭并由该锭 在厚度方向上切割多个GaN衬底的制造GaN衬底的技术。然而,如果由该锭切割的GaN衬 底具有如上述文献中描述的49510m的厚度,取决于在该GaN衬底上形成的半导体器件 需要的翘曲(wrap)性能,该厚度可能是过大的。在这种情况下,不能充分地降低成本。 0007 当为进一步降低成本优选由该锭切割具有更小厚度的GaN衬底时,具有小厚度的 GaN衬底当受到例如抛光的工作时可能会破裂。即使GaN衬底保持不破裂,当在GaN衬底上 形成外延层时包括GaN衬底和外延层的外延晶片也可能会。

8、明显翘曲。在这种情况下,不能 执行光刻等以在该外延晶片上形成电极,且外延晶片不能用于半导体器件。 发明内容 0008 因此,本发明的目的在于提供一种制造GaN衬底的方法、制造外延晶片的方法、制 造半导体器件的方法和外延晶片,该GaN衬底允许形成具有不大于需要水平的翘曲的外延 晶片并能够降低成本。 0009 根据本发明的制造GaN衬底的方法是通过下列步骤来制造用于通过在c面上相继 说 明 书CN 102437265 A CN 102437273 A 2/12页 4 堆叠包括Al组分x大于0且不大于0.3以及厚度大于0且不大于30nm的Al x Ga (1-x) N层和 GaN层的至少两层制造外延。

9、晶片的具有c面的GaN衬底的方法:假定t1(m)表示GaN衬底 的厚度,r(m)表示GaN衬底的半径,t2表示Al x Ga (1-x) N层的厚度,x表示Al x Ga (1-x) N层中的 Al组分,h(m)表示外延晶片的翘曲,a1表示GaN的晶格常数并且a2表示A1N的晶格常数, 由下面的表达式得到的值t1确定为GaN衬底的最小厚度: 0010 (1.510 11 t1 3 +1.210 11 t2 3 )1/(1.510 11 t1)+1/(1.210 11 t2)/ 15.96x(1-a2/a1)(t1+t2)+(t1t2)/5.32x(1-a2/a1)-(r 2 +h 2 )/2h。

10、0 (表达式1) 0011 然后,由GaN锭切割具有至少该最小厚度且小于400m的厚度的GaN衬底。 0012 为得到上述表达式1,本发明人已深入研究了确定具有上述结构的外延晶片使用 的GaN衬底的厚度的方法。换句话说,满足外延晶片的设定翘曲h的最小厚度可以由上述 表达式1确定,因此,通过由一个锭切割厚度为至少所确定的最小厚度且小于400m的每 个GaN衬底,能增加在厚度方向上得到的GaN衬底的数量。因此,可以制造能减少形成的外 延晶片的翘曲不大于需要水平且能得到降低成本的GaN衬底。 0013 在制造包括多个Al x Ga (1-x) N层的外延晶片使用的GaN衬底的情况下,t2表示多个 A。

11、l x Ga (1-x) N层的总厚度。此外,在该情况下,x表示最大占用总厚度t2的A l x Ga (1-x) N层中Al 组分比。Al组分x用摩尔比表示。 0014 优选地,在制造GaN衬底的上述方法中,在切割GaN衬底的上述步骤中形成具有至 少100m且小于250m的厚度,至少最小厚度的GaN衬底。 0015 当最小厚度小于100m时,设置GaN衬底的厚度为至少100m,以便易于处理 GaN衬底并能增加在厚度方向上由一个锭可以制造的GaN衬底的数量。此外,当最小厚度小 于100m时,设置GaN衬底的厚度小于250m,以便能够制造可更容易处理的GaN衬底。 0016 在根据本发明一方面的制。

12、造外延晶片的方法中,执行以下步骤:首先,通过上述制 造GaN衬底的方法制造上述GaN衬底。在该GaN衬底的c面上形成Al x Ga (1-x) N层。在该 Al x Ga (1-x) N层上形成GaN层。 0017 根据本发明该方面的制造外延晶片的方法,即使在GaN衬底上形成Al x Ga (1-x) N层 和GaN层,也能够制造具有不大于h的翘曲且包括具有小厚度的GaN衬底的外延晶片。因 此,制造的外延晶片能够用于半导体器件,且由于制造GaN衬底的成本降低,能够以低成本 制造外延晶片。 0018 在根据本发明另一方面的制造外延晶片的方法中,执行以下步骤:首先,通过上述 制造GaN衬底的方法制。

13、造上述GaN衬底。在该GaN衬底的c面上形成GaN层。在该GaN层 上形成Al x Ga (1-x) N层。在该Al x Ga (1-x) N层上形成另一GaN层。 0019 根据本发明该方面的制造外延晶片的方法,即使在GaN衬底上以该顺序形成GaN 层、Al x Ga (1-x) N层和GaN层,也能够制造具有不大于h的翘曲且包括具有小厚度的GaN衬底 的外延晶片。因此,制造的外延晶片能够用于半导体器件,且由于制造GaN衬底的成本降 低,能够以低成本制造外延晶片。 0020 在根据本发明的制造半导体器件的方法中,执行以下步骤:首先,通过上述制造外 延晶片的方法制造外延晶片。然后,在外延晶片上。

14、形成电极。 0021 根据本发明的制造半导体器件的方法,即使在外延晶片上形成电极,也能够制造 说 明 书CN 102437265 A CN 102437273 A 3/12页 5 具有不大于h的翘曲且包括具有小厚度的GaN衬底的外延晶片。因此,由于制造GaN衬底 的成本降低,能够以低成本制造半导体器件。 0022 根据本发明的外延晶片包括GaN衬底、形成在GaN衬底的c面上的Al x Ga (1-x) N层 和形成在Al x Ga (1-x) N层上的GaN层。GaN衬底的厚度小于250m。外延晶片的翘曲不大于 100m。 0023 根据本发明的外延晶片,通过上面的表达式1能够将GaN衬底的厚。

15、度减小到通常 不能得到的小于250m的水平,并能够将外延晶片的翘曲减小到不大于100m。 0024 根据本发明的制造GaN衬底的方法、制造外延晶片的方法、制造半导体器件的方 法和外延晶片,将形成的外延晶片的翘曲减小到不大于需要水平,并能够降低GaN衬底的 成本。 0025 当结合附图时,由本发明的以下详细描述,本发明的上述和其它目的、特征、方面 和优点将变得更加明显。 附图说明 0026 图1是示出根据本发明第一实施方案的外延晶片的示意剖视图; 0027 图2是示出根据本发明第一实施方案的制造外延晶片的方法的流程图; 0028 图3是示出根据本发明第二实施方案的外延晶片的示意剖视图; 0029。

16、 图4是示出根据本发明第二实施方案的半导体器件的示意剖视图; 0030 图5是示出根据第二实施方案的制造半导体器件的方法的流程图; 0031 图6是示出在GaN衬底上形成的由GaN衬底和Al x Ga (1-x) N层组成的外延晶片的示 意剖视图; 0032 图7是示出具有三层的外延晶片翘曲状态的示意剖视图; 0033 图8是示出外延晶片的样品8和9中每一个的示意剖视图;和 0034 图9示出了关于根据本发明的表达式1,关于具有两层的外延晶片和样品1至9的 表达式的GaN衬底的厚度t1和外延晶片的翘曲h之间的关系。 具体实施方式 0035 现在参考附图描述本发明的实施方案。在附图中,相同或互相。

17、对应的部分用相同 的附图标记表示,且不会重复多余的描述。 0036 (第一实施方案) 0037 图1是示出根据本发明第一实施方案的外延晶片20的示意剖视图。如图1所 示,外延晶片20包括GaN衬底10、Al x Ga (1-x) N层21和GaN层22。GaN衬底10具有c面。 Al x Ga (1-x) N层21形成在GaN衬底10的c面上。GaN层22形成在Al x Ga (1-x) N层21上。 0038 GaN衬底10的厚度t1小于250m,且外延晶片20的翘曲不大于100m。更优 选地,GaN衬底10的厚度t1为至少100m且小于250m,并且外延晶片20的翘曲为至少 2m且不大于8。

18、5m。特别优选地,GaN衬底10的厚度t1为至少120m且不大于240m, 且外延晶片20的翘曲为至少2m且不大于50m。当GaN衬底10的厚度t1和外延晶片 20的翘曲分别在这些范围中时,会满足LED需要的翘曲性能,且GaN衬底10的厚度t1小。 当外延晶片20的翘曲为12m时,由上面表达式1计算的GaN衬底10的最大厚度t1为 说 明 书CN 102437265 A CN 102437273 A 4/12页 6 250m。另一方面,当外延晶片20的翘曲为50m时,由上面表达式1计算的GaN衬底10 的最大厚度t1为120m。换句话说,GaN衬底10的厚度t1和外延晶片20的翘曲满足不 大于。

19、在上面表达式1中设置的外延晶片20的翘曲h的关系。 0039 如果GaN衬底10翘曲时,则在沿包括GaN衬底10任意半径的两端的侧面的线延 伸的虚线上厚度t1对应于GaN衬底10的厚度。 0040 只要Al x Ga (1-x) N层21中的Al组分x大于零且不大于0.30就不具体限制的 Al x Ga (1-x) N层21中的Al组分x,优选为至少0.05且不大于0.30,更优选为至少0.18且不 大于0.30。在这种情况下,外延晶片20适合用于半导体器件。 0041 只要Al x Ga (1-x) N层21的厚度t2大于零且不大于30nm就不具体限制的Al x Ga (1-x) N 层21。

20、的厚度t2,优选为至少10nm且不大于30nm,更优选为至少20nm且不大于30nm。在这 种情况下,外延晶片20适合用于半导体器件。 0042 如果外延晶片20翘曲,则在沿包括外延晶片20任意半径的两端的侧面的线延伸 的虚线上Al x Ga (1-x) N层21的厚度t2对应于外延晶片20的厚度。 0043 可以提供多个Al x Ga (1-x) N层21,并可以在Al x Ga (1-x) N层21层之间提供GaN层。如 果提供多个Al x Ga (1-x) N层21,则将它们的总厚度看作为Al x Ga (1-x) N层21的厚度t2。此外, 如果提供多个Al x Ga (1-x) N层。

21、21,最大占用厚度t2的Al x Ga (1-x) N层21中的Al组分看作为Al 组分x。 0044 GaN层22的厚度t3小于GaN衬底10的厚度t1。可以提供多个GaN层22,且在 GaN层之间可进一步提供另一个Al x Ga (1-x) N层。 0045 GaN衬底10的半径r(见图7)优选为至少25mm。如果半径r为至少25nm,就能以 固有的成本进行批量生产过程。 0046 参考图1和2描述根据本实施方案的制造外延晶片20的方法。图2是示出根据 本实施方案的制造外延晶片20的方法的流程图。 0047 假定t1(m)表示GaN衬底10的厚度,r(m)表示GaN衬底10的半径,t2(m。

22、)表示 Al x Ga (1-x) N层21的厚度,h(m)表示外延晶片20的翘曲,a1(m)表示GaN的晶格常数并且 a2(m)表示AlN的晶格常数,由下面的表达式1得到的值t1确定为GaN衬底10的最小厚 度,如图2所示(步骤S1): 0048 (1.510 11 t1 3 +1.210 11 t2 3 )1/(1.510 11 t1)+1/(1.210 11 t2)/ 15.96x(1-a2/a1)(t1+t2)+(t1t2)/5.32x(1-a2/a1)-(r 2 +h 2 )/2h0 (表达式1) 0049 上述“GaN的晶格常数a1”和“AlN的晶格常数a2”表示在垂直于c轴的方向。

23、上的那 些晶格常数。GaN和AlN是六角化合物。六角化合物在垂直于c轴的方向上具有晶格常数a1 和a2且在c轴方向上具有晶格常数c1和c2。关于GaN,在垂直于c轴的方向上的晶格常数 a1是且在c轴方向上的晶格常数c1是关 于AlN,在垂直于c轴的方向上的晶格常数a2是且在c轴方向上的 晶格常数c2是 0050 更具体地,首先得到GaN衬底10的半径r。通过制备GaN锭并测量用于形成GaN 衬底10的半径r的该锭的部分长度可得到该半径r。例如,如果该锭包括底层衬底和在该 底层衬底上形成的GaN层,则可以得到与底层衬底的半径一样的半径r。 说 明 书CN 102437265 A CN 10243。

24、7273 A 5/12页 7 0051 然后,设置制造的外延晶片20的厚度t2、外延晶片20的翘曲h(见图7)和构成 Al x Ga (1-x) N层21的Al组分x。例如,外延晶片20的翘曲h设置成允许用步进机和对准器进 行光刻的值。GaN和AlN的晶格常数a1和a2是已知的值,如上所述。取代表达式1中的值 r、t2、h、x、a1和a2,从而得到GaN衬底10的厚度t1。该厚度t1看作为最小厚度。 0052 如果提供多个Al x Ga (1-x) N层21,则它们的总厚度看作为Al x Ga (1-x) N层21的厚度t2。 此外,如果提供多个Al x Ga (1-x) N层21,则最大占用。

25、厚度t2的Al x Ga (1-x) N层21中的Al组分看 作为Al组分x。 0053 然后,由GaN锭切割具有至少最小厚度且小于400m的厚度的GaN衬底10(步骤 2)。 0054 更具体地,确定由制备的锭切割的GaN衬底10的厚度。其后,通过切片等由锭切 割GaN衬底10,以便每个GaN衬底10都具有该厚度。虽然不具体限制切割GaN衬底10的 方法,但可以使用公知的方法。 0055 由锭切割的GaN衬底10优选具有上述表达式1确定的至少最小厚度且小于 400m的厚度,更优选为至少最小厚度,和至少100m且小于250m。当以上述表达式1 确定的最小厚度由锭切割时,GaN衬底10可以用于具。

26、有设定翘曲h的外延晶片20。如果具 有该最小厚度的GaN衬底10难于处理,则优选以超过最小厚度且允许处理的厚度由锭切割 GaN衬底10。尤其当具有至少100m的厚度时,切割的GaN衬底10则易于处理。当具有小 于400m的厚度时,切割的GaN衬底10则非常易于处理。当GaN衬底10具有小于250m 的厚度时,则能够增加切割的GaN衬底10的数量,且每个GaN衬底10都易于处理。 0056 通过执行上述步骤可制造GaN衬底10。以这种方式制造的GaN衬底10可进一步 进行抛光等。为了制造图1示出的外延晶片20,进一步执行下面的步骤: 0057 在GaN衬底10的c面上形成Al x Ga (1-x。

27、) N层21,并在Al x Ga (1-x) N层21上形成GaN层 22(步骤S3)。在该步骤3中,Al x Ga (1-x) N层21和GaN层22通过外延形成。不具体限制该 外延,但可以使用例如气相生长例如升华、HVPE、MBE(分子束外延)或MOCVD(金属有机化 学气相沉积)或液相生长。 0058 在步骤S3中,形成Al组分x大于零且不大于0.3和厚度大于零且不大于30nm的 Al x Ga (1-x) N层21。当Al组分x和GaN衬底10的厚度t1分别在该范围时,假设翘曲h最大, 设置上述表达式1。因此,当Al组分x和GaN衬底10的厚度t1分别在该范围时,则会满足 外延晶片20。

28、的设定翘曲h,且不会过度增加满足外延晶片20的翘曲h的GaN衬底10的厚 度t1。因此,上述表达式1能适用于包括具有上述范围的Al组分x和厚度t1的GaN衬底 10的外延晶片20。 0059 当提供多个Al x Ga (1-x) N层21时,则形成称为厚度t2的它们的总厚度大于零且不 大于30nm和最大占用厚度t2的Al x Ga (1-x) N层21中的Al组分x大于零且不大于0.3的 Al x Ga (1-x) N层21。 0060 通过执行上述步骤制造图1示出的外延晶片20。制造外延晶片20之后,在与提供 有Al x Ga (1-x) N层21的表面相反的GaN衬底10的表面上可进一步受。

29、到抛光等。以这种方式 制得的外延晶片20满足在制造之前设置的翘曲h,且GaN衬底10具有允许处理范围中的最 小厚度。因此,降低了制造GaN衬底10的成本,从而也能降低制造外延晶片20的成本。 0061 (第二实施方案) 说 明 书CN 102437265 A CN 102437273 A 6/12页 8 0062 图3是示出根据本发明第二实施方案的外延晶片30的示意剖视图。如图3所示, 根据该实施方案的外延晶片30包括GaN衬底31、缓冲层32、有源层33、电子阻挡层34和接 触层35。 0063 图4是示出作为根据本发明第二实施方案的半导体器件的LED 40示意剖视图。用 于根据本发明第二实。

30、施方案的半导体器件的LED 40包括图3示出的外延晶片30及电极41 和42。 0064 在外延晶片30和LED 40中,GaN衬底31具有厚度t31。缓冲层32形成在GaN衬 底31的c面上。缓冲层32由例如n型GaN制成,且具有厚度t32。有源层33形成在缓冲 层32上。有源层33具有厚度t33。有源层33由例如由InGaN和GaN组成的多量子阱结构 构成。作为选择,有源层33可以由单一半导体材料组成。电子阻挡层34形成在有源层33 上。电子阻挡层34例如由p型Al x Ga (1-x) N制成,且具有厚度t34。接触层35形成在电子阻 挡层34上。接触层35由例如p型GaN制成,且具有厚。

31、度t35。 0065 在LED 40中,电极41形成在与提供有缓冲层32的表面相反的GaN衬底31的表 面上。电极41由例如钛和铝制成。电极42形成在接触层35上。电极42由例如镍和金制 成。 0066 现在参考图3到5描述根据该实施方案的制造GaN衬底31、外延晶片30和LED 40 的方法。图5是示出根据该实施方案的制造半导体器件的方法的流程图。 0067 首先,通过上面表达式1确定GaN衬底31的最小厚度(步骤S 1)。为了确定最小 厚度,设置表达式1中的厚度t32和Al x Ga (1-x) N层的Al组分x和外延晶片30的翘曲h。 0068 根据该实施方案,GaN衬底31用于图3示出。

32、的外延晶片30,因此表达式1中的 Al x Ga (1-x) N层的厚度t2对应于电子阻挡层34的厚度t34。如果有源层33包括Al x Ga (1-x) N 层,则包括在有源层33中的Al x Ga (1-x) N层非常薄,因此包括在有源层33中的Al x Ga (1-x) N层 的厚度和电子阻挡层34的厚度t34之和基本等于电子阻挡层34的厚度t34。 0069 此外,表达式1中的Al x Ga (1-x) N层的Al组分x对应于电子阻挡层34的Al组分x。 同样当有源层33包括Al x Ga (1-x) N层时,电子阻挡层34最大占用Al x Ga (1-x) N层的总厚度t2, 因此表。

33、达式1中的Al x Ga (1-x) N层的Al组分x对应于电子阻挡层34的Al组分x。 0070 然后,设置制造外延晶片30需要的翘曲h。外延晶片30具有LED结构,因此设置 翘曲h不大于例如100m。 0071 此外,得到GaN衬底31的半径r。该半径r可通过例如测量如上所述的锭使用的 底层衬底的半径得到。 0072 取代表达式1中的厚度t2和Al x Ga (1-x) N层的Al组分x和翘曲h和外延晶片30的 半径r的设定值,从而得到GaN衬底31的最小厚度。 0073 然后,由GaN锭切割厚度为至少最小厚度且小于400m的GaN衬底31(步骤S2)。 如果从表达式1得到的具有最小厚度t。

34、1的GaN衬底31难于处理,则GaN衬底31的厚度改 变为不大于400m的允许容易处理的厚度。如果将GaN衬底31用于具有LED结构的外延 晶片30,则GaN衬底31的厚度优选设置为至少最小厚度且小于250m。因此以所确定的 厚度由锭切割GaN衬底31。 0074 然后,在GaN衬底31的c面上形成缓冲层32。然后,在缓冲层32上形成有源层 33。然后,在有源层33上形成电子阻挡层34。然后,在电子阻挡层34上形成接触层35。这 说 明 书CN 102437265 A CN 102437273 A 7/12页 9 些外延层可通过例如HVPE或MOCVD不受限制地形成。 0075 通过执行上述步。

35、骤可制造图3中示出的外延晶片30。为了制造LED 40,进一步执 行下面步骤: 0076 在与提供有缓冲层32的表面相反的GaN衬底31的表面上形成电极41。此外,在 接触层35上形成电极42。不具体限制形成电极41和42的方法。例如通过光刻在外延晶 片30的表面和后表面上形成掩模,例如通过气相沉积形成制备电极41和42的金属层,并 且例如通过剥离形成电极41和42。 0077 图4示出的LED 40通过执行上述步骤来进行。 0078 第二实施方案的剩余结构与上述第一实施方案的剩余结构相似,因此不重复多余 的描述。 0079 实施例 0080 现在描述本发明的实施例。在该实施例中,为了找出确定。

36、外延晶片20使用的GaN 衬底10的最小厚度的表达式1,研究了GaN衬底10的厚度t1和外延晶片20的翘曲h之间 的关系,外延晶片20具有至少三层,即GaN衬底10、形成在GaN衬底10的c面上的Al x Ga (1-x) N层21和形成在Al x Ga (1-x) N层21上的GaN层,如图1所示。 0081 图6是示出由GaN衬底10和形成在GaN衬底10上的Al x Ga (1-x) N层21组成的外 延晶片100的示意剖视图。在如图6所示的具有由GaN衬底10和形成在GaN衬底10的c 面上的Al x Ga (1-x) N层21组成的两层结构的外延晶片100中,GaN和Al x Ga 。

37、(1-x) N的晶格常数 彼此不同,因此,已知两层结构的外延晶片100会变形(strain)。更具体地,Al x Ga (1-x) N的 晶格常数小于GaN的晶格常数,因此当将压缩应力施加到GaN衬底10的侧面时,拉伸应力 会施加到Al x Ga (1-x) N层21的侧面。从而,如图6所示,外延晶片100具有向下凸起的翘曲。 现在参考图6描述GaN衬底10的厚度和具有两层结构的外延晶片100的翘曲之间的关系。 假设以允许无晶格弛豫的厚度在GaN衬底10上结合生长Al x Ga (1-x) N层21。 0082 假定P表示施加到GaN衬底10和Al x Ga (1-x) N层21上的应力,b表。

38、示GaN衬底10 和Al x Ga (1-x) N层21的深度,t1表示GaN衬底10的厚度,M1表示GaN衬底10的弯矩,E1表 示GaN衬底10的杨氏模量,r表示GaN衬底10的半径,I1(bt1 3 /12)表示GaN衬底10 的区域的第二力矩,t2表示Al x Ga (1-x) N层21的厚度,E2表示l x Ga (1-x) N层21的杨氏模量, I2(bt2 3 /12)表示Al x Ga (1-x) N层21的弯矩,M表示外延晶片100的弯矩并且h表示外 延晶片100的翘曲,这些值之间的关系表示如下: 0083 MM1+M2P(t1+t2)/2 (表达式2) 0084 M1t1I。

39、1/E1bt1 3 /(12) (表达式3) 0085 M2t2I2/E2bt2 3 /(12) (表达式4) 0086 下面的表达式5由上述表达式2至4产生: 0087 b(E1t1 3 +E2t2 3 )/(12)P(t1+t2)/2 (表达式5) 0088 下面的表达式6由表达式5产生: 0089 Pb(E1t1 3 +E2t2 3 )/6(t1+t2) (表达式6) 0090 假定表示晶格失配度并且k表示比例系数,则GaN衬底10和Al x Ga (1-x) N层21 的晶格失配形变分别表示为k和-k。由轴向力产生的GaN衬底10和Al x Ga (1-x) N 层21的形变分别表示为。

40、P/(E2bt2)和-P/(E1bt1)。此外,由弯曲产生的GaN衬底 说 明 书CN 102437265 A CN 102437273 A 8/12页 10 10和Al x Ga (1-x) N层21的形变分别表示为t2/(2)和-t1/(2)。假定a1和a2分别 表示GaN和AlN的晶格常数,则晶格失配度(-)表示为x(a2/a1-1)。 0091 界面上GaN衬底10和Al x Ga (1-x) N层21的形变必须相互匹配,因此,下面的表达式 7由上述关系和上述表达式6得到: 0092 k+P/(E2bt2)+t2/(2)-k-P/(E1bt1)-t1/(2) (表 达式7) 0093 。

41、下面的表达式8由表达式7得到: 0094 - ( E 1 t 1 3 + E 2 t 2 3 ) 1 / ( E 1 t 1 ) + 1 / ( E 2 t 2 ) / 12k(t1+t2)-(t1+t2)/(4k) (表达式8) 0095 假定表示在外延晶片100的c面上由包括某一直径的末端的沿各个侧表面的 延长线得到的虚线相互交叉的角的1/2,表示虚线的长度并且h表示外延晶片100的翘 曲,如图6所示,下面的关系有效: 0096 h-cos (表达式9) 0097 rsin (表达式10) 0098 当将表达式9和10代入sin 2 +cos 2 1时,则下面的表达式11有效: 0099 。

42、(r/) 2 +(1-h/) 2 1 (表达式11) 0100 因此,在表达式8和11中示出了GaN衬底10的厚度t1和具有两层结构的外延晶 片100的翘曲h之间的关系。 0101 然后,发明人研究了具有至少三层的外延晶片20使用的GaN衬底10的厚度之间 的关系,外延晶片20包括具有c面的GaN衬底10、形成在GaN衬底10的c面上的Al组分 x大于零且不大于0.3以及厚度大于零且不大于30nm的Al x Ga (1-x) N层21和形成在Al x Ga (1-x) N层上的GaN层22,如下图1和7所示:图7是示出具有三层的外延晶片20的翘曲状态的 示意剖视图。换句话说,图7示出了图1示出。

43、的外延晶片20的翘曲状态。 0102 第一,与具有至少三层的外延晶片20中的GaN衬底10相比,形成在Al x Ga (1-x) N层 21上的层(图1和7中的GaN层22)具有非常小的厚度,因此本发明人考虑修改应用于具 有两层结构的外延晶片100的表达式8并将修改后的表达式应用于具有至少三层的外延晶 片20。 0103 第二,在具有至少三层的外延晶片20中的Al x Ga (1-x) N层21上形成GaN层22,因此 分别由于GaN衬底10和GaN层22,Al x Ga (1-x) N层会形变。另一方面,在具有两层结构的外 延晶片100中,仅一个表面发生形变。因此,该发明人考虑到应用于具有两。

44、层结构的外延晶 片100的表达式8中的Al x Ga (1-x) N层21的杨氏模量E2不能应用于具有至少三层的外延晶 片20。因此,该发明人考虑到用另一常数E取代表达式8中的杨氏模量E2。 0104 第三,表达式8中的比例系数k与GaN衬底10和Al x Ga (1-x) N层21之间界面上的 GaN和Al x Ga (1-x) N的晶格常数之间的差成比例。因此,该发明人考虑到如果在具有至少三层 的外延晶片20中的Al x Ga (1-x) N层上形成GaN层22,则仅考虑GaN和Al x Ga (1-x) N的晶格常数 之间的差设置的比例系数k不能应用于具有至少三层的外延晶片20。因此,本。

45、发明人考虑 到用另一常数K取代表达式8中的比例系数k。 0105 如上文所述,分别用常数E和K取代上面表达式8中的杨氏模量E2和比例系数k, 以假定为下面的表达式12: 说 明 书CN 102437265 A CN 102437273 A 9/12页 11 0106 - ( E 1 t 1 3 + E t 2 3 ) 1 / ( E 1 t 1 ) + 1 / ( E t 2 ) / 12K(t1+t2)-(t1+t2)/(4K) (表达式12) 0107 在该实施例中,将Al x Ga (1-x) N层21的Al组分x和厚度分别设置为大于零且不大 于0.3以及大于零且不大于30nm。在具有两。

46、层结构的外延晶片100中,E2和k是依赖于 Al x Ga (1-x) N层21的Al组分x的常数。如果Al组分x大于零且不大于1并且厚度不限于外 延晶片20的Al x Ga (1-x) N层21,则会增加常数E和K的波动范围。为了将常数E和K的波动 范围看作为彼此基本相同,将该实施例中的外延晶片20的Al x Ga (1-x) N层21的Al组分x和 厚度分别设置为大于零且不大于0.3以及大于零且不大于30nm。 0108 然后,为了确定表达式12中的常数E和K的值,本发明人制造了构成图4示出的 LED 40的外延晶片30的七个样品1至7,并测量了每个样品中GaN衬底10的厚度和外延 晶片3。

47、0的翘曲之间的关系。 0109 更具体地,为具有图3示出的LED结构的外延晶片30的样品1制备了厚度t31为 350m和半径r为25mm的GaN衬底31。其后,通过MOCVD在GaN衬底31上形成厚度t32 为2.0m的n型GaN的缓冲层32。然后,通过MOCVD在缓冲层32上形成具有厚度t33为 0.05m的InGaN/GaN的3QW(量子阱)结构的有源层33。然后,通过MOCVD在有源层33 上形成厚度t34为0.02m的Al 0.18 Ga 0.82 N的电子阻挡层34。然后,通过MOCVD在电子阻挡 层34上形成厚度t35为0.2m的p型GaN的接触层35。从而,制造了外延晶片30的样。

48、品 1。 0110 除了将GaN衬底31的厚度t31设置为250m外,外延晶片30的样品2的结构基 本类似于样品1。 0111 除了将GaN衬底31的厚度t31设置为200m外,外延晶片30的样品3的结构基 本类似于样品1。 0112 除了将Al x Ga (1-x) N层的Al组分x和厚度分别设置为0.3和0.03m外,外延晶片 30的样品4的结构基本类似于样品1。 0113 除了将Al x Ga (1-x) N层的Al组分x和厚度分别设置为0.30和0.03m并且将GaN 衬底31的厚度t31设置为250m外,外延晶片30的样品5的结构基本类似于样品1。 0114 除了将Al x Ga (1-x) N层的Al组分x和厚度分别设置为0.30和0.03m并且将GaN 衬底31的厚度t31设置为200m外,外延晶片30的样品6的结构基本类似于样品1。 。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 基本电气元件


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1