一种半导体大功率器件及其制造方法.pdf

摘要
申请专利号：	CN201110259354.4	申请日：	2011.09.05
公开号：	CN102446956A	公开日：	2012.05.09
当前法律状态：	终止	有效性：	无权
法律详情：	未缴年费专利权终止IPC(主分类):H01L 29/06申请日:20110905授权公告日:20160217终止日期:20160905\|\|\|授权\|\|\|实质审查的生效IPC(主分类):H01L 29/06申请日:20110905\|\|\|公开
IPC分类号：	H01L29/06; H01L29/40; H01L29/78; H01L21/336	主分类号：	H01L29/06
申请人：	万小敏
发明人：	万小敏
地址：	523000 广东省东莞市长安镇厦边银沙路三街九号鸿川五金(原雄润厂内)
优先权：
专利代理机构：	广州市南锋专利事务所有限公司 44228	代理人：	罗晓聪
PDF下载：	PDF下载

内容摘要

本发明涉及半导体器件及其制作方法技术领域，特指一种具有Super-Junction结构的半导大功率体器件及其简单且有效的实现方法。该结构包括完成正向工作的中心区和协助完成反向工作的终端区；所有区域均有P/N柱依次排列；以N型器件为例：所有区域内的P型区域宽度和深度均相同，所有区域的P型区域间距也完全相同；通过在表面增加连接到P柱的多晶硅或/和金属作为场板，在承受高电压时使得表面电场低于临界电场，并最终使得包括中心区和外围区的所有P/N柱区域均被有效耗尽，并在中心区首先发生击穿。本发明设计简单，只需要适当调整场板间距和数量既可以满足不同击穿电压规格的器件；制造简单，所有P/N柱均为标准P/N柱单元构成，同时适用于深槽工艺和多次离子注入工艺；结构可靠，能够有效地实现反向耐压，有效地提高产品成品率。

权利要求书

1：一种半导体大功率器件，其特征在于：该器件采用金属氧化层半导体场效晶体管结构，其包括：衬底和外延层、位于外延层中的 P/N 柱和 P/N 柱顶部的元胞结构及终端场板结构，其中，有源区外围引入环状的 P/N 柱，数个等宽等间距的 P/N 柱由内向外依次排列；由金属和 / 或多晶硅构成的场板也随 PN 柱一起由内向外间隔排列，并通过接触孔与相应的 P 或者 N 柱连接。2：一种半导体大功率器件的制造方法，其特征在于：该制造方法包括以下步骤：第一步，在第一类导电类型的衬底上生长与衬底导电类型相同的外延层；第二步，采用离子刻蚀方式在外延层中开槽，槽体深度不超过外延层的厚度；第三步，在槽内生成第二类导电类型的硅外延层；第四步，表面平坦化得到具有相间的 P/N 柱的半成品；第五步，在上述半成品上按照金属氧化层半导体场效晶体管结构进行加工，得到器件成品；上述外延层中开有多个等宽等间距的槽，并且槽依次排列。3：根据权利要求 2 所述的一种半导体大功率器件的制造方法，其特征在于：所述的大功率器件包括 N 型半导体器件和 P 型半导体器件，其中制作 N 型半导体器件所采用的第一类导电类型材料为：掺 N 型杂质硅或者掺 N 型杂质的其他半导体材料，所述的第二类导电类型材料为：掺 P 型杂质硅或者掺 P 型杂质其他半导体材料；制作 P 型半导体器件所采用的第一类导电类型材料、第二类型材料与上述 N 型半导体器材相反。4：一种半导体大功率器件的制造方法，其特征在于：该制造方法包括以下步骤：第一步，在第一类导电类型的衬底上多次外延与衬底导电类型相同的外延层；并在每一次外延层生长之后，在特定的区域内注入杂质离子形成第二类导电材料；第二步，进行退火与推结，令注入的离子扩散并连成一片，形成相间的 P/N 柱半成品；第三步，在上述半成品上按照金属氧化层半导体场效晶体管结构进行加工，得到器件成品；上述注入杂质离子的区域相互之间为等宽、等间距，并依次排列。5：根据权利要求 4 所述的一种半导体大功率器件的制造方法，其特征在于：所述的大功率器件包括 N 型半导体器件和 P 型半导体器件，其中制作 N 型半导体器件所采用的第一类导电类型材料为：掺 N 型杂质硅或者掺 N 型杂质其他半导体材料，所述的第二类导电类型材料为：掺 P 型杂质硅或者掺 P 型杂质其他半导体材料；制作 P 型半导体器件所采用的第一类导电类型材料、第二类型材料与上述 N 型半导体器材相反。

说明书

一种半导体大功率器件及其制造方法
    技术领域本发明设计半导体器件及其制作方法技术领域，特指一种具有 Super-Junction 结构的半导大功率体器件及其简单且有效的实现方法。
     背景技术金属 - 氧化层 - 半导体 - 场效晶体管，简称金氧半场效晶体管 (Metal-Oxide-Semiconductor Field-Effect Transistor， MOSFET) 是一种可以广泛使用在模拟电路与数字电路的场效晶体管 (field-effect transistor)。MOSFET 依照其 “通道” 的极性不同，可分为 N 型与 P 型的 MOSFET，通常又称为 NMOSFET 与 PMOSFET。常见的 N 型 MOSFET 采用一块 P 型硅半导体材料作为衬底，在其上扩散形成 N 型区域，在顶面覆盖绝缘层，最后在 N 型区域上设置孔，作为电极。为了改善某些参数的特性，如提高工作电流、提高工作电压、降低导通电阻、提高开关特性等有不同的结构及工艺，构成所谓 VMOS、 DMOS、 TMOS 等结构。
     对于普通 VDMOSEFT( 垂直双扩散金属氧化物场效应管 )，当击穿电压要求越来越高时，导通电阻也越来越高，这就是通常所讲的对于普通 VDMOSEFT 而言的 “硅限” 。打破 “硅限” 的结构即为 Super-Junction 结构，它通常将普通 VDMOSEFT 的漂移区替换或者部分替换成 P/N 柱对依次排列的 3D 结构， PN 结在该结构内部按一定的规律排布。
     对于高压功率器件而言，其可以被分为导通状态下导电的区域 ( 即有源区 ) 和关断并承受高压状态下作为有源区到芯片边沿过渡的区域 ( 即终端区 )。终端区至关重要，不仅关系器件能否达到额定的击穿电压，更关系到器件开关过程和非正常工作情况的可靠性问题。
     对于一个 Super-Junction 结构的器件，外延层浓度是相同击穿电压等级的 VDMOSEFT 的大约 10 ～ 20 倍，这根据工艺条件确定。通过经典的泊松方程知道： PN 结某一侧耗尽层的宽度是跟该侧杂质浓度的平方根成反比的，所以当浓度增加到 10 倍时耗尽层宽度会压缩到增加之前的大约 1/3. 在临界电场基本不变的情况下，必须有效地增加耗尽层宽度以满足额定的击穿电压值。在 Super-Junction 的有源区内，通过相邻的纵向 PN 结的耗尽层相互结合在一起而建立一个足够宽并且完全的耗尽层。如果没有终端结构，在 Super-Junction 器件最外围的 PN 结的外侧在没有其他纵向的 PN 结来与之结合完成一个有效的完全耗尽层；一旦不能有效的形成耗尽层，那么电场必然在此集中，要实现额定击穿电压将不可能。本发明通过在终端表面增加场板，承受高电压时在表面引入额外电荷，将其表面电场分散到整个终端，抑制局部的电场集中，从而实现要求的击穿电压。
     关于 Super-Junction 器件的终端结构比较流行的有两种：一种是采用改变 P/N 柱宽度和 / 或间距的方式来满足终端的电荷平衡，这种方式设计非常的困难，因为其中一个宽度或者间距的改变会影响终端整体的电荷平衡状态；而且在深槽关于中实现也比较困难，因为改变了槽的深度比；另一种是采用深而宽的槽隔离，槽内一般填充绝缘介质材料，这在工艺上是个巨大的挑战。
     发明内容本发明所要解决的技术问题就在于提供一种易于设计、不会额外增加工艺难度、成本更有优势的一种半导体大功率器件及其制造方法，通过本发明制作的大功率器件不增加额外的工艺步骤和保证足够高的良品率，通过本发明可以解决 Super-Junction 器件的终端问题。
     为了解决上述技术问题，本发明采用了如下的技术方案，本发明通过在有源区外围引入环状的 PN 柱，紧邻中心的有源区，数个等宽等间距的 P/N 柱由内向外依次紧密排列， P/N 柱的宽度和间距完全和有源区 P/N 柱一样；由一定宽度的金属和 / 或多晶构成的场板也由内向外按一定的间距依次排列，并通过接触孔与相应的 P 或者 N 柱相连接。通过适当增加或减少终端 P/N 柱的数量，同时相应的增加或减少相应的场板数量，即可以在对场板长度及间距稍作调整的情况下满足不同额定击穿电压的器件。该理论完全基于电荷平衡原理，所以不仅适用于 Super-Junction 器件，即使是 Semi Super-Junction 器件，该结构也完全适用。
     进一步而言，上述技术方案中，大功率器件的结构中有源区表面结构为包括平面栅和槽型栅的 DMOSFET 结构，在整个器件范围内所有的 P/N 柱均具有相同的宽度、间距和深度。
     本发明制作方法所采用的第一种技术方案为：其制作步骤包括：第一步，在第一类导电类型的衬底上生长与衬底导电类型相同的外延层；第二步，采用离子刻蚀方式在外延层中开槽，槽体深度不超过外延层的厚度；第三步，在槽内生长第二类导电类型的硅外延层；第四步，表面平坦化得到具有相间的 P/N 柱的半成品；第五步，在上述半成品上按照金属氧化层半导体场效晶体管结构进行加工，得到器件成品；上述外延层中开设有数个等宽等间距的槽，并且槽依次排列。
     本发明制作方法所采用的第二种技术方案为：其制作步骤包括：第一步，在第一类导电类型的衬底上多次生长与衬底导电类型相同的外延层；并在每一次外延层生长之后，在特定的区域内注入杂质离子形成第二类导电材料；第二步，进行退火与推结，令注入的离子扩散并连成一片，形成相间的 P/N 柱半成品；第三步，在上述半成品上按照金属氧化层半导体场效晶体管结构进行加工，得到器件成品；上述多次注入杂质离子的区域相互之间为等宽、等间距，并依次排列。
     进一步而言，上述两种制作方法的技术方案中，所述的大功率器件包括 N 型半导体器件和 P 型半导体器件，其中制作 N 型半导体器件所采用的第一类导电类型材料为：掺N 型杂质硅或者掺 N 型杂质的其他半导体材料，所述的第二类导电类型材料为：掺 P 型杂质硅或者掺 P 型杂质的其他半导体材料；制作 P 型半导体器件所采用的第一类导电类型材料、第二类型材料与上述 N 型半导体器材相反。
     本发明是一种在不改变槽深、槽宽和槽间距前提下加入场板的结构，较之传统的终端结构，它在设计成本和制造成本两方面都更具有优势。在关断的状态，当器件承受大的电压，场板在电场的作用下积累电荷，抑制了电场的集中，完成了电荷平衡的工作，从而在终端中有效地形成耗尽层，实现要求的击穿电压；在开启状态， PN 结耗尽层很薄，电流经过第一类导电区域和沟道从一电极到达另一电极。
     附图说明
     图 1 是第一种普通 Super-Junction 半导体器件结构示意图；图 2 是第二种普通 Super-Junction 半导体器件结构示意图；图 3 是本发明的结构示意图；图 4a-4b 是本发明的版图示意图；图 5 是本发明的仿真结果图。附图标记说明： 1 衬底 2 外延层 3P 柱区域 4Body 区 5 源极区 6 栅极 7 终端区第二类导电材料 8 栅极 BUS 9 场板 10 绝缘材料 I 表示第一类导电类型半导体材料； II 表示第二类导电类型半导体材料。具体实施方式
     本发明大功率器件可以是 N 型半导体器件或者 P 型半导体器件，其中制作 N 型半导体器件所采用的第一类导电类型材料为：掺 N 型杂质硅或者掺 N 型杂质的其他半导体材料，所述的第二类导电类型材料为：掺 P 型杂质硅或者掺 P 型杂质的其他半导体材料；制作 P 型半导体器件所采用的第一类导电类型材料、第二类型材料与上述 N 型半导体器材相反。以下说明中，假定 I 为 N 型单晶硅材料， II 为 P 型单晶硅材料。
     见图 1、 2 所示，这是目前普通的 Super-Junction 半导体器件结构示意图，其包括：衬底 1 和外延层 2、位于外延层 2 中的 P/N 柱、源极区 5 和 P-Body 区 4，以及 6 栅极、栅板 BUS 8 和 10 绝缘材料。其中， I 为 N 型单晶硅材料， II 为 P 型单晶硅材料。
     见图 3，本发明的器件采用 MOSFET( 金属氧化层半导体场效晶体管 ) 结构，其包括：衬底 1 和外延层 2、位于外延层 2 中的 P/N 柱、源极区 5 和 P-Body 区 4，其中，在终端区引入环状的 P/N 柱，紧邻中心的有源区，数个等宽等间距的 P/N 柱由内向外依次排列；由金属和 / 或多晶硅构成的场板由内向外间隔排列，并通过接触孔与相应的 P 柱连接。
     其中有源区包括： P 柱区域 3、 P-Body 区域 4、源极区 5 和栅极 6 ；终端区包括： P柱区域 7、栅极 BUS 8 和场板 9。栅极 BUS 8 也采用金属和 / 或多晶构成。
     具体实施方式以 Super-Junction 结构为主体分为两种。这里以 N 型硅器件为例。该方法包括以下步骤：
     第一步，在 N+ 衬底上生长与衬底导电类型相同的外延层；
     第二步，采用离子刻蚀方式在外延层中开槽，槽体深度不超过外延层的厚度；
     第三步，在槽内生长 P 型硅外延层；
     第四步，表面平坦化得到具有相间的 P/N 柱的半成品；
     第五步，在上述半成品上按照金属氧化层半导体场效晶体管结构进行加工，得到器件成品；
     上述外延层上开设有数个等宽等间距的槽，并且槽依次排列。
     本方法采用的是深槽工艺，简而言之该方法是首先在低阻的 N+ 衬底 1 上外延 N 型硅，然后刻蚀深槽并在槽内生长 P 型硅，表面平坦化之后完成表面的普通 DMOSFET 结构，终端的场板属于普通 DMOSFET 结构的一部分。
     本发明还可采用另一种方法，具体包括如下步骤：
     第一步，在 N+ 衬底上多次生长与衬底导电类型相同的外延层；并在每一次外延层生长之后，在特定区域内注入杂质离子形成第二类导电材料；
     第二步，进行退火与推结，令注入的离子扩散并连成一片，形成相间的 P/N 柱半成品；
     第三步，在上述半成品上按照金属氧化层半导体场效晶体管结构进行加工，得到器件成品；
     上述衬底上多次延层并且注入杂质离子的区域相互之间为等宽、等间距，并依次排列。
     上述方法是多次外延多次注入工艺，简而言之，是将整个 Super-Junction 结构层分为几次外延完成，在每一次外延之后在需要的区域注入 P 型杂质，所有外延与注入完成之后通过退火和推结，使得各次注入的 P 型杂质连为一体形成 P 柱，最后同样是完成普通 DMOSFET 结构。本发明制作采用场板终端结构的 Super-Junction 器件可以基于硅基以及达到于硅基相同性能或者更优越性能的任何材料。
     在制作本发明过程中，电荷平衡在 Super-Junction 结构中至关重要，掺杂浓度会直接影响到器件所能承受的最大电压和导通电阻，所以对掺杂浓度把握需要十分谨慎，必须在工艺可控的范围之内。
     (1) 本发明通过器件终端区域增加一定数量一定长度的场板，承受电压时在终端表面引入额外的电荷以使得整个器件能够达到理想的电荷平衡，能够建立起完整的耗尽层，达到额定的击穿电压值。本发明除了在设计上思路简单明晰；整个器件对 Super-Junction 结构层没有任何苛刻的要求：传统的 Super-Junction 器件的终端必须调整 P/N 柱宽度或者 P/N 柱间距，这对于主流的深槽工艺要求异常苛刻；完全一致的槽宽和完全一致的间距保证了对工艺的要求最低，提高了对工艺的容忍度，从而能保证高的稳定性、良品率和可靠性。
     (2) 本发明适用于不同的制作工艺：在深槽工艺中有明显的优势；同时本发明也适用于与多次外延多次离子注入的工艺，而且设计会变得更加简单，更容易处理器件四个角的电荷平衡问题。
     (3) 本发明适用于不同击穿电压的器件，在面积最省的前提下只需要适当增加或者减少终端 P/N 柱环和场板数量。
     (4) 本发明结构中 P/N 柱的数量、具体宽度和间距根据实际的工艺能力和设计需求而定， P/N 柱的掺杂浓度由 P/N 柱的宽度、间距和工艺精确度共同决定，目前一般在 1 ～ 3 4e15/cm 量级。 Super-Junction 的发展方向是 P/N 柱的宽度和间距更小，掺杂浓度更高，从而在不影响击穿电压的前提下电阻更小。当工艺能力提高时，例如当深槽工艺中槽的深宽比可以做得更大，或者离子注入剂量的精度更高，对于一定击穿电压的器件 P/N 柱的宽度和间距就可以更小，掺杂浓度就可以更高。而对于本发明结构的终端只需要做简单的改变：第一是按比例缩小场板的宽度和间距；第二是增加终端 P/N 柱和场板的数量以满足终端整
     体宽度保持不变，保持电场分布基本不变。
     本终端结构同样适用于 Semi Super-Junction 器件和采用了 Super-Junction 结构的 IGBT 器件。
     见图 4a、 4b 所示，这是本发明结构的版图示意图：其中图 4a ：适用于条形元胞的版图结构，图 4a 中颜色较深的为 P 型掺杂区域，浅色区域表示多晶或者 / 和金属场板。图 4b 是图 4a 的一种变形，其适用于方形 / 圆形 / 六角形元胞的版图结构。
     见图 5 所示，这是本发明结构仿真效果图。

资源描述

《一种半导体大功率器件及其制造方法.pdf》由会员分享，可在线阅读，更多相关《一种半导体大功率器件及其制造方法.pdf（10页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102446956 A (43)申请公布日 2012.05.09 C N 1 0 2 4 4 6 9 5 6 A *CN102446956A* (21)申请号 201110259354.4 (22)申请日 2011.09.05 H01L 29/06(2006.01) H01L 29/40(2006.01) H01L 29/78(2006.01) H01L 21/336(2006.01) (71)申请人万小敏地址 523000 广东省东莞市长安镇厦边银沙路三街九号鸿川五金(原雄润厂内) (72)发明人万小敏 (74)专利代理机构广州市南锋专利事务所有限公司 442。

2、28 代理人罗晓聪 (54) 发明名称一种半导体大功率器件及其制造方法 (57) 摘要本发明涉及半导体器件及其制作方法技术领域，特指一种具有Super-Junction结构的半导大功率体器件及其简单且有效的实现方法。该结构包括完成正向工作的中心区和协助完成反向工作的终端区；所有区域均有P/N柱依次排列；以N型器件为例：所有区域内的P型区域宽度和深度均相同，所有区域的P型区域间距也完全相同；通过在表面增加连接到P柱的多晶硅或/和金属作为场板，在承受高电压时使得表面电场低于临界电场，并最终使得包括中心区和外围区的所有P/ N柱区域均被有效耗尽，并在中心区首先发生击穿。本发明。

3、设计简单，只需要适当调整场板间距和数量既可以满足不同击穿电压规格的器件；制造简单，所有P/N柱均为标准P/N柱单元构成，同时适用于深槽工艺和多次离子注入工艺；结构可靠，能够有效地实现反向耐压，有效地提高产品成品率。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请权利要求书 1 页说明书 5 页附图 3 页 CN 102446978 A 1/1页 2 1.一种半导体大功率器件，其特征在于：该器件采用金属氧化层半导体场效晶体管结构，其包括：衬底和外延层、位于外延层中的P/N柱和P/N柱顶部的元胞结构及终端场板结构，其中，有源区外围引入环状的P。

4、/N柱，数个等宽等间距的P/N柱由内向外依次排列；由金属和/或多晶硅构成的场板也随PN柱一起由内向外间隔排列，并通过接触孔与相应的P或者N柱连接。 2.一种半导体大功率器件的制造方法，其特征在于：该制造方法包括以下步骤：第一步，在第一类导电类型的衬底上生长与衬底导电类型相同的外延层；第二步，采用离子刻蚀方式在外延层中开槽，槽体深度不超过外延层的厚度；第三步，在槽内生成第二类导电类型的硅外延层；第四步，表面平坦化得到具有相间的P/N柱的半成品；第五步，在上述半成品上按照金属氧化层半导体场效晶体管结构进行加工，得到器件成品；上述外延层中开有多个等宽等间距的槽，并且槽依次排列。 3。

5、.根据权利要求2所述的一种半导体大功率器件的制造方法，其特征在于：所述的大功率器件包括N型半导体器件和P型半导体器件，其中制作N型半导体器件所采用的第一类导电类型材料为：掺N型杂质硅或者掺N型杂质的其他半导体材料，所述的第二类导电类型材料为：掺P型杂质硅或者掺P型杂质其他半导体材料；制作P型半导体器件所采用的第一类导电类型材料、第二类型材料与上述N型半导体器材相反。 4.一种半导体大功率器件的制造方法，其特征在于：该制造方法包括以下步骤：第一步，在第一类导电类型的衬底上多次外延与衬底导电类型相同的外延层；并在每一次外延层生长之后，在特定的区域内注入杂质离子形成第二类导电材料；第二。

6、步，进行退火与推结，令注入的离子扩散并连成一片，形成相间的P/N柱半成品；第三步，在上述半成品上按照金属氧化层半导体场效晶体管结构进行加工，得到器件成品；上述注入杂质离子的区域相互之间为等宽、等间距，并依次排列。 5.根据权利要求4所述的一种半导体大功率器件的制造方法，其特征在于：所述的大功率器件包括N型半导体器件和P型半导体器件，其中制作N型半导体器件所采用的第一类导电类型材料为：掺N型杂质硅或者掺N型杂质其他半导体材料，所述的第二类导电类型材料为：掺P型杂质硅或者掺P型杂质其他半导体材料；制作P型半导体器件所采用的第一类导电类型材料、第二类型材料与上述N型半导体器材相反。权。

7、利要求书CN 102446956 A CN 102446978 A 1/5页 3 一种半导体大功率器件及其制造方法技术领域 0001 本发明设计半导体器件及其制作方法技术领域，特指一种具有Super-Junction 结构的半导大功率体器件及其简单且有效的实现方法。背景技术 0002 金属-氧化层-半导体-场效晶体管，简称金氧半场效晶体管 (Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管(field-effect transistor)。MOSFET依照其“通道”。

8、的极性不同，可分为N型与P型的MOSFET，通常又称为NMOSFET与PMOSFET。常见的N型 MOSFET采用一块P型硅半导体材料作为衬底，在其上扩散形成N型区域，在顶面覆盖绝缘层，最后在N型区域上设置孔，作为电极。为了改善某些参数的特性，如提高工作电流、提高工作电压、降低导通电阻、提高开关特性等有不同的结构及工艺，构成所谓VMOS、DMOS、TMOS 等结构。 0003 对于普通VDMOSEFT(垂直双扩散金属氧化物场效应管)，当击穿电压要求越来越高时，导通电阻也越来越高，这就是通常所讲的对于普通VDMOSEFT而言的“硅限”。打破“硅限”的结构即为Super-Junction。

9、结构，它通常将普通VDMOSEFT的漂移区替换或者部分替换成P/N柱对依次排列的3D结构，PN结在该结构内部按一定的规律排布。 0004 对于高压功率器件而言，其可以被分为导通状态下导电的区域(即有源区)和关断并承受高压状态下作为有源区到芯片边沿过渡的区域(即终端区)。终端区至关重要，不仅关系器件能否达到额定的击穿电压，更关系到器件开关过程和非正常工作情况的可靠性问题。 0005 对于一个Super-Junction结构的器件，外延层浓度是相同击穿电压等级的 VDMOSEFT的大约1020倍，这根据工艺条件确定。通过经典的泊松方程知道：PN结某一侧耗尽层的宽度是跟该侧杂质浓度的平方根。

10、成反比的，所以当浓度增加到10倍时耗尽层宽度会压缩到增加之前的大约1/3.在临界电场基本不变的情况下，必须有效地增加耗尽层宽度以满足额定的击穿电压值。在Super-Junction的有源区内，通过相邻的纵向PN 结的耗尽层相互结合在一起而建立一个足够宽并且完全的耗尽层。如果没有终端结构，在 Super-Junction器件最外围的PN结的外侧在没有其他纵向的PN结来与之结合完成一个有效的完全耗尽层；一旦不能有效的形成耗尽层，那么电场必然在此集中，要实现额定击穿电压将不可能。本发明通过在终端表面增加场板，承受高电压时在表面引入额外电荷，将其表面电场分散到整个终端，抑制局部的电场集中，从。

11、而实现要求的击穿电压。 0006 关于Super-Junction器件的终端结构比较流行的有两种：一种是采用改变P/N 柱宽度和/或间距的方式来满足终端的电荷平衡，这种方式设计非常的困难，因为其中一个宽度或者间距的改变会影响终端整体的电荷平衡状态；而且在深槽关于中实现也比较困难，因为改变了槽的深度比；另一种是采用深而宽的槽隔离，槽内一般填充绝缘介质材料，这在工艺上是个巨大的挑战。说明书CN 102446956 A CN 102446978 A 2/5页 4 发明内容 0007 本发明所要解决的技术问题就在于提供一种易于设计、不会额外增加工艺难度、成本更有优势的一种半导体大功率器件。

12、及其制造方法，通过本发明制作的大功率器件不增加额外的工艺步骤和保证足够高的良品率，通过本发明可以解决Super-Junction器件的终端问题。 0008 为了解决上述技术问题，本发明采用了如下的技术方案，本发明通过在有源区外围引入环状的PN柱，紧邻中心的有源区，数个等宽等间距的P/N柱由内向外依次紧密排列， P/N柱的宽度和间距完全和有源区P/N柱一样；由一定宽度的金属和/或多晶构成的场板也由内向外按一定的间距依次排列，并通过接触孔与相应的P或者N柱相连接。通过适当增加或减少终端P/N柱的数量，同时相应的增加或减少相应的场板数量，即可以在对场板长度及间距稍作调整的情况下满足不同额。

13、定击穿电压的器件。该理论完全基于电荷平衡原理，所以不仅适用于Super-Junction器件，即使是Semi Super-Junction器件，该结构也完全适用。 0009 进一步而言，上述技术方案中，大功率器件的结构中有源区表面结构为包括平面栅和槽型栅的DMOSFET结构，在整个器件范围内所有的P/N柱均具有相同的宽度、间距和深度。 0010 本发明制作方法所采用的第一种技术方案为：其制作步骤包括：第一步，在第一类导电类型的衬底上生长与衬底导电类型相同的外延层；第二步，采用离子刻蚀方式在外延层中开槽，槽体深度不超过外延层的厚度；第三步，在槽内生长第二类导电类型的硅外延层；第四步。

14、，表面平坦化得到具有相间的P/N柱的半成品；第五步，在上述半成品上按照金属氧化层半导体场效晶体管结构进行加工，得到器件成品；上述外延层中开设有数个等宽等间距的槽，并且槽依次排列。 0011 本发明制作方法所采用的第二种技术方案为：其制作步骤包括：第一步，在第一类导电类型的衬底上多次生长与衬底导电类型相同的外延层；并在每一次外延层生长之后，在特定的区域内注入杂质离子形成第二类导电材料；第二步，进行退火与推结，令注入的离子扩散并连成一片，形成相间的P/N柱半成品；第三步，在上述半成品上按照金属氧化层半导体场效晶体管结构进行加工，得到器件成品；上述多次注入杂质离子的区域相互之间为等宽、。

15、等间距，并依次排列。 0012 进一步而言，上述两种制作方法的技术方案中，所述的大功率器件包括N型半导体器件和P型半导体器件，其中制作N型半导体器件所采用的第一类导电类型材料为：掺N 型杂质硅或者掺N型杂质的其他半导体材料，所述的第二类导电类型材料为：掺P型杂质硅或者掺P型杂质的其他半导体材料；制作P型半导体器件所采用的第一类导电类型材料、第二类型材料与上述N型半导体器材相反。 0013 本发明是一种在不改变槽深、槽宽和槽间距前提下加入场板的结构，较之传统的终端结构，它在设计成本和制造成本两方面都更具有优势。在关断的状态，当器件承受大的电压，场板在电场的作用下积累电荷，抑制了电场的集。

16、中，完成了电荷平衡的工作，从而在终端中有效地形成耗尽层，实现要求的击穿电压；在开启状态，PN结耗尽层很薄，电流经过第一类导电区域和沟道从一电极到达另一电极。说明书CN 102446956 A CN 102446978 A 3/5页 5 附图说明 0014 图1是第一种普通Super-Junction半导体器件结构示意图； 0015 图2是第二种普通Super-Junction半导体器件结构示意图； 0016 图3是本发明的结构示意图； 0017 图4a-4b是本发明的版图示意图； 0018 图5是本发明的仿真结果图。 0019 附图标记说明： 0020 1衬底 2外延层 3P柱区域。

17、4Body区 0021 5源极区 6栅极 7终端区第二类导电材料 8栅极BUS 0022 9场板 10绝缘材料 0023 I表示第一类导电类型半导体材料； 0024 II表示第二类导电类型半导体材料。具体实施方式 0025 本发明大功率器件可以是N型半导体器件或者P型半导体器件，其中制作N型半导体器件所采用的第一类导电类型材料为：掺N型杂质硅或者掺N型杂质的其他半导体材料，所述的第二类导电类型材料为：掺P型杂质硅或者掺P型杂质的其他半导体材料；制作 P型半导体器件所采用的第一类导电类型材料、第二类型材料与上述N型半导体器材相反。以下说明中，假定I为N型单晶硅材料，II为P型单晶硅材料。。

18、 0026 见图1、2所示，这是目前普通的Super-Junction半导体器件结构示意图，其包括：衬底1和外延层2、位于外延层2中的P/N柱、源极区5和P-Body区4，以及6栅极、栅板 BUS 8和10绝缘材料。其中，I为N型单晶硅材料，II为P型单晶硅材料。 0027 见图3，本发明的器件采用MOSFET(金属氧化层半导体场效晶体管)结构，其包括：衬底1和外延层2、位于外延层2中的P/N柱、源极区5和P-Body区4，其中，在终端区引入环状的P/N柱，紧邻中心的有源区，数个等宽等间距的P/N柱由内向外依次排列；由金属和 /或多晶硅构成的场板由内向外间隔排列，并通过接触孔与相应的P柱。

19、连接。 0028 其中有源区包括：P柱区域3、P-Body区域4、源极区5和栅极6；终端区包括：P柱区域7、栅极BUS 8和场板9。栅极BUS 8也采用金属和/或多晶构成。 0029 具体实施方式以Super-Junction结构为主体分为两种。这里以N型硅器件为例。该方法包括以下步骤： 0030 第一步，在N+衬底上生长与衬底导电类型相同的外延层； 0031 第二步，采用离子刻蚀方式在外延层中开槽，槽体深度不超过外延层的厚度； 0032 第三步，在槽内生长P型硅外延层； 0033 第四步，表面平坦化得到具有相间的P/N柱的半成品； 0034 第五步，在上述半成品上按照金属氧化层半导体场效。

20、晶体管结构进行加工，得到器件成品； 0035 上述外延层上开设有数个等宽等间距的槽，并且槽依次排列。 0036 本方法采用的是深槽工艺，简而言之该方法是首先在低阻的N+衬底1上外延N型说明书CN 102446956 A CN 102446978 A 4/5页 6 硅，然后刻蚀深槽并在槽内生长P型硅，表面平坦化之后完成表面的普通DMOSFET结构，终端的场板属于普通DMOSFET结构的一部分。 0037 本发明还可采用另一种方法，具体包括如下步骤： 0038 第一步，在N+衬底上多次生长与衬底导电类型相同的外延层；并在每一次外延层生长之后，在特定区域内注入杂质离子形成第二类导电材料；。

21、 0039 第二步，进行退火与推结，令注入的离子扩散并连成一片，形成相间的P/N柱半成品； 0040 第三步，在上述半成品上按照金属氧化层半导体场效晶体管结构进行加工，得到器件成品； 0041 上述衬底上多次延层并且注入杂质离子的区域相互之间为等宽、等间距，并依次排列。 0042 上述方法是多次外延多次注入工艺，简而言之，是将整个Super-Junction结构层分为几次外延完成，在每一次外延之后在需要的区域注入P型杂质，所有外延与注入完成之后通过退火和推结，使得各次注入的P型杂质连为一体形成P柱，最后同样是完成普通 DMOSFET结构。 0043 本发明制作采用场板终端结构的Sup。

22、er-Junction器件可以基于硅基以及达到于硅基相同性能或者更优越性能的任何材料。 0044 在制作本发明过程中，电荷平衡在Super-Junction结构中至关重要，掺杂浓度会直接影响到器件所能承受的最大电压和导通电阻，所以对掺杂浓度把握需要十分谨慎，必须在工艺可控的范围之内。 0045 (1)本发明通过器件终端区域增加一定数量一定长度的场板，承受电压时在终端表面引入额外的电荷以使得整个器件能够达到理想的电荷平衡，能够建立起完整的耗尽层，达到额定的击穿电压值。本发明除了在设计上思路简单明晰；整个器件对 Super-Junction结构层没有任何苛刻的要求：传统的Super-Ju。

23、nction器件的终端必须调整P/N柱宽度或者P/N柱间距，这对于主流的深槽工艺要求异常苛刻；完全一致的槽宽和完全一致的间距保证了对工艺的要求最低，提高了对工艺的容忍度，从而能保证高的稳定性、良品率和可靠性。 0046 (2)本发明适用于不同的制作工艺：在深槽工艺中有明显的优势；同时本发明也适用于与多次外延多次离子注入的工艺，而且设计会变得更加简单，更容易处理器件四个角的电荷平衡问题。 0047 (3)本发明适用于不同击穿电压的器件，在面积最省的前提下只需要适当增加或者减少终端P/N柱环和场板数量。 0048 (4)本发明结构中P/N柱的数量、具体宽度和间距根据实际的工艺能力和设计。

24、需求而定，P/N柱的掺杂浓度由P/N柱的宽度、间距和工艺精确度共同决定，目前一般在1 4e15/cm 3 量级。Super-Junction的发展方向是P/N柱的宽度和间距更小，掺杂浓度更高，从而在不影响击穿电压的前提下电阻更小。当工艺能力提高时，例如当深槽工艺中槽的深宽比可以做得更大，或者离子注入剂量的精度更高，对于一定击穿电压的器件P/N柱的宽度和间距就可以更小，掺杂浓度就可以更高。而对于本发明结构的终端只需要做简单的改变：第一是按比例缩小场板的宽度和间距；第二是增加终端P/N柱和场板的数量以满足终端整说明书CN 102446956 A CN 102446978 A 5/5。

25、页 7 体宽度保持不变，保持电场分布基本不变。 0049 本终端结构同样适用于Semi Super-Junction器件和采用了Super-Junction结构的IGBT器件。 0050 见图4a、4b所示，这是本发明结构的版图示意图：其中图4a：适用于条形元胞的版图结构，图4a中颜色较深的为P型掺杂区域，浅色区域表示多晶或者/和金属场板。图4b 是图4a的一种变形，其适用于方形/圆形/六角形元胞的版图结构。 0051 见图5所示，这是本发明结构仿真效果图。说明书CN 102446956 A CN 102446978 A 1/3页 8 图1 图2 说明书附图CN 102446956 A CN 102446978 A 2/3页 9 图3 图4a 说明书附图CN 102446956 A CN 102446978 A 3/3页 10 图4b 图5 说明书附图CN 102446956 A 。

展开阅读全文