一种测量电荷的装置及方法 【技术领域】
本发明涉及半导体制造工艺技术领域， 特别涉及一种测量电荷的装置及方法。背景技术 半导体集成电路是在半导体晶圆上实施一系列的工艺步骤完成的， 即将集成电路 的设计图形制作在掩模版上， 一个集成电路包含若干个层次的设计图形， 通过光刻、 刻蚀、 薄膜和扩散等工序将掩模版上的图形逐个层次的复制至半导体晶圆上， 即可完成集成电路 的加工。在掩模版上制作的图形， 不仅仅包含集成电路的设计图形， 还包括一些测量装置 的图形， 这些测量装置的图形一般都设计在划片槽中， 与集成电路设计图形隔离开， 互不影 响。 测量装置的制作， 是伴随集成电路晶圆加工流程一起完成的， 当晶圆加工流程全部完成 之后， 测量装置也随之完成 ； 使用电参数测量设备对已经完成加工的测量装置进行测量， 测 量所得到的电参数结果可反映出半导体晶圆加工流程中的各具体工序的工艺好坏， 从而达 到对晶圆加工流程进行检测的目的。
为检测集成电路制造的全部工艺流程， 一般设计几十甚至上百个测量装置在划片 槽中， 这些测量装置包括各种结构和尺寸的晶体管 ( 比如各种类型的 MOS 管 ( 金属氧化物 半导体场效应晶体管 ))、 电阻和电容等。在利用上述测量装置完成对半导体晶圆的测量之 后， 如果所有指标合格， 则将半导体晶圆沿着划片槽进行切割， 再对被切割开的单元逐一封 装， 就成为常见的集成电路芯片。 参见图 1， 是晶圆上划片槽的位置示意图， 其中网格线的位 置就是划片槽的位置。
在半导体集成电路制造技术中， 介质层薄膜技术是半导体集成电路制造的一个重 要工序， 衡量介质层薄膜工艺技术好坏的参数很多， 比如介电常数、 应力、 致密度、 耐压能力 以及附带电荷数量等。 由于电荷存在异性相互吸引、 同性相互排斥的物理特性， 介质层中的 电荷对半导体的载流子 (“载流子” 是半导体器件产生电特性的最基本单元， 包括电子和空 穴 ) 产生吸引或排斥作用， 因此介质层中的电荷对半导体器件的电特性有不利的影响， 介 质层中的电荷是不希望存在的。然而， 现有技术中还没有一种能够直接检测晶圆上介质层 中电荷情况的测量装置， 因此现有技术无法准确判断介质层中是否存在电荷， 也无法判断 电荷的极性和数量。
发明内容
本发明实施例提供一种测量电荷的装置及测量方法， 对此装置进行测量， 能够直 接检测出晶圆上被测区域的介质层中电荷情况， 其中电荷情况包括 ： 有无电荷、 电荷的极性 ( 正电荷或负电荷 ) 和电荷的量 ( 多或少 )。
一种测量电荷的装置， 包括 ：
至少一个 PMOS 管， 其有效工作区由 N 阱、 P+ 源极、 P+ 漏极、 介质层和栅极组成， 其 中， 互不导通的 P+ 源极和 P+ 漏极位于 N 阱上， 栅极通过介质层与 P+ 源极和 P+ 漏极隔开 ；
至少一个 NMOS 管， 其有效工作区由 P 阱、 N+ 源极、 N+ 漏极、 介质层和栅极组成， 其中， 互不导通的 N+ 源极和 N+ 漏极位于 P 阱上， 栅极通过介质层与 N+ 源极和 N+ 漏极隔开。
所述 PMOS 管的栅极和 NMOS 管的栅极由金属层构成。
所述装置还包括 ：
P+ 源极引线， 与 P+ 源极欧姆接触 ；
N+ 源极引线， 与 N+ 源极欧姆接触 ；
P+ 漏极引线， 与 P+ 漏极欧姆接触 ；
N+ 漏极引线， 与 N+ 漏极欧姆接触。
通过光刻和离子注入的工艺步骤制作 PMOS 管的 P+ 源极和 P+ 漏极 ； 以及通过光刻 和离子注入的工艺步骤制作 NMOS 管的 N+ 源极和 N+ 漏极。
一种利用上述装置进行测量的方法， 包括 ：
分别测量 PMOS 管的第一阈值电压和 NMOS 管的第二阈值电压 ；
将第一阈值电压与第一基准阈值电压比较， 以及将第二阈值电压与第二基准阈值 电压比较， 根据比较结果确定被测区的介质层中的电荷情况。
所述将第一阈值电压与第一基准阈值电压比较， 以及将第二阈值电压与第二基准 阈值电压比较， 包括 ：
比较第一阈值电压的绝对值与第一基准阈值电压的绝对值的大小关系， 以及比较 第二阈值电压的绝对值与第二基准阈值电压的绝对值的大小关系。
在第一阈值电压的绝对值相比第一基准阈值电压的绝对值的变化方向， 与第二阈 值电压的绝对值相比第二基准阈值电压的绝对值的变化方向相反时， 介质层中存在电荷。
在第一阈值电压的绝对值比第一基准阈值电压的绝对值大， 第二阈值电压的绝对 值比第二基准阈值电压的绝对值小时， 介质层中存在正电荷。 在第一阈值电压的绝对值比第一基准阈值电压的绝对值小， 第二阈值电压的绝对 值比第二基准阈值电压的绝对值大时， 介质层中存在负电荷。
所述第一阈值电压的绝对值相比第一基准阈值电压的绝对值， 变化的数值越大， 说明存在的电荷越多 ； 和/或
所述第二阈值电压的绝对值相比第二基准阈值电压的绝对值， 变化的数值越大， 说明存在的电荷越多。
由于本发明实施例提供一种测量电荷的装置， 并通过分别测量该装置中 PMOS 管 的阈值电压和 NMOS 管的阈值电压， 将测得的 PMOS 管和 NMOS 管的阈值电压与对应的基准阈 值电压比较， 根据比较结果确定介质层中的电荷情况。 因此， 本发明实施例能够直接确定介 质层中的电荷情况。进一步地， 由于本发明实施例中的测量装置与背景技术中提及的半导 体制造工艺技术需要的其它测量装置一同制作在半导体晶圆上的划片槽中， 因此不会增加 制造成本。
附图说明
图 1 为背景技术中晶圆上划片槽的位置示意图 ； 图 2A 为本发明实施例第一种测量电荷的装置示意图 ； 图 2B 为本发明实施例第二种测量电荷的装置示意图 ； 图 3 为本发明实施例测量电荷的方法示意图。具体实施方式
本发明实施例提供一种测量电荷的装置， 与背景技术中提及的半导体制造工艺技 术需要的其它测量装置一同制作在半导体晶圆上的划片槽中， 不会增加制造成本。
下面结合说明书附图对本发明方案进一步详细介绍。
参见图 2A， 本发明实施例提供一种测量电荷的装置， 包括 ：
至少一个 PMOS 管， 其有效工作区由 N 阱、 P+ 源极、 P+ 漏极、 介质层和栅极组成， 其 中， 互不导通的 P+ 源极和 P+ 漏极位于 N 阱上， 栅极通过介质层与 P+ 源极和 P+ 漏极隔开 ；
至少一个 NMOS 管， 其有效工作区由 P 阱、 N+ 源极、 N+ 漏极、 介质层和栅极组成， 其 中， 互不导通的 N+ 源极和 N+ 漏极位于 P 阱上， 栅极通过介质层与 N+ 源极和 N+ 漏极隔开。
其中， PMOS 管和 NMOS 管统称为 MOS 管， P+ 源极和 N+ 源极统称为源极， P+ 漏极和 N+ 漏极统称为漏极。
该测量电荷的装置设置在晶圆的划片槽内， PMOS 管和 NMOS 管的位置可以紧挨在 一起， 也可以隔开。
在 P 阱上制作 N+ 区 (N+ 源极和 N+ 漏极 ) 或在 N 阱上制作 P+ 区 (P+ 源极和 P+ 漏 极 ) 时， 是通过光刻、 离子注入等工艺步骤直接在 P 阱或 N 阱上制作源极和漏极区域。 一般地， PMOS 管和 NMOS 管栅极由金属层构成。
需要说明的是， 测量电荷的装置包括多个 PMOS 管与包括一个 PMOS 管的测量效果 相同， 测量电荷的装置包括多个 NMOS 管与包括一个 NMOS 管的测量效果相同， 因此， 为了简 化测量装置， 本实施例中以测量电荷的装置包括一个 PMOS 管和一个 NMOS 管进行说明。
在需要测量晶圆上某个区域的介质层的电荷情况时， 将本发明实施例的测量电荷 的装置预先设置在该区域的划片槽内。比如一个晶圆分成上、 下、 左、 右、 中五个区域， 在需 要测量介质层中的电荷情况的某一个或多个区域的划片槽中预先设置测量电荷的装置。 当 然， 整个晶圆也可以看成是一个区域， 在晶圆上的任意位置的划片槽内设置该测量电荷的 装置。通过测量该测量电荷的装置， 就能够检测出被测区域中的介质层的电荷情况。
进一步地， 如图 2B 所示， 该测量电荷的装置还包括用于与 MOS 管的源极和漏极形 成欧姆接触的金属引线。金属引线可以方便测量时连接电参数测量设备的探针。与源极接 触的引线是源极引线， 与漏极接触的引线是漏极引线。更详细地， 与 P+ 源极接触的引线是 P+ 源极引线， 与 N+ 源极接触的引线是 N+ 源极引线， 与 P+ 漏极接触的引线是 P+ 漏极引线， 与 N+ 漏极接触的引线是 N+ 漏极引线。
首先解释一下 “阈值电压” 的概念 ：
以 NMOS 管为例， 在栅极相对源极施加正电压， 栅极上的正电荷会吸引栅极下方 P 阱表面的电子 (NMOS 管中的载流子 )， 栅极的正电压越大， P 阱表面的电子就越多， 当 P 阱表 面的电子达到一定数量时， 会使得 P 阱表面由 P 型半导体反型为 N 型半导体， 使得 N+ 源极 和 N+ 漏极之间导通， 此时对应的栅极电压， 称之为 NMOS 管的阈值电压。
基于同样的原理， 在 PMOS 管栅极相对源极施加负电压， 栅极上的负电荷会吸引栅 极下方 N 阱表面的空穴 (PMOS 中的载流子 )， 栅极的负电压的绝对值越大， N 阱表面的空穴 就越多， 当 N 阱表面的空穴达到一定数量时， 会使得 N 阱表面由 N 型半导体反型为 P 型半导 体， 使得 P+ 源极和 P+ 漏极之间导通， 此时对应的栅极电压， 称之为 PMOS 管的阈值电压。
由于 MOS 管本身的电特性， PMOS 管的阈值电压是负电压， NMOS 管的阈值电压是正电压。 为了方便说明方案， 本发明实施例下文提到的阈值电压指阈值电压的绝对值， 基 准阈值电压指基准阈值电压的绝对值， 阈值电压的变化指绝对值的变化 ( 比如阈值电压的 绝对值变大或变小 )。
下面再解释一下介质层中存在的电荷对 NMOS 管的阈值电压的影响， 以及对 PMOS 管的阈值电压的影响 ：
对 NMOS 管而言， 当介质层中存在正电荷， 正电荷排斥 P 阱表面的空穴， 导致 P 阱表 面的空穴浓度减小， 最终导致 NMOS 管的阈值电压比基准阈值电压小 ； 当介质层中含有负电 荷， 负电荷吸引 P 阱表面的空穴， 导致 P 阱表面的空穴浓度增大， 最终导致 NMOS 管的阈值电 压比基准阈值电压大。
对 PMOS 管而言， 当介质层中存在正电荷， 正电荷吸引 N 阱表面的电子， 导致 N 阱表 面的电子浓度增大， 最终导致 PMOS 管的阈值电压比基准阈值电压大 ； 当介质层中含有负电 荷， 负电荷排斥 N 阱表面的电子， 导致 N 阱表面的电子浓度减小， 最终导致 PMOS 管的阈值电 压比基准阈值电压小。
参见图 3， 本发明实施例提供一种利用上述测量电荷的装置测量电荷的方法， 用于 检测晶圆上被测区域的介质层中的电荷情况， 该方法包括 ：
步骤 301、 分别测量 PMOS 管的阈值电压和 NMOS 管的阈值电压。
该步骤中， 为了说明方便， 将 PMOS 管的阈值电压称为第一阈值电压， 将 NMOS 管的 阈值电压称为第二阈值电压。
具体如何测量 PMOS 管和 NMOS 管的阈值电压是现有技术， 在此不赘述。
本步骤中， 对测量 PMOS 管的第一阈值电压和测量 NMOS 管的第二阈值电压的顺序 无要求， 可以先测 PMOS 管的第一阈值电压， 也可以先测 NMOS 管的第二阈值电压， 还可以同 时测 PMOS 管的第一阈值电压和 NMOS 管的第二阈值电压。
测量时， 如果测量电荷的装置包括源极引线和漏极引线， 可以通过引线连接电参 数测量设备的探针， 如果测量电荷的装置不包括源极引线和漏极引线， 可以将电参数测量 设备的探针直接与源极和漏极接触。当然， 其他能够实现源极或漏极与电参数测量设备的 探针接触的方式也同样适用本发明实施例。
步骤 302、 将测得的 PMOS 管和 NMOS 管的阈值电压与对应的基准阈值电压比较， 根 据比较结果确定介质层中的电荷情况。
其中， 基准阈值电压是指在制造半导体晶圆时设定的指标值。为了说明方便， 将 PMOS 管的基准阈值电压称为第一基准阈值电压， 将 NMOS 管的基准阈值电压称为第二基准 阈值电压。 在理想工艺状态下， 第一阈值电压等于第一基准阈值电压， 第二阈值电压等于第 二基准阈值电压。
将测得的 PMOS 管和 NMOS 管的阈值电压与对应的基准阈值电压比较的方法包括 ：
比较 PMOS 管的第一阈值电压与第一基准阈值电压大小关系， 比较 NMOS 管的第二 阈值电压与第二基准阈值电压大小关系。
根据比较结果确定介质层中的电荷情况包括 ：
在第一阈值电压相比第一基准阈值电压的变化方向， 与第二阈值电压相比第二基
准阈值电压的变化方向相反 ( 一个变大， 另一个变小 ) 时， 说明被测量区的介质层中存在电 荷。并且， 第一阈值电压的绝对值相比第一基准阈值电压的绝对值， 变化的数值越大， 说明 存在的电荷越多 ； 和 / 或所述第二阈值电压的绝对值相比第二基准阈值电压的绝对值， 变 化的数值越大， 说明存在的电荷越多。
具体的， 如果第一阈值电压比第一基准阈值电压大， 且第二阈值电压比第二基准 阈值电压小， 说明被测量区的介质层中存在正电荷 ； 反之， 如果第一阈值电压比第一基准阈 值电压小， 且第二阈值电压比第二基准阈值电压大， 说明被测量区的介质层中存在负电荷。
下面几种情况都说明介质层中无电荷 ：
(1) 如果第一阈值电压相比第一基准阈值电压的变化方向， 与第二阈值电压相比 第二基准阈值电压的变化方向相同 ( 都变大或都变小 )。此种情况引起阈值电压变化的原 因可能是介质层的厚度与基准厚度有偏差。
(2) 如果第一阈值电压相比第一基准阈值电压有变化， 第二阈值电压相比第二基 准阈值电压无变化。此种情况引起阈值电压变化的原因可能是 N 阱的掺杂浓度与基准浓度 有偏差。
(3) 第一阈值电压相比第一基准阈值电压无变化， 第二阈值电压相比第二基准阈 值电压有变化。此种情况引起阈值电压变化的原因可能是 P 阱的掺杂浓度与基准浓度有偏 差。 值得一提的是， 有一种特殊情况是 ： P 阱的掺杂浓度与基准浓度有偏差， 且 N 阱的 掺杂浓度与基准浓度也有偏差， 并且这两种偏差正好导致第一阈值电压相比第一基准阈值 电压的变化方向， 与第二阈值电压相比第二基准阈值电压的变化方向相反， 然而这种情况 在实际生产过程中出现的几率十分微小， 并且在这种情况下， 因为现有技术中有直接监测 P 阱和 N 阱掺杂浓度的测量装置， 所以我们可以经过计算将 P 阱和 N 阱的掺杂浓度的偏差对 阈值电压的影响刨除。 因此， 绝大多数的情况下， 我们在得到第一阈值电压相比第一基准阈 值电压的变化方向， 与第二阈值电压相比第二基准阈值电压的变化方向相反时， 直接判断 介质层中有电荷。
由于整个晶圆上介质层中电荷情况可能呈现分布不均匀的情况， 为了提高测量的 准确性， 较佳的， 将整个晶圆分成几个测量区域， 每个区域内的电荷分布情况基本可视为一 致， 在每个测量区域设置本发明实施例中的测量电荷的装置， 分别对每个区域的电荷情况 进行测量， 也就是执行步骤 301 ～步骤 302。
下面以三个具体的实例说明利用本发明实施例中测量电荷的装置测量晶圆上被 测区域的介质层中电荷情况的方法， 其中测量电荷的装置包括一个 PMOS 管和一个 NMOS 管。
实例一、 在一个 1 微米互补 MOS 型集成电路工艺的实例中， 设定的 PMOS 管的基准 阈值电压是负 30 伏， NMOS 管的基准阈值电压是正 30 伏， 在晶圆的某个区域的划片槽中制 作了本发明实施例的测量电荷的装置。通过测量本发明实施例的装置， PMOS 管的阈值电压 是负 32 伏， NMOS 管的阈值电压是正 28 伏， 因此可以判断被测区域的介质层中含有正电荷， 由于 PMOS 管的阈值电压和 NMOS 管的阈值电压与各自的基准阈值电压相比变化不大， 因此 含有的正电荷的量并不多。
实例二、 在一个 1 微米互补 MOS 型集成电路工艺的实例中， 设定的 PMOS 管的基准 阈值电压是负 30 伏， NMOS 管的基准阈值电压是正 30 伏， 在晶圆的某个区域的划片槽中制
作了本发明实施例的测量电荷的装置。通过测量本发明实施例的装置， PMOS 管的阈值电压 是负 40 伏， NMOS 管的阈值电压是正 20 伏， 因此可以判断被测区域的介质层中含有正电荷， 由于 PMOS 管的阈值电压和 NMOS 管的阈值电压与各自的基准阈值电压相比变化较大， 因此 含有的正电荷的量较多。
实例三、 在一个 1 微米互补 MOS 型集成电路工艺的实例中， 设定的 PMOS 管的基准 阈值电压是负 30 伏， NMOS 管的基准阈值电压是正 30 伏， 在晶圆的某个区域的划片槽中制 作了本发明实施例的测量电荷的装置。通过测量本发明实施例的装置， PMOS 管的阈值电压 是负 20 伏， NMOS 管的阈值电压是正 40 伏， 因此可以判断被测区域的介质层中含有负电荷， 由于 PMOS 管的阈值电压和 NMOS 管的阈值电压与各自的基准阈值电压相比变化较大， 因此 含有的负电荷的量较多。
从上述实施例可以看出 ： 通过分别测量本发明实施例提供的测量电荷的装置中 PMOS 管的阈值电压和 NMOS 管的阈值电压， 将测得的 PMOS 管和 NMOS 管的阈值电压与对应的 基准阈值电压比较， 根据比较结果可以直接确定介质层中的电荷情况。
尽管已描述了本发明的优选实施例， 但本领域内的技术人员一旦得知了基本创造 性概念， 则可对这些实施例作出另外的变更和修改。 所以， 所附权利要求意欲解释为包括优 选实施例以及落入本发明范围的所有变更和修改。 显然， 本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样， 倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内， 则本发明也意图包含这些改动和变型在内。