《一种芯片封装及封装方法.pdf》由会员分享，可在线阅读，更多相关《一种芯片封装及封装方法.pdf（9页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102779811 A (43)申请公布日 2012.11.14 C N 1 0 2 7 7 9 8 1 1 A *CN102779811A* (21)申请号 201210253444.7 (22)申请日 2012.07.20 H01L 23/552(2006.01) H01L 21/56(2006.01) (71)申请人华为技术有限公司 地址 518129 广东省深圳市龙岗区坂田华为 总部办公楼 (72)发明人虞学犬 白亚东 俞平 (74)专利代理机构北京中博世达专利商标代理 有限公司 11274 代理人申健 (54) 发明名称 一种芯片封装及封装方法 (57) 摘。
2、要 本发明的实施例提供了一种芯片封装及封装 方法，涉及通讯领域，为实现对高频电磁干扰的屏 蔽，有效提高芯片的性能而发明。所述封装，包括 封装基板和扣设在所述封装基板上的金属盖，所 述封装基板的上表面上设有硅片安置区，所述硅 片安置区的周边区域设有多个第一导电部，所述 金属盖的边缘与所述封装基板相接触并与所述多 个第一导电部电连接，其中，所述多个第一导电部 中的至少一部分第一导电部通过所述金属盖与接 地部电连接，所述接地部设置于所述封装基板上， 用于将所述封装基板接地。本发明可用于芯片封 装加工工艺中。 (51)Int.Cl. 权利要求书2页 说明书4页 附图2页 (19)中华人民共和国国家知识。
3、产权局 (12)发明专利申请 权利要求书 2 页 说明书 4 页 附图 2 页 1/2页 2 1.一种芯片封装，包括封装基板和扣设在所述封装基板上的金属盖，其特征在于， 所述封装基板的上表面上设有硅片安置区，所述硅片安置区的周边区域设有多个第一 导电部，所述金属盖的边缘与所述封装基板相接触并与所述多个第一导电部电连接，其中， 所述多个第一导电部中的至少一部分第一导电部通过所述金属盖与接地部电连接，所述接 地部设置于所述封装基板上，用于将所述封装基板接地。 2.根据权利要求1所述的封装，其特征在于，所述多个第一导电部中的一部分第一导 电部直接与所述接地部电连接，所述多个第一导电部中的另一部分第一。
4、导电部通过所述金 属盖与直接与所述接地部电连接的第一导电部电连接。 3.根据权利要求2所述的封装，其特征在于，所述封装基板上开设有过孔，所述多个第 一导电部中的一部分第一导电部通过所述过孔直接与所述接地部电连接。 4.根据权利要求3所述的封装，其特征在于， 所述安装基板在硅片安置区的周边区域的上表面上开设有多个窗口，所述第一导电部 设置在所述窗口内。 5.根据权利要求4所述的封装，其特征在于，所述第一导电部上涂覆有导电胶，所述金 属盖的边缘通过所述导电胶与所述第一导电部电连接。 6.根据权利要求4所述的封装，其特征在于，所述金属盖的边缘通过焊球与所述第一 导电部电连接。 7.根据权利要求5或6。
5、所述的封装，其特征在于，所述第一导电部在所述硅片安置区的 周边区域排成一排或多排。 8.根据权利要求7所述的封装，其特征在于，所述第一导电部之间的间距相等或者不 等。 9.根据权利要求1-6中任一项所述的封装，其特征在于，所述第一导电部包括有机导 电薄膜、半导体薄膜、金属薄膜中的至少一种。 10.根据权利要求9所述的封装，其特征在于，所述第一导电部为镀铜。 11.根据权利要求1-6中任一项所述的封装，其特征在于，所述封装基板还设有第二导 电部，所述第二导电部设置于所述封装基板的侧壁并延伸到所述封装基板的上表面与所述 第一导电部电连接。 12.根据权利要求11所述的封装，其特征在于，所述第二导电。
6、部包括有机导电薄膜、半 导体薄膜、金属薄膜中的至少一种。 13.一种封装方法，其特征在于，包括： 在封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部； 在所述封装基板的上表面上扣设金属盖以使所述多个第一导电部中的至少一部分第 一导电部通过所述金属盖与接地部电连接，所述接地部设置于所述封装基板上，用于将所 述封装基板接地。 14.根据权利要求13所述的方法，其特征在于，所述在封装基板的上表面上的硅片安 置区的周边区域设置多个第一导电部包括： 在封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部，所述多个第一 导电部中的一部分第一导电部直接与所述接地部电连接； 所述在所述封装基板。
7、的上表面上扣设金属盖以使所述多个第一导电部中的至少一部 权 利 要 求 书CN 102779811 A 2/2页 3 分第一导电部通过所述金属盖与接地部电连接包括： 在所述封装基板的上表面上扣设金属盖以使所述多个第一导电部中的另一部分第一 导电部通过所述金属盖与直接与所述接地部电连接的第一导电部电连接。 15.根据权利要求14所述的方法，其特征在于，在所述在封装基板的上表面上的硅片 安置区的周边区域设置多个第一导电部之前，所述方法还包括在所述封装基板上开设过 孔； 所述在封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部，所述多个 第一导电部中的一部分第一导电部直接与所述接地部电连接包。
8、括 在所述封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部，所述多个 第一导电部中的一部分第一导电部通过所述过孔直接与所述接地部电连接。 16.根据权利要求13所述的方法，其特征在于， 所述在封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部包括： 在所述封装基板的上表面上的硅片安置区的周边区域开设多个窗口： 在所述窗口内设置所述第一导电部。 17.根据权利要求13-16中任一项所述的方法，其特征在于，在所述在封装基板的上表 面上的硅片安置区的周边区域设置多个第一导电部的步骤之后，在所述封装基板的上表面 上扣设金属盖以使所述金属盖通过所述第一导电部与所述接地部电连接的步骤之前。
9、，所述 方法还包括： 在所述封装基板上设置第二导电部，所述第二导电部位于所述封装基板的侧壁并延伸 到所述封装基板的上表面，与所述第一导电部电连接。 权 利 要 求 书CN 102779811 A 1/4页 4 一种芯片封装及封装方法 技术领域 0001 本发明涉及通信技术领域，尤其涉及一种芯片封装及封装方法。 背景技术 0002 随着通信技术的迅猛发展，数字IC(integrated circuit，集成电路)芯片的工作 频率在不断提高。由于芯片中的交流电信号能够以电磁场的形式向空间电磁辐射，芯片工 作中向外辐射的电磁信号的频率也随之提高，辐射的电磁信号的波长相应减小。这样，芯片 中有很多导体。
10、的尺寸与电磁信号的波长都可以相比拟，此时这些导体对电信号即可呈现天 线效应，将波长与导体长度可比拟的电信号以较大的强度辐射出去，而且，当芯片封装上设 有散热器时，这种天线效应还会由于散热器的存在而加剧，从而对其他电路或信号形成电 磁干扰，使通信产品性能降低。 0003 现有技术中通常在芯片散热器的边角用引线或螺钉将散热器接地，从而实现封装 对电磁干扰屏蔽，但该方法不但过多地占用电路板的布局空间，还会通过引线或螺钉产生 的电感效应对高频信号产生较高的阻抗，因此对高频电磁干扰的屏蔽性能较差。 发明内容 0004 本发明实施例提供一种芯片封装及封装方法，能够实现对高频电磁干扰的屏蔽， 有效提高芯片的。
11、性能。 0005 为达上述目的，本发明的实施例采用如下技术方案： 0006 本发明另一方面提供了一种芯片封装，包括： 0007 所述封装基板的上表面上设有硅片安置区，所述硅片安置区的周边区域设有多个 第一导电部，所述金属盖的边缘与所述封装基板相接触并与所述多个第一导电部电连接， 其中，所述多个第一导电部中的至少一部分第一导电部通过所述金属盖与接地部电连接， 所述接地部设置于所述封装基板上，用于将所述封装基板接地。 0008 本发明另一方面提供了一种封装方法，包括： 0009 在封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部； 0010 在所述封装基板的上表面上扣设金属盖以使所述多个。
12、第一导电部中的至少一部 分第一导电部通过所述金属盖与所述接地部电连接，所述接地部设置于所述封装基板上， 用于将所述封装基板接地。 0011 采用上述技术方案后，本发明实施例提供的芯片封装和封装方法，在封装基板的 硅片安置区的周边区域设置有多个第一导电部，其中至少一部分第一导电部通过金属盖与 接地部电连接。以此，多个第一导电部就与金属一起形成一个接地的法拉第笼，对设置在其 中的硅片进行良好的高频电磁屏蔽，从而有效地提高了封装对高频电磁干扰的屏蔽效果。 附图说明 0012 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 说 明 书CN 102779811 A 2/4页 5 。
13、有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他的附图。 0013 图1为本发明的实施例提供的芯片封装的一种截面图； 0014 图2为本发明的实施例提供的芯片封装的封装基板的一种俯视图； 0015 图3为本发明的实施例提供的芯片封装的另一种截面图； 0016 图4为本发明的实施例提供的封装方法的一种流程图。 具体实施方式 0017 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不。
14、是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。 0018 图1所示为本发明提供的芯片封装的一种截面图，所述芯片封装，包括封装基板1 和扣设在封装基板1上的金属盖2，封装基板1的上表面上设有硅片安置区11，用于安置硅 片。硅片安置区11的周边区域设有多个第一导电部3，金属盖2的边缘与封装基板1相接 触并与所述多个第一导电部3电连接，其中，所述多个第一导电部3中的至少一部分第一导 电部32通过金属盖2与接地部4电连接，接地部4设置于封装基板1上，用于将封装基板 2接地。 0019 采用上述技术方案后，本发明实施。
15、例提供的芯片封装，在封装基板1的硅片安置 区11的周边区域设置有多个第一导电部3，其中至少一部分第一导电部32通过金属盖2与 接地部4电连接。以此，多个第一导电部3就与金属盖2一起形成一个接地的法拉第笼，对 设置在其中的硅片进行良好的高频电磁屏蔽，从而有效地提高了封装对高频电磁干扰的屏 蔽效果。 0020 需要说明的是，接地部4可以设置在封装基板1的任意位置上，例如，既可以设置 在封装基板1的上表面上，也可以设置在封装基板1的其它层中，如设置在所述封装基板1 的与上表面相对的底面上或设置在所述上表面与底面之间的中间层中。如图1所示，当接 地部4设置在所述封装基板其它层中时，可以在封装基板1上开。
16、设过孔(未示出)，使多个 第一导电部3中的一部分第一导电部31通过所述过孔直接与接地部4电连接。 0021 具体的，本实施例中，所述多个第一导电部3中的一部分第一导电部31可以直接 与接地部4电连接，所述多个第一导电部3中的另一部分第一导电部32可以通过金属盖2 与直接与所述接地部电连接的第一导电部31电连接，从而使第一导电部32也与导电部4 电连接。 0022 需要说明的是，由于封装基板1的上表面通常为阻焊材料，一般不易与金属等导 体相结合。为了能将第一导电部3设置在封装基板1上，本实施例中，硅片安置区11的周 边区域的上表面上开设有多个窗口，窗口可以为封装基板1上表面的阻焊材料上设置的圆 。
17、形或方形或其它任意形状的开口，第一导电部3设置在窗口内。 0023 具体的，金属盖2与第一导电部3电连接的方式可以有多种。例如，本实施例中， 第一导电部3上涂覆有导电胶，金属盖2的与封装基板1相接触的边缘通过所述导电胶与 说 明 书CN 102779811 A 3/4页 6 第一导电部3电连接。在本发明的另一个实施例中，金属盖2的边缘还可以通过焊球与第 一导电部3电连接。当然，在本发明的其它实施例中，金属盖2还可以通过其它方式与第一 导电部3电连接，本发明对此不做限制。 0024 可选的，第一导电部3可以为有机导电薄膜，也可以为半导体薄膜或金属薄膜等， 本发明对此不做限制。由于铜具有优良的导电。
18、性能和较低的成本，因此，第一导电部3优选 为镀铜。 0025 需要说明的是，在本发明的一些实施例中，第一导电部31直接与接地部4相连，第 一导电部32通过金属盖2与第一导电部31电连接，从而与接地部4电连接。但本发明中， 第一导电部3的接地方式不限于此，在本发明的其他实施例中，也可以是全部第一导电部3 均与金属盖2电连接，金属盖2通过焊接或粘附导电胶或其他方式与接地部4电连接，只要 能使第一导电部3与金属盖2形成法例第笼即可。 0026 图2为本发明的实施例提供的芯片封装的封装基板1的一种俯视图。如图2所示， 硅片安置区11的周边区域设置有一排或多排第一导电部3，而且第一导电部3之间的间距 d。
19、可以相等或者不等，第一导电部3的排数与间距d都可以根据需要屏蔽的电磁信号的频率 而定。 0027 具体的，由于同一硅片的不同引脚上的信号频率不同，同一硅片的不同位置处的 电磁干扰的频率也可能不同。考虑到只有当导体的尺寸或导体之间间隙的尺寸可以与电磁 信号的波长相比拟时才能对该电磁信号表现出较强的天线效应，控制第一导电部3之间的 间距d，也就可以控制导体之间间隙的尺寸，使该间隙d的尺寸远离该导体附近的电磁信号 的波长，避免导体对电磁信号产生天线效应，从而有效提高了封装对电磁干扰的屏蔽效果。 0028 例如，在本发明的一个实施例中，硅片的引脚A1上的信号频率为500MHz，引脚A22 上信号频率为。
20、10GHz，即引脚A1中的信号的波长将远远大于引脚A22中信号的波长，这样， 在引脚A1附近的第一导电部3之间的间距就可以大于引脚A22附近的第一导电部3之间 的间距。也就相当于在引脚A1附近的导体的长度大于引脚A22附近的导体的长度，这样， 引脚A1附近和引脚A22附近的电磁信号都能够被很好的屏蔽。 0029 进一步地，如图3所示，为了能够抑制封装基板1的侧壁处对电磁信号的边缘辐射 效应，进一步提高封装的电磁屏蔽效果，优选的，在本发明的一个实施例中还可以在封装基 板1还设有第二导电部5，第二导电部5设置于封装基板1的侧壁并延伸到封装基板1的上 表面与第一导电部3电连接，从而使第一导电部3、第。
21、二导电部5以及金属盖2形成一个更 大范围的法拉第笼，更有效地提高了所述芯片封装对高频电磁干扰的屏蔽效果。 0030 可选的，第二导电部5可以为有机导电薄膜，也可以为半导体薄膜或金属薄膜等， 本发明对此不做限制。 0031 相应的，如图4所示，本发明的实施例还提供一种封装方法，包括： 0032 S11，在封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部； 0033 S12，在所述封装基板的上表面上扣设金属盖以使所述多个第一导电部中的至少 一部分第一导电部通过所述金属盖与接地部电连接，所述接地部设置于所述封装基板上， 用于将所述封装基板接地。 0034 本发明实施例提供的芯片方法，通过在。
22、封装基板的硅片安置区的周边区域设置多 个第一导电部，并使其中至少一部分第一导电部通过扣设在所述封装基板上的金属盖与接 说 明 书CN 102779811 A 4/4页 7 地部电连接，使多个第一导电部与金属盖一起形成一个接地的法拉第笼，从而对设置在该 法拉第笼中的硅片进行良好的高频电磁屏蔽，有效地提高了封装对高频电磁干扰的屏蔽效 果。 0035 具体的，在本发明的一个实施例中，步骤S11可具体包括：在封装基板的上表面上 的硅片安置区的周边区域设置多个第一导电部，所述多个第一导电部中的一部分第一导电 部直接与所述接地部电连接。 0036 则，步骤S12可具体包括：在所述封装基板的上表面上扣设金属。
23、盖以使所述多个 第一导电部中的另一部分第一导电部通过所述金属盖与直接与所述接地部电连接的第一 导电部电连接。 0037 可选的，在步骤S11之前，所述方法还可包括：在所述封装基板上开设过孔。则S11 步骤可具体包括：在所述封装基板的上表面上的硅片安置区的周边区域设置多个第一导电 部，所述多个第一导电部中的一部分第一导电部通过所述过孔直接与所述接地部电连接。 0038 需要说明的是，由于封装基板的上表面通常为阻焊材料，一般不易与金属等导体 相结合。为了能将第一导电部设置在封装基板上，可选的，在本发明的一个实施例中，步骤 S11可以具体包括： 0039 在所述封装基板的上表面上的硅片安置区的周边区。
24、域开设多个窗口； 0040 在所述窗口内设置所述第一导电部。 0041 进一步地，在步骤S11之后，步骤S12之前，所述方法还包括： 0042 在所述封装基板上设置第二导电部，所述第二导电部位于所述封装基板的侧壁并 延伸到所述封装基板的上表面，与所述第一导电部电连接。从而使第一导电部、第二导电部 以及金属盖形成一个更大范围的法拉第笼，能够抑制封装基板的侧壁处对电磁信号的边缘 辐射效应，更有效地提高了所述芯片封装对高频电磁干扰的屏蔽效果。 0043 以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何 熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵 盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。 说 明 书CN 102779811 A 1/2页 8 图1 图2 图3 说 明 书 附 图CN 102779811 A 2/2页 9 图4 说 明 书 附 图CN 102779811 A 。