《轨到轨运算放大器.pdf》由会员分享，可在线阅读，更多相关《轨到轨运算放大器.pdf（7页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102571005 A (43)申请公布日 2012.07.11 C N 1 0 2 5 7 1 0 0 5 A *CN102571005A* (21)申请号 201010605359.3 (22)申请日 2010.12.27 H03F 3/45(2006.01) (71)申请人无锡华润上华半导体有限公司 地址 214028 江苏省无锡市国家高新技术产 业开发区汉江路5号 申请人无锡华润上华科技有限公司 (72)发明人程亮 (54) 发明名称 轨到轨运算放大器 (57) 摘要 一种轨到轨运算放大器，其包括：运放输 入级、降压级以及输出级，所述运放输入级包括 PMOS输。
2、入级以及NMOS输入级；所述运放输入级 还包括镜像输入级，所述镜像输入级与PMOS输入 级、NMOS输入级三级并联输入。在没有明显增加 电路复杂度的前提下，使轨到轨运算放大器能够 应用于1.8V甚至更低的电源电压条件下，大幅度 的降低了电路的功耗，能够满足低压低功耗的设 计要求。 (51)Int.Cl. 权利要求书1页 说明书3页 附图2页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 3 页 附图 2 页 1/1页 2 1.一种轨到轨运算放大器，其包括：运放输入级、降压级以及输出级，所述运放输入级 包括PMOS输入级以及NMOS输入级；其特征在于：所。
3、述运放输入级还包括镜像输入级，所述 镜像输入级与PMOS输入级、NMOS输入级三级并联输入。 2.如权利要求1所述的轨到轨运算放大器，其特征在于，所述降压级的电路为用于控 制PMOS输入管衬底电压的N-WELL降压电路。 3.如权利要求2所述的轨到轨运算放大器，其特征在于，所述镜像输入级为PMOS镜像 输入级，用于镜像所述PMOS输入级的电流，并将所述电流引入N-WELL降压电路。 4.如权利要求1-3任意一项所述的轨到轨运算放大器，其特征在于，所述输出级采用 CASCODE输出级。 5.如权利要求4所述的轨到轨运算放大器，其特征在于，所述PMOS输入级由一对PMOS 管M1、M2组成。 6.。
4、如权利要求5所述的轨到轨运算放大器，其特征在于，所述NMOS输入级由一对NMOS 管M4、M5组成。 7.如权利要求6所述的轨到轨运算放大器，其特征在于，所述镜像PMOS输入级包括由 MOS管M20、MOS管M21以及用于将所述电流镜像到N-WELL降压电路的MOS管M22。 8.如权利要求7所述的轨到轨运算放大器，其特征在于，所述轨到轨运算放大器的 N-WELL降压电路包括与镜像PMOS输入级的MOS管M22连接的MOS管M23以及用于抑制漏 电流的MOS管M25。 9.如权利要求8所述的轨到轨运算放大器，其特征在于，所述镜像PMOS输入级的电路 准确的反映出PMOS输入级中PMOS输入管的。
5、工作状态。 权 利 要 求 书CN 102571005 A 1/3页 3 轨到轨运算放大器 【 技术领域 】 0001 本发明涉及一种集成电路设计，尤其涉及单片运算放大器，为了获得轨到轨(rail to rail)的输入能力。 【 背景技术 】 0002 带有运算放大器的电子系统的工业趋势正朝着由电池电源提供的较低的工作电 压的方向发展。这样，放大器在应用时，除了要求具有传统运放的规定如高输入阻抗、低输 入偏置电压、低噪声、宽带宽、高速度和充分的输出驱动能力以外，还要求低压单电源工作。 虽然各种类型的输入级都由单电源电压源供电，但是放大器工作的低电压却因输入级的类 型和集成电路的制造工艺而异。。
6、 0003 轨到轨运算放大器是一种可以在共模电压范围(通常称为轨到轨的电压范围)内 正常工作的运算放大器。由于电源电压随着工艺特征尺寸的减小而迅速降低，传统结构的 运算放大器的输入/输出范围也随即减小，因而信号的信噪比也相应地变小；为了得到足 够的信噪比，运算放大器要求能够处理轨到轨的输入/输出电压范围。 0004 参照图1所示，为了使传统的轨到轨运算放大器能够应用于低压条件，常规的解 决办法是把PMOS输入级的源极和衬底相连来减小PMOS输入级的阈值电压Vth至Vth0，进 而使电源电压降低，间接扩大了电路的共模输入范围。但该结构电路依然无法应用于1.8V 电源电压条件下的设计。如图2所示，。
7、当电源电压从3.3V降低到1.8V甚至是更低时，PMOS 输入级的最大ICMR将低于NMOS输入级的最小ICMR，在VDD/2附近产生输入失效的问题，尽 管PMOS输入级的阈值电压降低至Vth0也无法解决这一问题。 0005 鉴于以上弊端，却有必要提供一种改良的轨到轨运算放大器来解决上述缺陷。 【 发明内容 】 0006 本发明的目的在于提供一种可在低电源电压下工作并可抑制漏电流的轨到轨运 算放大器。 0007 为解决上述问题，本发明提供一种轨到轨运算放大器，其包括：运放输入级、降压 级以及输出级，所述运放输入级包括PMOS输入级以及NMOS输入级；其特征在于：所述运放 输入级还包括镜像输入级。
8、，所述镜像输入级与PMOS输入级、NMOS输入级三级并联输入。 0008 可选地，所述降压级的电路为用于控制PMOS输入管衬底电压的N-WELL降压电路。 0009 可选地，所述镜像输入级为PMOS镜像输入级，用于镜像所述PMOS输入级的电流， 并将所述电流引入N-WELL降压电路。 0010 可选地，所述输出级采用CASCODE输出级。 0011 可选地，所述PMOS输入级由一对PMOS管M1、M2组成。 0012 可选地，所述NMOS输入级由一对NMOS管M4、M5组成。 0013 可选地，所述镜像PMOS输入级包括由MOS管M20、MOS管M21以及用于将所述电流 镜像到N-WELL降压。
9、电路的MOS管M22。 说 明 书CN 102571005 A 2/3页 4 0014 可选地，所述轨到轨运算放大器的N-WELL降压电路包括与镜像PMOS输入级的MOS 管M22连接的MOS管M23以及用于抑制漏电流的MOS管M25。 0015 可选地，所述镜像PMOS输入级的电路准确的反映出PMOS输入级中PMOS输入管的 工作状态。 0016 与现有技术相比，上述轨到轨运算放大器具有以下优点：在没有明显增加电路复 杂度的前提下，使轨到轨运算放大器能够应用于1.8V甚至更低的电源电压条件下，大幅度 的降低了电路的功耗，能够满足低压低功耗的设计要求。 【 附图说明 】 0017 图1是现有技。
10、术中轨到轨运算放大器的电路结构示意图； 0018 图2是现有技术中轨到轨运算放大器的ICMR示意图； 0019 图3是本发明轨到轨运算放大器的电路结构示意图； 0020 图4是图3所示轨到轨运算放大器中降压级的原理说明图。 【 具体实施方式 】 0021 轨到轨运算放大器是一种可以在共模电压范围(通常称为轨到轨的电压范围)内 正常工作的运算放大器。由于电源电压随着工艺特征尺寸的减小而迅速降低，传统结构的 运算放大器的输入/输出范围也随即减小，因而信号的信噪比也相应地变小；为了得到足 够的信噪比，运算放大器要求能够处理轨到轨的输入/输出电压范围。通常，传统的轨到轨 运算放大器基本都是采用运放输入。
11、级和CASCODE输出级构成的多级运算放大器。运放输入 级和CASCODE输出级可以处理轨到轨的电压范围，而且CASCODE输出级具有较强的负载驱 动能力和效率，因此这种轨到轨运算放大器可以用作模拟电路的输出缓冲级。 0022 运放输入级实际上就是同时采用NMOS输入级和PMOS输入级二级并联实现的输入 结构。当电源电压从3.3V降低到1.8V甚至是更低时，则运算放大输入级中的NMOS输入级 和PMOS输入级在输入电压为VDD/2附近同时截止，出现失效状态。 0023 参照图3所示，其为本发明轨到轨运算放大器的实施方式，其包括：运放输入级、 降压级以及CASCODE输出级。所述运放输入级增加了。
12、一个镜像所述PMOS输入级的镜像PMOS 输入级，实现NMOS输入级、PMOS输入级以及镜像PMOS输入级三级并联输入。所述降压级 的电路为用于控制PMOS输入管衬底电压的N-WELL降压电路，所述镜像PMOS输入级用于镜 像所述PMOS输入级的电流，并将该电流引入所述N-WELL降压电路。 0024 MOS管M1和MOS管M2组成PMOS输入级的PMOS输入管。MOS管M4和MOS管M5为 组成NMOS输入级的NMOS输入管。MOS管M20和MOS管M21为组成镜像PMOS输入级的PMOS 输入管，MOS管M22把镜像PMOS输入级中的电流镜像到降压级的N-WELL降压电路中。镜 像PMOS。
13、输入级的电路设计能准确的反映出PMOS输入级中PMOS输入管的工作状态，当PMOS 输入级中PMOS输入管的栅极共模电压升高时，PMOS输入级中PMOS输入管电流减小并最终 关断，镜像PMOS输入级的作用即把PMOS输入级的运行状态反映到降压级中。 0025 参照图4所示，其为本发明轨到轨运算放大器中降压级原理说明图。 0026 参照图3所示，本发明轨到轨运算放大器中的降压级的电路为N-WELL降压电路， 其中MOS管M25作二极管连接，使其VSD大于PMOS输入级的电路尾电流M3的电压VDST。 说 明 书CN 102571005 A 3/3页 5 从而保证当PMOS输入级中PMOS输入管的。
14、栅极共模电压变大时，使PMOS输入级的PMOS输 入管的源极和衬底电压能够实现图4的设计。 0027 由阈值电压公式可知，当VSB为正时，PMOS输入 管的阈值电压Vth的绝对值将变小，以增大PMOS输入级电路的ICMR上限，并确保低压条件 下满足V DD -V dsat_M3 -|V th，P |V gs_M4 +V dsat_M6 +V SS 。 0028 当PMOS输入级电路中PMOS输入管的栅极共模电压超过PMOS输入级电路的ICMR 的上限时，PMOS输入级电路的电流将减小并最终导致PMOS输入管关断，PMOS输入级电路 中MOS管M1和MOS管M2的源极电压将变的很大，PMOS输入。
15、级中的PN结会正偏，产生大的 衬底漏电流。在此情况下，镜像PMOS输入级的电路与PMOS输入级的电路的输入信号完全 相同，MOS管M22把镜像PMOS输入级中的电流镜像到N-WELL降压电路中。此时，N-WELL降 压电路准确的反映出PMOS输入级中PMOS输入管的工作状态。因PMOS输入级中的电流减 小并最终关断，MOS管M22中的电流也同步变化并按照一定比例镜像到MOS管M23，最后通 过MOS管M25源漏两端的电压减小来提升PMOS输入管衬底的电压，使PN结反偏来抑制漏 电流。所述镜像PMOS输入级的电路和N-WELL降压电路联合作用来提高PMOS输入管关断 后的衬底电压，进而抑制衬底漏。
16、电流。 0029 综上所述，本发明轨到轨运算放大器在没有明显增加电路复杂度的前提下，使轨 到轨运算放大器能够应用于1.8V甚至更低的电源电压条件下，大幅度的降低了电路的功 耗，能够满足低压低功耗的设计要求；同时也巧妙的对PMOS输入管的衬底漏电流进行了抑 制。 0030 虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术 人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应 当以权利要求所限定的范围为准。 说 明 书CN 102571005 A 1/2页 6 图1 图2 图3 说 明 书 附 图CN 102571005 A 2/2页 7 图4 说 明 书 附 图CN 102571005 A 。