一种声像卡和声像同步学习装置.pdf

上传人:54 文档编号:408916 上传时间:2018-02-14 格式:PDF 页数:13 大小:532.65KB
返回 下载 相关 举报
摘要
申请专利号:

CN90107746.1

申请日:

1990.09.18

公开号:

CN1050103A

公开日:

1991.03.20

当前法律状态:

终止

有效性:

无权

法律详情:

专利权的终止(未缴年费专利权终止)授权公告日:1993.8.25|||保护期延长|||授权|||审定|||公开|||

IPC分类号:

G09B5/06

主分类号:

G09B5/06

申请人:

北京市海淀区四达技术开发中心;

发明人:

田立新; 白曦东; 杜栋梁; 张征宇

地址:

100081北京市海淀区学院南路62号

优先权:

专利代理机构:

核工业专利法律事务所

代理人:

董同源

PDF下载: PDF下载
内容摘要

本发明公开了一种声像卡和一种声像同步学习装置,声像卡由声音信号缓冲放大单元、数字信号解码单元、地址译码单元、程序存储器、数据存储器和图像存储器组成。声像卡与游戏机配套使用,可与立体声放音机、电视机一起组成声像同步学习装置,将声像带中录制的声像信息再现。本发明具有结构简单、成本低、通用性强、使用方便等优点,可用于幼儿教育、外语学习、学生辅导、成人教育等各种学习目的。

权利要求书

1: 一种声像卡,其特征在于包括声音信号缓冲放大单元1、数字信号解码单元2,地址译码单元3、程序存储器ROM1、数据存储器RAM1和图像存储器RAM2,来自立体声放音机4的声音信号经声音信号缓冲放大单元1的放大处理后送入游戏机CPU的声音调制接口SD,来自立体声放音机4的图像数字信号经数字信号解码单元2整形放大处理后送入游戏机的一根数据总线D7,具有两个输入端A、B和三个输出端Y0、Y1、Y2的地址译码单元3,其输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,三个输出端Y0、Y1、Y2分别与程序存储器ROM1的片选端 CS、数据存储器RAM1的片选端 CS以及数字信号解码单元2的输出控制端相联,输出端Y0、Y1、Y2每次只有一端为低电位,以读取程序指令、读取数据或写入数据,存储有引导程序的程序存储器ROM1和用于暂存从数字信号解码单元2读入的图像数据的数据存储器RAM1一起与游戏机CPU的13根地址总线A0~A1
2: 8根数据总线D0~D7相联,程序存储器ROM1、数据存储器RAM1的输出使能 OE与游戏机CPU的片选信号 ROMS联,数据存储器RAM1的写控制信号WR与游戏机CPU的写控制信号 WR相联,用于存储要显示图像信息的图像存储器RAM2与游戏机CPU的13根地址总线D0~D12、8根数据总线D0~D7相联,图像存储器RAM2的片选信号端 CS、输出使能 OE、写控制信号端 WR分别与游戏机PPU的片选信号 PCE输出使能 POE、写控制信号 PWR相联。 2、一种声像同步学习装置,包括声像带7、立体声放音机4、游戏机5、电视机6,其特征在于游戏机5中插有声像卡8,立体声放音机将声像带7中的声音信号和图像信号传送到声像卡,经声像卡8和游戏机5处理后,传送到电视机6,可以得到声音和图像同步的节目。 3、如权利要求1的声像卡,其特征在于所说的声音信号缓冲放大单元1由输入电阻R1、音频放大器9和输出电容C1组成,声音信号经电阻R1输入音频放大器9的正输入端,然后经输出电容C1送至游戏机的音频调制端SD,音频放大器9的电源正端与电源相联,其电源负端与负输入端一起接地。 4、如权利要求1的声像卡,其特征在于所说的声音信号缓冲放大单元1由三极管BG1、射极负载电阻R8、R9和输出电容C3组成,声音信号由三极管BG1基极输入,从电阻R9输出,经电容C3耦合到游戏机音频调制端SD, 音频放大器9的正输入端,然后经输出电容C1送至游戏机的音频调制端SD,音频放大器9的电源正端与电源相联,其电源负端与负输入端一起接地。 5、如权利要求1的声像卡,其特征在于所说的声音信号缓冲放大单元1由三极管BG1、射极负载电阻R8、R9和输出电容C3组成,声音信号由三极管BG1基极输入,从电阻R9输出,经电容C3耦合到游戏机音频调制端SD,三极管BG1集电极与电源正极相联,电阻R8、R9串联在BG1射极与地之间。 6、如权利要求1或3或4的声像卡,其进一步的特征在于所说的数字信号解码单元2由两个非门10、11与总线缓冲器12串联组成,数字信号由非门10输入,由总线缓冲器12输出至游戏机的一根数据总线D7,总线缓冲器12的控制端与地址译码单元3的一个输出端Y2相联。 7、如权利要求1或3或4的声像卡,其进一步的特征在于所说的数字信号解码单元2由电压比较器21、输入电容C2、输入电阻R5、负载电阻R7、分压电阻R2、R3、R4、R6和总线缓冲器12组成,数字信号经电容C2、电阻R5耦合到电压比较器21的负输入端,电源正端经直流分压电阻R2、R3、R4、R6分别与电压比较器21的正输入端、电阻R5、电容C2的公共端相联,使电压比较器21的正、负输入端直流电位相同,负载电阻R7与电源正端相联,输出信号经总线缓冲器12送至游戏机的一根数据总线D7,总线缓冲器12的控制端与地址译码单元3的一个输出端Y2相联。 8、如权利要求1或3或4的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。 9、如权利要求5的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。 10、如权利要求6的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。 11、如权利要求1或3或4的声像卡,其特征还在于所说的地址译码单元3由四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。 12、如权利要求5的声像卡,其特征还在于所说的地址译码单元3由四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。 13、如权利要求6的声像卡,其特征还在于所说的地址译码单元3由四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。
3: 程序存储器ROM1、数据存储器RAM1和图像存储器RAM2,来自立体声放音机4的声音信号经声音信号缓冲放大单元1的放大处理后送入游戏机CPU的声音调制接口SD,来自立体声放音机4的图像数字信号经数字信号解码单元2整形放大处理后送入游戏机的一根数据总线D7,具有两个输入端A、B和三个输出端Y0、Y1、Y2的地址译码单元3,其输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,三个输出端Y0、Y1、Y2分别与程序存储器ROM1的片选端 CS、数据存储器RAM1的片选端 CS以及数字信号解码单元2的输出控制端相联,输出端Y0、Y1、Y2每次只有一端为低电位,以读取程序指令、读取数据或写入数据,存储有引导程序的程序存储器ROM1和用于暂存从数字信号解码单元2读入的图像数据的数据存储器RAM1一起与游戏机CPU的13根地址总线A0~A12、8根数据总线D0~D7相联,程序存储器ROM1、数据存储器RAM1的输出使能 OE与游戏机CPU的片选信号 ROMS联,数据存储器RAM1的写控制信号WR与游戏机CPU的写控制信号 WR相联,用于存储要显示图像信息的图像存储器RAM2与游戏机CPU的13根地址总线D0~D12、8根数据总线D0~D7相联,图像存储器RAM2的片选信号端 CS、输出使能 OE、写控制信号端 WR分别与游戏机PPU的片选信号 PCE输出使能 POE、写控制信号 PWR相联。 2、一种声像同步学习装置,包括声像带7、立体声放音机
4: 游戏机
5: 电视机6,其特征在于游戏机5中插有声像卡8,立体声放音机将声像带7中的声音信号和图像信号传送到声像卡,经声像卡8和游戏机5处理后,传送到电视机6,可以得到声音和图像同步的节目。 3、如权利要求1的声像卡,其特征在于所说的声音信号缓冲放大单元1由输入电阻R1、音频放大器9和输出电容C1组成,声音信号经电阻R1输入音频放大器9的正输入端,然后经输出电容C1送至游戏机的音频调制端SD,音频放大器9的电源正端与电源相联,其电源负端与负输入端一起接地。 4、如权利要求1的声像卡,其特征在于所说的声音信号缓冲放大单元1由三极管BG1、射极负载电阻R8、R9和输出电容C3组成,声音信号由三极管BG1基极输入,从电阻R9输出,经电容C3耦合到游戏机音频调制端SD, 音频放大器9的正输入端,然后经输出电容C1送至游戏机的音频调制端SD,音频放大器9的电源正端与电源相联,其电源负端与负输入端一起接地。 5、如权利要求1的声像卡,其特征在于所说的声音信号缓冲放大单元1由三极管BG1、射极负载电阻R8、R9和输出电容C3组成,声音信号由三极管BG1基极输入,从电阻R9输出,经电容C3耦合到游戏机音频调制端SD,三极管BG1集电极与电源正极相联,电阻R8、R9串联在BG1射极与地之间。
6: 如权利要求1或3或4的声像卡,其进一步的特征在于所说的数字信号解码单元2由两个非门10、11与总线缓冲器12串联组成,数字信号由非门10输入,由总线缓冲器12输出至游戏机的一根数据总线D7,总线缓冲器12的控制端与地址译码单元3的一个输出端Y2相联。 7、如权利要求1或3或4的声像卡,其进一步的特征在于所说的数字信号解码单元2由电压比较器21、输入电容C2、输入电阻R5、负载电阻R7、分压电阻R2、R3、R4、R6和总线缓冲器12组成,数字信号经电容C2、电阻R5耦合到电压比较器21的负输入端,电源正端经直流分压电阻R2、R3、R4、R6分别与电压比较器21的正输入端、电阻R5、电容C2的公共端相联,使电压比较器21的正、负输入端直流电位相同,负载电阻R7与电源正端相联,输出信号经总线缓冲器12送至游戏机的一根数据总线D7,总线缓冲器12的控制端与地址译码单元3的一个输出端Y2相联。 8、如权利要求1或3或4的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。 9、如权利要求5的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。 10、如权利要求6的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。 11、如权利要求1或3或4的声像卡,其特征还在于所说的地址译码单元3由四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。 12、如权利要求5的声像卡,其特征还在于所说的地址译码单元3由四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。 13、如权利要求6的声像卡,其特征还在于所说的地址译码单元3由四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。
7: 立体声放音机4、游戏机5、电视机6,其特征在于游戏机5中插有声像卡8,立体声放音机将声像带7中的声音信号和图像信号传送到声像卡,经声像卡8和游戏机5处理后,传送到电视机6,可以得到声音和图像同步的节目。 3、如权利要求1的声像卡,其特征在于所说的声音信号缓冲放大单元1由输入电阻R1、音频放大器9和输出电容C1组成,声音信号经电阻R1输入音频放大器9的正输入端,然后经输出电容C1送至游戏机的音频调制端SD,音频放大器9的电源正端与电源相联,其电源负端与负输入端一起接地。 4、如权利要求1的声像卡,其特征在于所说的声音信号缓冲放大单元1由三极管BG1、射极负载电阻R
8: R9和输出电容C3组成,声音信号由三极管BG1基极输入,从电阻R9输出,经电容C3耦合到游戏机音频调制端SD, 音频放大器9的正输入端,然后经输出电容C1送至游戏机的音频调制端SD,音频放大器9的电源正端与电源相联,其电源负端与负输入端一起接地。 5、如权利要求1的声像卡,其特征在于所说的声音信号缓冲放大单元1由三极管BG1、射极负载电阻R8、R9和输出电容C3组成,声音信号由三极管BG1基极输入,从电阻R9输出,经电容C3耦合到游戏机音频调制端SD,三极管BG1集电极与电源正极相联,电阻R8、R9串联在BG1射极与地之间。 6、如权利要求1或3或4的声像卡,其进一步的特征在于所说的数字信号解码单元2由两个非门10、11与总线缓冲器12串联组成,数字信号由非门10输入,由总线缓冲器12输出至游戏机的一根数据总线D7,总线缓冲器12的控制端与地址译码单元3的一个输出端Y2相联。 7、如权利要求1或3或4的声像卡,其进一步的特征在于所说的数字信号解码单元2由电压比较器21、输入电容C2、输入电阻R5、负载电阻R7、分压电阻R2、R3、R4、R6和总线缓冲器12组成,数字信号经电容C2、电阻R5耦合到电压比较器21的负输入端,电源正端经直流分压电阻R2、R3、R4、R6分别与电压比较器21的正输入端、电阻R5、电容C2的公共端相联,使电压比较器21的正、负输入端直流电位相同,负载电阻R7与电源正端相联,输出信号经总线缓冲器12送至游戏机的一根数据总线D7,总线缓冲器12的控制端与地址译码单元3的一个输出端Y2相联。 8、如权利要求1或3或4的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。
9: 如权利要求5的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。 10、如权利要求6的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。 11、如权利要求1或3或4的声像卡,其特征还在于所说的地址译码单元3由四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。 12、如权利要求5的声像卡,其特征还在于所说的地址译码单元3由四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。 13、如权利要求6的声像卡,其特征还在于所说的地址译码单元3由四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。
10: 11与总线缓冲器12串联组成,数字信号由非门10输入,由总线缓冲器12输出至游戏机的一根数据总线D7,总线缓冲器12的控制端与地址译码单元3的一个输出端Y2相联。 7、如权利要求1或3或4的声像卡,其进一步的特征在于所说的数字信号解码单元2由电压比较器21、输入电容C2、输入电阻R5、负载电阻R7、分压电阻R2、R3、R4、R6和总线缓冲器12组成,数字信号经电容C2、电阻R5耦合到电压比较器21的负输入端,电源正端经直流分压电阻R2、R3、R4、R6分别与电压比较器21的正输入端、电阻R5、电容C2的公共端相联,使电压比较器21的正、负输入端直流电位相同,负载电阻R7与电源正端相联,输出信号经总线缓冲器12送至游戏机的一根数据总线D7,总线缓冲器12的控制端与地址译码单元3的一个输出端Y2相联。 8、如权利要求1或3或4的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。 9、如权利要求5的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。 10、如权利要求6的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。
11: 如权利要求1或3或4的声像卡,其特征还在于所说的地址译码单元3由四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。 12、如权利要求5的声像卡,其特征还在于所说的地址译码单元3由四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。 13、如权利要求6的声像卡,其特征还在于所说的地址译码单元3由四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。
12: 8根数据总线D0~D7相联,程序存储器ROM1、数据存储器RAM1的输出使能 OE与游戏机CPU的片选信号 ROMS联,数据存储器RAM1的写控制信号WR与游戏机CPU的写控制信号 WR相联,用于存储要显示图像信息的图像存储器RAM2与游戏机CPU的13根地址总线D0~D12、8根数据总线D0~D7相联,图像存储器RAM2的片选信号端 CS、输出使能 OE、写控制信号端 WR分别与游戏机PPU的片选信号 PCE输出使能 POE、写控制信号 PWR相联。 2、一种声像同步学习装置,包括声像带7、立体声放音机4、游戏机5、电视机6,其特征在于游戏机5中插有声像卡8,立体声放音机将声像带7中的声音信号和图像信号传送到声像卡,经声像卡8和游戏机5处理后,传送到电视机6,可以得到声音和图像同步的节目。 3、如权利要求1的声像卡,其特征在于所说的声音信号缓冲放大单元1由输入电阻R1、音频放大器9和输出电容C1组成,声音信号经电阻R1输入音频放大器9的正输入端,然后经输出电容C1送至游戏机的音频调制端SD,音频放大器9的电源正端与电源相联,其电源负端与负输入端一起接地。 4、如权利要求1的声像卡,其特征在于所说的声音信号缓冲放大单元1由三极管BG1、射极负载电阻R8、R9和输出电容C3组成,声音信号由三极管BG1基极输入,从电阻R9输出,经电容C3耦合到游戏机音频调制端SD, 音频放大器9的正输入端,然后经输出电容C1送至游戏机的音频调制端SD,音频放大器9的电源正端与电源相联,其电源负端与负输入端一起接地。 5、如权利要求1的声像卡,其特征在于所说的声音信号缓冲放大单元1由三极管BG1、射极负载电阻R8、R9和输出电容C3组成,声音信号由三极管BG1基极输入,从电阻R9输出,经电容C3耦合到游戏机音频调制端SD,三极管BG1集电极与电源正极相联,电阻R8、R9串联在BG1射极与地之间。 6、如权利要求1或3或4的声像卡,其进一步的特征在于所说的数字信号解码单元2由两个非门10、11与总线缓冲器12串联组成,数字信号由非门10输入,由总线缓冲器12输出至游戏机的一根数据总线D7,总线缓冲器12的控制端与地址译码单元3的一个输出端Y2相联。 7、如权利要求1或3或4的声像卡,其进一步的特征在于所说的数字信号解码单元2由电压比较器21、输入电容C2、输入电阻R5、负载电阻R7、分压电阻R2、R3、R4、R6和总线缓冲器12组成,数字信号经电容C2、电阻R5耦合到电压比较器21的负输入端,电源正端经直流分压电阻R2、R3、R4、R6分别与电压比较器21的正输入端、电阻R5、电容C2的公共端相联,使电压比较器21的正、负输入端直流电位相同,负载电阻R7与电源正端相联,输出信号经总线缓冲器12送至游戏机的一根数据总线D7,总线缓冲器12的控制端与地址译码单元3的一个输出端Y2相联。 8、如权利要求1或3或4的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。 9、如权利要求5的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。 10、如权利要求6的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。 11、如权利要求1或3或4的声像卡,其特征还在于所说的地址译码单元3由四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。 12、如权利要求5的声像卡,其特征还在于所说的地址译码单元3由四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。 13、如权利要求6的声像卡,其特征还在于所说的地址译码单元3由四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。
13: A14相联,三个输出端Y0、Y1、Y2分别与程序存储器ROM1的片选端 CS、数据存储器RAM1的片选端 CS以及数字信号解码单元2的输出控制端相联,输出端Y0、Y1、Y2每次只有一端为低电位,以读取程序指令、读取数据或写入数据,存储有引导程序的程序存储器ROM1和用于暂存从数字信号解码单元2读入的图像数据的数据存储器RAM1一起与游戏机CPU的13根地址总线A0~A12、8根数据总线D0~D7相联,程序存储器ROM1、数据存储器RAM1的输出使能 OE与游戏机CPU的片选信号 ROMS联,数据存储器RAM1的写控制信号WR与游戏机CPU的写控制信号 WR相联,用于存储要显示图像信息的图像存储器RAM2与游戏机CPU的13根地址总线D0~D12、8根数据总线D0~D7相联,图像存储器RAM2的片选信号端 CS、输出使能 OE、写控制信号端 WR分别与游戏机PPU的片选信号 PCE输出使能 POE、写控制信号 PWR相联。 2、一种声像同步学习装置,包括声像带7、立体声放音机4、游戏机5、电视机6,其特征在于游戏机5中插有声像卡8,立体声放音机将声像带7中的声音信号和图像信号传送到声像卡,经声像卡8和游戏机5处理后,传送到电视机6,可以得到声音和图像同步的节目。 3、如权利要求1的声像卡,其特征在于所说的声音信号缓冲放大单元1由输入电阻R1、音频放大器9和输出电容C1组成,声音信号经电阻R1输入音频放大器9的正输入端,然后经输出电容C1送至游戏机的音频调制端SD,音频放大器9的电源正端与电源相联,其电源负端与负输入端一起接地。 4、如权利要求1的声像卡,其特征在于所说的声音信号缓冲放大单元1由三极管BG1、射极负载电阻R8、R9和输出电容C3组成,声音信号由三极管BG1基极输入,从电阻R9输出,经电容C3耦合到游戏机音频调制端SD, 音频放大器9的正输入端,然后经输出电容C1送至游戏机的音频调制端SD,音频放大器9的电源正端与电源相联,其电源负端与负输入端一起接地。 5、如权利要求1的声像卡,其特征在于所说的声音信号缓冲放大单元1由三极管BG1、射极负载电阻R8、R9和输出电容C3组成,声音信号由三极管BG1基极输入,从电阻R9输出,经电容C3耦合到游戏机音频调制端SD,三极管BG1集电极与电源正极相联,电阻R8、R9串联在BG1射极与地之间。 6、如权利要求1或3或4的声像卡,其进一步的特征在于所说的数字信号解码单元2由两个非门10、11与总线缓冲器12串联组成,数字信号由非门10输入,由总线缓冲器12输出至游戏机的一根数据总线D7,总线缓冲器12的控制端与地址译码单元3的一个输出端Y2相联。 7、如权利要求1或3或4的声像卡,其进一步的特征在于所说的数字信号解码单元2由电压比较器21、输入电容C2、输入电阻R5、负载电阻R7、分压电阻R2、R3、R4、R6和总线缓冲器12组成,数字信号经电容C2、电阻R5耦合到电压比较器21的负输入端,电源正端经直流分压电阻R2、R3、R4、R6分别与电压比较器21的正输入端、电阻R5、电容C2的公共端相联,使电压比较器21的正、负输入端直流电位相同,负载电阻R7与电源正端相联,输出信号经总线缓冲器12送至游戏机的一根数据总线D7,总线缓冲器12的控制端与地址译码单元3的一个输出端Y2相联。 8、如权利要求1或3或4的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。 9、如权利要求5的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。 10、如权利要求6的声像卡,其特征还在于所说的地址译码单元3由一个二-四译码器26构成,两个输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,使能端 G与地相联。 11、如权利要求1或3或4的声像卡,其特征还在于所说的地址译码单元3由四个非门13、
14: 16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。 12、如权利要求5的声像卡,其特征还在于所说的地址译码单元3由四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。 13、如权利要求6的声像卡,其特征还在于所说的地址译码单元3由四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4组成,非门13、15的输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,与非门YF1、YF2、YF3、的输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。

说明书


本发明涉及学习装置,具体涉及一种声像卡和声像同步学习装置。

    目前能够做到声像同步的放映设备有电影放映机、录像机、影声同步幻灯机等,由于这些设备价格较高,且其声像载体-电影胶片、录像带、幻灯片价格也较高,很难普及应用于一般家庭的电化教育。现有技术CN90104842.9给出了一种同时存储有图像和与其同步的声音信号的声像带,采用普通盒式录音磁带,适于推广应用,但其声像再现时要用到微机,使用受到限制。

    本发明的目的在于设计一种声像卡,与游戏机一起使用,可将立体声放音机传送来的声像带中录制的图像、声音信息处理后送至电视机再现,组成一套适于推广应用的声像学习装置。

    本发明的目的可以通过对现有家庭用卡式游戏机的游戏卡进行改进来实现。本发明给出的声像卡接口与公知游戏卡的接口完全相同,其特征在于它是由声音信号缓冲放大单元、数字信号解码单元、地址译码单元、程序存储器ROM1、数据存储器RAM1和图像存储器RAM2组成的。来自立体声放音机的声音信号经声音信号缓冲放大单元缓冲放大处理后,送入游戏机CPU的声音调制接口,来自立体声放音机的图像数字信号经数字信号解码单元整形放大处理后送入游戏机CPU的一根数据总线。地址译码单元有两个输入端和三个输出端,两个输入端分别与游戏机CPU的两根地址总线相联,三个输出端分别与程序存储器ROM1的片选端、数据存储器RAM1地片选端以及数字信号解码单元的输出控制端相联。存储有引导程序的程序存储器ROM1和用于暂存从数字信号解码单元读入图像数据的数据存储器RAM1一起与游戏机CPU的13根地址总线、8根数据总线相联,程序存储器ROM1的输出使能和数据存储器RAM1的输出使能一起与游戏机CPU的片选信号相联,数据存储器RAM1的写控制信号与游戏机CPU的写信号相联。用于存储要显示图像信息的图像存储器RAM2与游戏机PPU的13根地址总线、8根数据总线相联,其片选信号、输出使能、写控制信号分别与游戏机PPU的片选信号、输出使能、写控制信号相联。

    本发明声像卡的工作原理如下:

    来自立体声放音机的声音信号(模拟量)经声像卡的声音信号缓冲放大单元缓冲放大后输送到游戏机,游戏机把此信号同视频信号合成为电视信号,由射频接口输出,也可单独由声频接口AUDIO输出。

    来自立体声放音机的图像信号(数字量)经声像卡的数字信号解码单元放大整形成TTL逻辑电平,输送到游戏机的CPU进行串并转换。游戏机CPU的两根地址线和地址译码单元经过一定的逻辑运算后产生片选信号,每次选中数字信号解码单元、程序存储器ROM1、数据存储器RAM1三者之一,以读入数据、读取程序指令或将读入的数据暂存。当读取完一个图形数据块后,游戏机的CPU将一幅完整的图形数据传至图像存储器。游戏机把这些图像数据转换成视频信号,由视频接口VIDIO单独输出,同时将此视频信号同声音信号合成为电视信号由射频接口输出。

    本发明的声像卡和公知的家庭用卡式游戏机配合使用,可将立体声放音机传送来的声像带中录制的图像、声音信息处理后送至电视机再现,组成一套声像同步学习装置。在本学习装置中,声像带置于立体声放音机的磁带盒中,立体声放音机的输出信号中包括了声像带两个声道中分别录制的图像信号(数字量)和与其同步的声音信号(模拟量),这些信号经声像卡的立体声接口输入后分别进行相应的处理,由游戏机的VIDIO、AUDIO接口或射频接口RF送至电视机(或监视器)显示,即可得到声像并茂的各种节目。

    本发明的声像卡结构简单、成本低、通用性强、使用方便,在现有的几种家用电器基础上,配上一个声像卡即可使电化教育进入一般家庭中,实施容易,可重放声像带中的各种节目,用于幼儿教育、外语学习、学生辅导、成人教育等各种学习目的。

    本发明有如下附图:

    图1  声像同步学习装置示意图

    图2  声像卡原理框图

    图3  声像卡电原理示意图

    图4  声音信号缓冲放大单元示意图

    图5  数字信号解码单元示意图

    图6  地址译码单元示意图

    图7  引导程序框图

    以下结合附图对本发明作进一步说明。

    图1是声像同步学习装置示意图,包括声像带7、立体声放音机4、游戏机5和电视机6,声像卡插在游戏机插排27中。

    图2是声像卡原理框图,包括声音信号缓冲放大单元1、数字信号解码单元2、地址译码单元3、程序存储器ROM1、数据存储器RAM1和图像存储器RAM2。线路设计时使声像卡的接口与公知游戏卡的接口线路安排及规格尺寸完全一致,可与任一种型号的家庭游戏机配套使用,具有通用性。

    图3是声像卡电原理示意图,程序存储器ROM1可采用2764芯片,数据存储器RAM1和图像存储器RAM2可采用6264芯片,它们的存储量均为8K×8。ROM1和RAM1占用了游戏机CPU的13根地址总线A0~A12和8根数据总线D0~D7,RAM2占用了游戏机PPU的13根地址总线A0~A12和8根数据总线。27是游戏机插排。

    来自立体声放音机4的声音信号为模拟量,经声音信号缓冲放大单元1的缓冲放大后输送到游戏机5的声音调制板AUDIO输入端SD。图3和图4给出了两种声音信号缓冲放大单元1的实施方案。一种方案由输入电阻R1、音频放大器9和输出电容C1组成,声音信号经电阻R1输入音频放大器9的正输入端,然后经输出电容C1送至游戏机SD端,音频放大器9由+5V电源供电,其负输入端与电源负端一起接地。电阻R1可选用10K,电容C1可选用220μ,音频放大器9可采用LM386集成块(参见图3)。另一种方案参见图4,由三极管BG1、射极负载电阻R8、R9和输出电容C3组成,声音信号由三极管BG1基极输入,从射极负载R9输出,经电容C3耦合到游戏机SD端,BG1集电极由+5V电源供电,电阻R8、R9串联在BG1射极和地之间。三极管BG1可选用9014,R8、R9可选用2K,C3可选用100μ。

    来自立体声放音机4的图像信号是数字量,经数字信号解码单元2整形放大后,在地址译码单元3的控制下,经游戏机的一根数据总线D7送入游戏机CPU进行串并转换后,暂存于数据存储器RAM1中。图3、图5给出了数字信号译码单元2的两种实施方案。一种方案由两个非门10、11与总线缓冲器12串联组成(参见图3),数字信号由非门10输入,由总线缓冲器12输出至游戏机的一根数据总线D7,总线缓冲器12的控制端与地址译码单元3的一个输出端Y2相联。另一种方案由电压比较器21、输入电容C2、输入电阻R5、负载电阻R7,分压电阻R2、R3、R4、R6和总线缓冲器12组成。数字信号经电容C2、电阻R5、耦合到电压比较器21的负输入端,+5V电源经直流分压电阻R2、R3、R4、R6分别与电压比较器的正输入端、电阻R5电容C2的公共端相联,使电压比较器21的正、负输入端直流电位相同,这样,输入的数字信号通过电压比较器21与一直流分压比较放大,在输出端可得到经过放大整形的图像数字信号。R7为负载电阻,由+5V电源供电,信号由总线缓冲器12输出,总线缓冲器的控制端与地址译码单元3的一个输出端Y2相联,在其控制下决定是否读取数字信号。典型实施方案的参数可参照下表:

    非门10、11  74LS14

    总线缓冲器12  74LS125

    电压比较器21  LM339

    电容C2  0.05μ

    电阻R2、R3  1K

    电阻R4  100K

    电阻R5、R6、R7  10K

    地址译码单元3在引导程序(参见图7)的支配下起控制作用,决定声像卡的工作状况。由游戏机引出的两根地址线和地址译码单元3经过一定的逻辑运算后产生片选信号。四个输出端中使用了Y0、Y1、Y2三个输出端,其设计原则是译码单元3一直有输出,且只有一位输出为低电平,其真值表如下:

    B  A  Y0  Y1  Y2  Y3

    0  0  0  1  1  1

    0  1  1  0  1  1

    1  0  1  1  0  1

    1  1  1  1  1  0

    当Y2为0时,选中总线缓冲器12,可读取输入的图像数据;当Y1为0时,选中数据存储器RAM1,可向RAM1存储临时数据;当Y0为0时,选中ROM1,以读取程序命令。

    图3、图6给出了两种构成不同的地址译码单元3,它们真值表相同,逻辑功能也相同。图3的实施方案中采用了一个二-四译码器26,例如可选用74139型,其输入端A、B分别与游戏机CPU的两根地址总线A13、A14相联,输出端Y0、Y1、Y2分别与ROM1的片选端 CS、RAM1的片选端 CS、总线缓冲器12的控制端相联,总线缓冲器12的控制端就是数字信号解码单元2的输出控制端。在本方案中使能端 G接地,这样即可保证译码单元3一直有译码输出,且只有一位为低电平。

    图6的实施方案中采用了四个非门13、14、15、16和四个二输入与非门YF1、YF2、YF3、YF4,例如可以分别选用7404和74LS32集成块。非门13、15的输入端为地址译码单元3的输入端A、B,与非门YF1、YF2、YF3、YF4的输出端为译码单元3的输出端Y0、Y1、Y2、Y3,非门13、14串联,非门15、16串联,非门13的输出端与YF1的输入端17、YF3的输入端22相联,非门15的输出端与YF1的输入端18、YF2的输入端19相联,非门14的输出端与YF2的输入端20、YF4的输入端23相联,非门16的输出端与YF3的输入端21、YF4的输入端24相联。

    图7为本发明引导程序框图。开机后,系统在ROM1中存储的程序控制下运行。首先使地址总线A13、A14都为0,此时地址译码单元3输出端Y1、Y2为1,Y0为0,选中ROM1,程序将ROM1中存储的片头图像数据转储到RAM2,由游戏机显示。声音信号、图像信号可分别由AUDIO、VIDIO接口输出,也可调制成电视信号,由RF接口送至电视机显示。然后程序查询游戏机的START键是否按下,如按下,程序使A13为0,A14为1,地址译码单元3输出端Y0、Y1为1,Y2为0,选中总线缓冲器12,程序控制从总线缓冲器12读入经整形放大恢复处理的数据。如读入字节为起始符AAH,则使A13为1,A14为0,地址译码单元3输出端Y0、Y2为1,Y1为0,选中RAM1,将数据写入RAM1中。待读完一幅图时有结束符55H,程序控制将图像数据送入RAM2,供游戏机显示。至此,一幅完整的图像显示完毕。

一种声像卡和声像同步学习装置.pdf_第1页
第1页 / 共13页
一种声像卡和声像同步学习装置.pdf_第2页
第2页 / 共13页
一种声像卡和声像同步学习装置.pdf_第3页
第3页 / 共13页
点击查看更多>>
资源描述

《一种声像卡和声像同步学习装置.pdf》由会员分享,可在线阅读,更多相关《一种声像卡和声像同步学习装置.pdf(13页珍藏版)》请在专利查询网上搜索。

本发明公开了一种声像卡和一种声像同步学习装置,声像卡由声音信号缓冲放大单元、数字信号解码单元、地址译码单元、程序存储器、数据存储器和图像存储器组成。声像卡与游戏机配套使用,可与立体声放音机、电视机一起组成声像同步学习装置,将声像带中录制的声像信息再现。本发明具有结构简单、成本低、通用性强、使用方便等优点,可用于幼儿教育、外语学习、学生辅导、成人教育等各种学习目的。 。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 物理 > 教育;密码术;显示;广告;印鉴


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1