非单一衬底绝缘层厚度的高性能SOI无结晶体管.pdf

本发明涉及一种非单一衬底绝缘层厚度的高性能SOI无结晶体管，所采用的SOI晶圆绝缘层厚度在一个晶体管单位长度内不为单一值，本发明通过适当增加源区、漏区附近的SOI晶圆的绝缘层的厚度，显著降低了源区、漏区电阻，并显著提升了器件的正向导通特性。本发明通过适当减薄对应于栅电极下方的SOI晶圆的绝缘层厚度，实现了衬底电压调节作用的局部增强，降低了辅助栅极控制所需要的衬底电压偏置，实现低衬底电压控制。通过优化SOI晶圆的绝缘层较厚部分和较薄部分的相对位置及尺寸，有效减小了栅电极反偏时器件沟道与漏电极交界处附近的由于带间隧穿所导致的反向泄漏电流，因此适于推广应用。

权利要求书1.  一种非单一衬底绝缘层厚度的高性能SOI无结晶体管，包括电压可调的 衬底电极(8)；其特征在于：电压可调的衬底电极(8)上方为SOI晶圆的绝缘 层(7)；SOI晶圆的绝缘层(7)上方为单晶硅薄膜(6)；单晶硅薄膜(6)上方 为栅极绝缘层(5)；栅极绝缘层(5)上方依次为源电极(1)、栅电极(2)和 漏电极(3)；相邻的单晶硅薄膜(6)孤岛阵列之间设有绝缘介质层(4)；源电 极(1)、栅电极(2)和漏电极(3)之间通过绝缘介质层(4)隔开；源电极(1)、 漏电极(2)和绝缘介质层(4)上方被钝化层(9)覆盖；衬底(10)位于正置 的非单一衬底绝缘层厚度的高性能SOI无结晶体管中的电压可调的衬底电极(8) 的下方，或者位于倒置的非单一衬底绝缘层厚度的高性能SOI无结晶体管中的 钝化层(9)的下方。 2.  根据权利要求1所述的非单一衬底绝缘层厚度的高性能SOI无结晶体管， 其特征在于：源电极(1)和漏电极(3)设置在单晶硅薄膜(6)上方两侧，一 侧为源电极(1)，另一侧为漏电极(3)，源电极(1)和漏电极(3)之间的栅 电极(2)设置在栅极绝缘层(5)上。 3.  根据权利要求1所述的非单一衬底绝缘层厚度的高性能SOI无结晶体管， 其特征在于：在一个晶体管单位长度内，位于源电极(1)和漏电极(3)上方 或下方的SOI晶圆的绝缘层(7)的厚度大于位于栅电极(2)上方或下方的SOI 晶圆的绝缘层(7)的厚度。 4.  根据权利要求1所述的非单一衬底绝缘层厚度的高性能SOI无结晶体管， 其特征在于：通过改变电压可调的衬底电极(8)的电压大小，使电压可调的衬 底电极(8)和栅电极(2)同时对单晶硅薄膜(6)的载流子分布进行彼此独立 的分立控制。 5.  根据权利要求1所述的非单一衬底绝缘层厚度的高性能SOI无结晶体管， 其特征在于：栅极绝缘层(5)采用高介电常数的绝缘材料。 6.  根据权利要求1所述的非单一衬底绝缘层厚度的高性能SOI无结晶体管， 其特征在于：电压可调的衬底电极(8)采用普通的硅材料、Al或Cu金属材料、 氧化铟锡或ZAO材料。 7.  根据权利要求1所述的非单一衬底绝缘层厚度的高性能SOI无结晶体管， 其特征在于：栅电极(2)为平面单栅电极或非平面工艺的多栅结构栅电极。 8.  根据权利要求1所述的非单一衬底绝缘层厚度的高性能SOI无结晶体管， 其特征在于：衬底(10)采用硅材料或PET聚对苯二甲酸乙二醇酯或PI聚酰亚 胺柔性薄膜衬底材料。 9.  一种如权利要求1所述的非单一衬底绝缘层厚度的高性能SOI无结晶体 管的制造工艺，其特征在于：该工艺步骤如下： 步骤一：提供一个包括晶圆硅衬底(11)、SOI晶圆的绝缘层(7)和单晶硅 薄膜(6)的SOI晶圆，利用离子注入、光刻、刻蚀工艺在所提供的SOI晶圆的 单晶硅薄膜(6)上形成一系列长方体状的单晶硅薄膜(6)的孤岛阵列； 步骤二：在单晶硅薄膜(6)的孤岛阵列之间通过淀积、刻蚀工艺形成绝缘 介质层(4)，作为器件单元之间的隔离用； 步骤三：对单晶硅薄膜(6)的上表面进行氧化，或通过淀积、刻蚀工艺生 成栅极绝缘层(5)； 步骤四：淀积多晶硅，并通过刻蚀工艺刻蚀出平面单栅电极或非平面工艺 的多栅结构的栅电极(2)； 步骤五：在晶圆表面淀积绝缘介质层(4)，抛平后通过刻蚀工艺刻蚀掉单 晶硅薄膜(6)两端上表面的绝缘介质层(4)和栅极绝缘层(5)，用以生成源、 漏通孔，并注入金属以生成源电极(1)和漏电极(3)； 步骤六：利用LPCVD工艺在器件上方淀积钝化层(9)； 步骤七：反转晶圆，使SOI晶圆的硅衬底(11)水平向上，腐蚀掉SOI晶 圆的硅衬底(11)； 步骤八：利用光刻、刻蚀工艺形成厚度不为单一值的SOI晶圆的绝缘层(7)； 步骤九：利用LPCVD工艺在厚度不为单一值的SOI晶圆的绝缘层(7)上 方淀积电压可调的衬底电极(8)； 步骤十：如果需要器件为正置方向，则将晶圆再次反转，将器件的电压可 调的衬底电极(8)粘贴于衬底(10)之上，得到最终的正置方向的非单一衬底 绝缘层厚度的高性能SOI无结晶体管的单元及阵列；如果需要器件为倒置方向， 不将晶圆再次反转，直接将器件的钝化层(9)粘贴于衬底(10)之上，得到最 终的倒置方向的非单一衬底绝缘层厚度的高性能SOI无结晶体管的单元及阵列。

说明书非单一衬底绝缘层厚度的高性能SOI无结晶体管
技术领域：
本发明涉及超大规模集成电路制造领域，涉及一种适用于超高集成度集成 电路制造的非单一衬底绝缘层厚度的高性能SOI无结晶体管的具体结构、结构 单元及其阵列的制造方法。
背景技术
随着集成电路集成度越来越高，电路中单元器件的尺寸不断缩小。对于传 统的集成电路单元，即传统金属氧化物半导体场效应晶体管(MOSFET)，当尺 寸达到纳米级之后，一方面，短沟道效应等对器件特性的影响显著；另一方面， 在几个纳米尺度下制作PN结对工艺高要求极高。多栅无结场效应晶体管对比于 传统MOSFET，一方面多栅结构可以有效抑制短沟道效应，另一方面由于无需 生成PN结，而降低了工艺要求。然而，无结场效应晶体管在源漏电阻和沟道迁 移率之间存在着折中关系。为了降低源漏电阻要尽量增加单晶硅薄膜的掺杂浓 度，而较高的掺杂浓度会导致沟道不易被栅电极控制，且杂质散射效应增强会 导致器件沟道迁移率的下降。利用衬底电压的调节作用可以辅助栅电极对单晶 硅薄膜内的载流子分布进行控制，降低器件的反向泄漏电流并降低亚阈值摆幅。 然而，由于位于衬底电极和单晶硅薄膜之间的绝缘层为一厚度均匀的绝缘层， 衬底电压在对位于栅电极下方的单晶硅薄膜内的载流子分布进行控制的同时， 也会对源漏区附近的载流子分布造成严重影响。以N型无结晶体管为例，处于 反偏的衬底电压在辅助栅电极排空对应于栅电极下方的单晶硅薄膜内的电子使 器件形成良好阻断特性的同时，也显著增大了源漏区的电阻，这样就会严重影 响器件的正向导通特性。为解决上述问题，本发明提供一种非单一衬底绝缘层 厚度的高性能SOI无结晶体管，其SOI晶圆的绝缘层厚度在一个晶体管单位长 度内不为单一值，位于源电极和漏电极附近的绝缘层的厚度较厚，而位于栅电 极附近的绝缘层厚度较薄，厚度大小及其对应晶体管的具体位置可以根据具体 优化要求进行改变。
发明内容
发明目的
为了提升纳米级无结场效应晶体管的工作特性，使衬底电压在有效改善无 结场效应晶体管的反偏及亚阈值特性的同时，显著降低由衬底电压反偏所引起 的源漏电阻，显著提升具有衬底电压控制作用的无结场效应晶体管的正向导通 能力，本发明提供一种非单一衬底绝缘层厚度的高性能SOI无结晶体管的具体 结构及其制造方法。
技术方案
本发明是通过以下技术方案来实现的：
一种非单一衬底绝缘层厚度的高性能SOI无结晶体管，包括电压可调的衬 底电极；其特征在于：电压可调的衬底电极上方为SOI晶圆的绝缘层；SOI晶 圆的绝缘层上方为单晶硅薄膜；单晶硅薄膜上方为栅极绝缘层；栅极绝缘层上 方依次为源电极、栅电极和漏电极；相邻的单晶硅薄膜孤岛阵列之间设有绝缘 介质层；源电极、栅电极和漏电极之间通过绝缘介质层隔开；源电极、漏电极 和绝缘介质层上方被钝化层覆盖；衬底位于正置的非单一衬底绝缘层厚度的高 性能SOI无结晶体管中的电压可调的衬底电极的下方，或者位于倒置的非单一 衬底绝缘层厚度的高性能SOI无结晶体管中的钝化层的下方。
源电极和漏电极设置在单晶硅薄膜上方两侧，一侧为源电极，另一侧为漏 电极，源电极和漏电极之间的栅电极设置在栅极绝缘层上。
在一个晶体管单位长度内，位于源电极和漏电极上方或下方的SOI晶圆的 绝缘层的厚度大于位于栅电极上方或下方的SOI晶圆的绝缘层的厚度。
通过改变电压可调的衬底电极的电压大小，使电压可调的衬底电极和栅电 极同时对单晶硅薄膜的载流子分布进行彼此独立的分立控制。
栅极绝缘层采用高介电常数的绝缘材料。
电压可调的衬底电极采用普通的硅材料、Al或Cu金属材料、氧化铟锡或 ZAO材料。
栅电极为平面单栅电极或非平面工艺的多栅结构栅电极。
衬底采用硅材料或PET聚对苯二甲酸乙二醇酯或PI聚酰亚胺柔性薄膜衬底 材料。
一种如上所述的非单一衬底绝缘层厚度的高性能SOI无结晶体管的制造工 艺，其特征在于：该工艺步骤如下：
步骤一：提供一个包括晶圆硅衬底、SOI晶圆的绝缘层和单晶硅薄膜的SOI 晶圆，利用离子注入、光刻、刻蚀工艺在所提供的SOI晶圆的单晶硅薄膜上形 成一系列长方体状的单晶硅薄膜的孤岛阵列；
步骤二：在单晶硅薄膜的孤岛阵列之间通过淀积、刻蚀工艺形成绝缘介质 层，作为器件单元之间的隔离用；
步骤三：对单晶硅薄膜的上表面进行氧化，或通过淀积、刻蚀工艺生成栅 极绝缘层；
步骤四：淀积多晶硅，并通过刻蚀工艺刻蚀出平面单栅电极或非平面工艺 的多栅结构的栅电极；
步骤五：在晶圆表面淀积绝缘介质层，抛平后通过刻蚀工艺刻蚀掉单晶硅 薄膜两端上表面的绝缘介质层和栅极绝缘层，用以生成源、漏通孔，并注入金 属以生成源电极和漏电极；
步骤六：利用LPCVD工艺在器件上方淀积钝化层；
步骤七：反转晶圆，使SOI晶圆的硅衬底水平向上，腐蚀掉SOI晶圆的硅 衬底；
步骤八：利用光刻、刻蚀工艺形成厚度不为单一值的SOI晶圆的绝缘层；
步骤九：利用LPCVD工艺在厚度不为单一值的SOI晶圆的绝缘层上方淀积 电压可调的衬底电极；
步骤十：如果需要器件为正置方向，则将晶圆再次反转，将器件的电压可 调的衬底电极粘贴于衬底之上，得到最终的正置方向的非单一衬底绝缘层厚度 的高性能SOI无结晶体管的单元及阵列；如果需要器件为倒置方向，不将晶圆 再次反转，直接将器件的钝化层粘贴于衬底之上，得到最终的倒置方向的非单 一衬底绝缘层厚度的高性能SOI无结晶体管的单元及阵列。
优点及效果
本发明具有如下优点及有益效果：
1.低源区、漏区电阻：
为抑制无结器件导通时载流子在器件内部的散射而降低器件正向导通电 流，无结器件内的掺杂浓度不宜过高。若将SOI晶圆的绝缘层7的厚度在一个 晶体管单位长度内设置为单一值，则电压可调的衬底电极8在对栅电极2下方 的单晶硅薄膜6的部分进行控制的同时，会显著增加源区、漏区的电阻，而本 发明中SOI晶圆的绝缘层7的厚度在一个晶体管单位长度内不为单一值，通过 适当增加源区、漏区附近的SOI晶圆的绝缘层7的厚度，在不降低电压可调的 衬底电极8对位于栅电极2下方的单晶硅薄膜的控制能力的同时，显著降低电 压可调的衬底电极8对源区、漏区的控制作用，在显著降低了由衬底电极的控 制所导致的源区、漏区载流子耗尽所引起的电阻阻值的同时，显著提升无结场 效应晶体管的正向导通特性。
2.低衬底电压控制和低反向泄漏电流：
本发明所提供的非单一衬底绝缘层厚度的高性能SOI无结晶体管，一方面 通过适当减薄对应于栅电极2下方的SOI晶圆的绝缘层7的厚度，可以实现衬 底电压调节作用的局部增强，从而降低了辅助栅极控制所需要的衬底电压偏置， 实现低衬底电压控制。另一方面通过优化SOI晶圆的绝缘层7较厚部分和较薄 部分的相对位置及尺寸，可有效减小栅电极2反偏时器件沟道与漏电极3交界 处附近的电场峰值，减缓器件的该处的能带弯曲，从而减小器件反偏时的泄漏 电流。
3.可实现的近似等效围栅结构：
基于多栅技术的围栅结构对于短沟道效应的抑制效果最佳，但理想的围栅 结构制作工艺复杂。而当本发明的栅电极2采用非平面工艺的折叠栅结构时， 电压可调的衬底电极8与栅电极2形成了近似于围栅结构，并共同对单晶硅薄 膜6中的载流子分布进行控制，有利于有效控制短沟道效应。
4.分立多栅控制的实现：
普通多栅结构晶体管的栅电极的本质是将多个栅电极相互短接，即控制栅 只受单一栅电压所控制。本发明采用电压可调的衬底电极8辅助栅电极2对单 晶硅薄膜6进行控制，且电压可调的衬底电极8与栅电极2在结构上是相互独 立并彼此绝缘的，因此可以实现分立多栅控制。
附图说明
图1为本发明非单一衬底绝缘层厚度的高性能SOI无结晶体管正置于衬底 上的二维结构示意图；
图2为本发明非单一衬底绝缘层厚度的高性能SOI无结晶体管倒置于衬底 上的二维结构示意图；
图3至图11为本发明非单一衬底绝缘层厚度的高性能SOI无结晶体管的结 构单元及其阵列在添加衬底之前的一个的制备具体实例的工艺流程图；
图12为本发明非单一衬底绝缘层厚度的高性能SOI无结晶体管的结构单元 及其阵列正置添加于衬底之上的示意图；
图13为本发明非单一衬底绝缘层厚度的高性能SOI无结晶体管的结构单元 及其阵列倒置添加于衬底之上的示意图。
附图标记说明
1、源电极；2、栅电极；3漏电极；4、绝缘介质层；5、栅极绝缘层；6、 单晶硅薄膜；7、SOI晶圆的绝缘层；8、电压可调的衬底电极；9、钝化层；10、 衬底；11、SOI晶圆的硅衬底。
具体实施方式
本发明提供一种非单一衬底绝缘层厚度的高性能SOI无结晶体管，通过对 电压可调的衬底电极8施加适当电压偏置，可以等效于双栅或围栅结构，辅助 栅电极2调节单晶硅薄膜6中的载流子的分布。由于SOI晶圆的绝缘层7在一 个器件单位长度内的厚度不为单一值，电压可调的衬底电极8上的电压偏置对 器件不同位置上电场分布的影响效果不同，即在SOI晶圆的绝缘层7较薄部分 对应的器件部分的影响大于较厚部分对应的器件部分的影响。当器件关断时， 电压可调的衬底电极8上的电压偏置可以有效减小无结晶体管反偏时器件沟道 与漏极交界处附近的电场峰值，减缓器件该处的能带弯曲，抑制带间隧穿效应， 减少隧穿电流，并增加器件源、漏区电阻，从而减小器件反偏时的泄漏电流。 当器件工作时，由于无结器件的掺杂浓度不宜过高，器件导通时在其源、漏区 存在一定电阻。由于SOI晶圆的绝缘层7在一个器件单位长度内的厚度不为单 一值，衬底电压只在SOI晶圆的绝缘层7较薄处所对应的器件部分的影响较大， 而在SOI晶圆的绝缘层7较厚处所对应的器件部分影响较小，不额外增加器件 的源、漏区电阻，既不影响器件的正向导通特性，又降低了器件的功耗。
下面结合附图对本发明做进一步的说明：
如图1所示，为本发明非单一衬底绝缘层厚度的高性能SOI无结晶体管正 置于衬底上的二维结构示意图，图2为本发明非单一衬底绝缘层厚度的高性能 SOI无结晶体管倒置于衬底上的二维结构示意图。具体包括，电压可调的衬底电 极8；电压可调的衬底电极8上方为SOI晶圆的绝缘层7；SOI晶圆的绝缘层7 上方为单晶硅薄膜6；单晶硅薄膜6上方为栅极绝缘层5；栅极绝缘层5上方依 次为源电极1、栅电极2和漏电极3；源电极1、栅电极2和漏电极3之间通过 绝缘介质层5隔开；源电极1、漏电极2和绝缘介质层5上方被钝化层9；覆盖 在正置的非单一衬底绝缘层厚度的高性能SOI无结晶体管中的电压可调的衬底 电极8下方或者在倒置的非单一衬底绝缘层厚度的高性能SOI无结晶体管中的 钝化层9下方是衬底10。
为使电压可调的衬底电极8具有良好导电性，所选用的材料可以是普通的 硅材料，也可以是Al或Cu等金属，还可以是氧化铟锡、ZAO等材料，且不限 于上述列举的材料。
为使器件具有良好的栅控能力，抑制短沟道效应，栅电极2可以是平面单 栅电极，也可以是非平面工艺的多栅结构栅电极，并且其下方的栅极绝缘层5 可以采用高介电常数的绝缘材料，如二氧化铪、四氮化三硅、三氧化二铝等， 也可以是二氧化硅，且不限于上述列举的材料。
本发明的衬底10以上的器件部分可根据具体应用要求选择正置或倒置于衬 底10之上。若选择正置方向，则器件的电压可调的衬底电极8一端与衬底相接， 如图1所示；若选择倒置方向，则器件的钝化层9一端与衬底10相接，如图2 所示。衬底10可选用硅材料，也可以是PET聚对苯二甲酸乙二醇酯或PI聚酰 亚胺等柔性薄膜衬底材料以应用于可折叠器件的制作，且不限于上述列举的材 料。
以器件正置于衬底10之上的情况为例。对电压可调的衬底电极8施加适当 电压偏置，可以辅助栅电极2来调节单晶硅薄膜6中的载流子的分布。由于电 压可调的衬底电极8与栅电极2在结构和电压偏置方面均相对独立，使本发明 非单一衬底绝缘层厚度的高性能SOI无结晶体管得以实现真正的分立多栅控制。 当器件处于关断状态时，电压可调的衬底电极8可以有效降低无结晶体管反偏 时器件沟道与漏区交界处附近的电场峰值，减缓单晶硅薄膜6中该处的能带弯 曲，降低了电子由沟道向漏区隧穿的几率，抑制了带间隧穿效应，从而降低了 器件的反向泄漏电流。为抑制无结器件导通时载流子在器件内部的散射而降低 器件正向导通电流，无结器件内的掺杂浓度不宜过高。因此，当器件处于工作 状态时，其源、漏区存在一定电阻。由于SOI晶圆的绝缘层7在一个器件单位 长度内的厚度不为单一值，衬底电压只在SOI晶圆的绝缘层7较薄处所对应的 器件部分的影响较大，而在SOI晶圆的绝缘层7较厚处所对应的器件部分影响 较小，不会再额外增加器件的源、漏区电阻，不影响器件的正向导通特性。此 外，厚度不为单一值的SOI晶圆的绝缘层7也使衬底电压在SOI晶圆的绝缘层 7较薄处对应的器件部分的影响力得到提高，进而提高了衬底电压的工作效率， 控制了器件的功耗。
为方便说明各区域之间的相互及相邻位置关系，示意图及工艺流程图中各 区域特征尺寸并不代表实际尺寸。且本发明所示实例仅为实现本发明所提出的 非单一衬底绝缘层厚度的高性能SOI无结晶体管的一种。由于工艺制造偏差所 引起的形变均应被认为是本发明的范围之内。
本发明所提出的这种非单一衬底绝缘层厚度的高性能SOI无结晶体管的单 元及阵列的具体制造工艺步骤如下：
步骤一：提供一个SOI晶圆，利用离子注入、光刻、刻蚀等工艺在所提供 的SOI晶圆的绝缘层7上形成一系列如图3所示的长方体状的单晶硅薄膜6的 孤岛阵列；
步骤二：如图4所示，在单晶硅薄膜6的孤岛阵列之间通过淀积、刻蚀等 工艺形成绝缘介质层4，作为器件单元之间的隔离用；
步骤三：如图5所示，对单晶硅薄膜6的上表面进行氧化，或通过淀积、 刻蚀等工艺生成栅极绝缘层5；
步骤四：如图6所示，淀积多晶硅，并通过刻蚀等工艺刻蚀出平面单栅电 极或非平面工艺的多栅结构的栅电极2；
步骤五：如图7所示，在晶圆表面淀积绝缘介质层4，抛平后通过刻蚀工艺 刻蚀掉单晶硅薄膜6两端上表面的绝缘介质层4和栅极绝缘层5，用以生成源、 漏通孔，并注入金属以生成源电极1和漏电极3；
步骤六：如图8所示，利用LPCVD工艺在器件上方淀积钝化层；
步骤七：如图9所示，反转晶圆，使SOI晶圆的硅衬底11水平向上，腐蚀 掉SOI晶圆的硅衬底11；
步骤八：如图10所示，利用光刻、刻蚀等工艺形成厚度不为单一值的SOI 晶圆的绝缘层7；
步骤九：如图11所示，利用LPCVD工艺在厚度不为单一值的SOI晶圆的 绝缘层7上方淀积电压可调的衬底电极8；
步骤十：如果需要器件为正置方向，如图12所示，则将晶圆再次反转，将 器件的电压可调的衬底电极8粘贴于衬底10之上，得到最终的正置方向的非单 一衬底绝缘层厚度的高性能SOI无结晶体管的单元及阵列；如果需要器件为倒 置方向，则如图13所示，不将晶圆再次反转，直接将器件的钝化层9粘贴于衬 底10之上，得到最终的倒置方向的非单一衬底绝缘层厚度的高性能SOI无结晶 体管的单元及阵列。
结论：本发明显著提高对无结多栅晶体管的控制效果，解决器件关断时泄 漏电流过大的问题，可避免复杂围栅工艺而实现等效围栅结构，实现真正意义 上的分立多栅控制，且不额外增加器件的源漏区电阻，有效控制器件功耗。