执行数据保持操作的用户器件、存储器件以及数据保持方法相关申请的交叉引用
本申请要求2011年2月10日提交的韩国专利申请第10-2011-0012009
的优先权，其全部内容通过引用全部合并与此。
技术领域
本发明构思涉及能够响应于全球时间执行数据保持操作的半导体存储
器件，更具体地，涉及能够基于全球时间执行数据保持操作的用户器件、存
储器件以及数据保持方法。
背景技术
最近大量地使用诸如数码相机、MP3播放器、蜂窝电话、平板PC等的
移动电子器件。这种移动电子器件使用非易失性存储器件(例如，闪存)作
为它的数据存储介质。即使处于断电中非易失性存储器件也保持存储的数据
并且具有低功耗和高密度特性。
在非易失性存储器件中，严重关注的问题是与数据可靠性关联的数据保
持特性。在闪存情况下，存储在浮栅中的电荷由于各种原因而泄漏。例如，
电荷通过诸如经由不良绝缘薄膜的热电子发射和电荷扩散、离子杂质、时间
推移等等之类的各种失效机理从浮栅泄漏。电荷泄露使得存储单元的阈值电
压降低。另一方面，存储单元的阈值电压可以由于各种应力(stress)而提高。
因此，必须管理存储在存储单元中的数据使其不根据时间推移而变化。
此数据管理操作被称作数据保持。数据保持表示在每个数据保持时间段更新
指定存储区的数据的操作。也就是说，通过擦除已选择的存储区并重写擦除
之前存储的数据的操作来定义数据保持。通过应用有效的数据保持方案有可
能防止由于各种原因(例如，电荷泄露)造成的可靠性降低。
发明内容
本发明构思的一个实施例提供操作数据存储器件的方法，所述方法包
括：使数据存储器件从脱机状态转换到联机状态，在联机状态期间当与主机
通信时接收当前全球时间，并且在联机状态期间，响应于当前全球时间使用
至少一个标准数据保持操作刷新存储在数据存储器件中的数据。
本发明构思的另一实施例提供用户器件，所述用户器件包括：通信当前
全球时间的主机，以及数据存储器件，其被配置为接收当前全球时间，从脱
机状态转换到联机状态，以及在联机状态期间响应于当前全球时间使用至少
一个标准数据保持操作来来刷新存储的数据。
附图说明
从如下参照附图的描述，以上及其它目标和特征将变得清楚，其中除非
另作说明，否则遍及各个附图相同的参考标号指示相同的部分。
图1是根据本发明构思的实施例的用户器件的框图。
图2是用于描述根据本发明构思的实施例的保持操作的示图。
图3是示出根据本发明构思的实施例的方法提供全球时间的示图。
图4是示出根据本发明构思的另一实施例的全球时间提供方法的示图。
图5是根据本发明构思的实施例的存储器件的框图。
图6是根据本发明构思的实施例的保持方法的流程图。
图7是示出根据本发明构思的实施例的保持方法的时序图。
图8是根据本发明构思的实施例的用于补偿保持操作(compensation
retention operation)的时序图。
图9是根据本发明构思的另一实施例的用于补偿保持操作的时序图。
图10是根据本发明构思的又一实施例的用于补偿保持操作的时序图。
图11是根据本发明构思的实施例的固态驱动器(SSD)系统的框图。
图12是根据本发明构思的实施例的存储卡的框图。
图13是根据本发明构思的实施例的存储器件的框图。
图14是根据本发明构思的实施例的计算系统的框图。
具体实施方式
现在将参照附图在一些补充细节中描述本发明构思。然而，可以以许多
不同形式实现本发明构思并且不应该认为本发明构思仅限于此处阐述的实
施例。相反地，提供示出的实施例以使得本公开是彻底和完整的，并且对本
领域技术人员充分地表达本发明构思的范围。遍及说明书和附图，相同的参
考标号和标记用来表示相同的或类似的元件。
应该理解，虽然术语第一、第二、第三等在此用作描述不同的元件和部
件，但是这些元件和部件不应该限于这些术语。这些术语仅用于将一个元件
或部件与另一个元件或部件区别开。从而，以下论述的第一元件或部件可以
称为第二元件或部件，而不背离本发明构思的教导。
此处使用的术语仅为描述特定实施例的目的，并不旨在限制本发明构
思。如此处使用的“一”、“一个”和“该”也旨在包括复数形式，除非上下
文清楚地指示相反情况。还应该理解，当在本说明书中使用“包含”和/或“包
括”时，确定了所述的特征、整体、步骤、操作、元件和/或部件的存在，但
不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、部件和
/或其组合。如此处使用的，术语“和/或”包括相关列出项目的一个或多个
的任意和全部组合。
应该理解，当元件被称为“在...上”或“耦连”到另一元件或层时，它
可以直接在...上或耦连到其他元件或层，或者可以存在中间元件或层。相反，
当元件被称为“直接在...上”或“直接耦接”到另一元件或层时，不存在中
间元件。
除非另外定义，所有在此使用的术语(包括技术的和科技的术语)具有
相同的含义，该含义通常能够被本发明构思所属的技术领域的普通技术人员
理解。还将理解，诸如那些定义在通用词典中的术语应该解释为具有在相关
技术领域和/或本说明书的上下文中的含义相一致的含义，而不应该以理想化
或过度正式的感觉解释，除非此处明确定义。
以下，将使用闪存器件作为非易失性存储介质在实施例的上下文中描述
本发明构思。然而，本发明构思不仅限于基于闪存的实施例。而是，可以使
用诸如PRAM、MRAM、ReRAM、FRAM、NOR闪存等之类的其他类型非
易失性存储器件形成在本发明构思的实施例内的非易失性存储介质。
本发明构思的实施例可以合并多于一种类型的半导体存储器件，包括易
失性和非易失性存储器件。
遍及下述的撰写的描述和权利要求，使用术语“全球时间(global time)”。
术语“全球时间”应该被广泛地解释为表示任何协商一致的标准时间值。例
如，术语“全球时间”包括标准时区(经度)值(例如，美国的东部标准时
间(EST))以及由科学、政府和商业利益机构认可的参考时间值(例如，格
林威治时间)。在本发明构思的特定实施例中，具体的全球时间可以经由诸
如卫星通信网络、有线-无线网络、因特网等之类的网络(公共和/或专用)
提供给主机或数据存储设备。
遍及撰写的说明书和权利要求还将使用术语“数据保持操作(data
retention operation)”。数据保持操作是完全或部分地有助于重建(或重新定
义)存储在存储器中的数据值的任何功能。数据保持操作可以异步地或有计
划地执行。经受数据保持操作的存储器可以是统称的易失性或非易失性的，
并且，例如，先前存储数据值的重建可以包括读、重写(或改写)存储的数
据、和/或刷新存储的数据的功能。可以执行数据保持操作来补偿由于随着时
间的过去出现的诸如电荷泄露之类的一个或多个原因造成的存储的数据值
的漂移(变化)。不考虑将涉及的具体的机制(其将随存储器类型而变化)，
以下存储的数据由数据保持操作而被重建将被称作“被刷新”。
遍及撰写的说明书和权利要求还将使用术语“联机(on-line)”和“脱
机(off-line)”。术语“联机”指示存储器件的操作状态，其中，存储器件功
能上活动且电连接到主机。在许多实例中，当主机联机时，主机将“驱动”
(即，提供使能信号给)连接的存储器件。术语“脱机”的意思与“联机”
相反，并且指示存储器件的不可操作的状态，其中存储器件要么功能上不活
动要么与主机电隔离。
图1是根据本发明构思的实施例的用户器件的一般框图。参照图1，用
户器件100包括主机110和存储器件120。存储器件120可以包括非易失性
存储器件和/或易失性存储器件。
主机110可以被配置为向存储器件120通信全球时间GT。当存储器件
120是联机时主机110可以周期性地通信全球时间GT。或者，当存储器件
120电连接到主机110时主机110可以一次通信全球时间GT。主机110可以
包括诸如个人/便携式计算机、PDA、PMP、MP3播放器等的手持电子器件、
HDTV等等。
存储器件120可以主要地执行与指定存储区有关的两种类型的数据保持
操作：响应于接收的全球时间GT在联机时间段期间执行的标准保持操作，以
及当存储器件从脱机状态进入联机状态时执行的补偿(即，弥补)保持操作。
两种类型的数据保持操作可以被用于刷新(或更新)存储在存储器件120的
元数据区中的特定元数据，以及一般存储在存储器件120中的有效载荷数据。
继收到全球时间GT之后，存储器件120可以在联机时间段期间周期性
地刷新存储的数据。也就是说，可以响应于单个接收的全球时间GT连续地
执行多个标准保持操作。对于每个标准保持操作，存储器件120可以读取存
储在已选择的存储区中的数据，然后将读取(拷贝)的数据重写到相同的存
储区或不同的存储区。一旦刷新完成，存储器件120可以向元数据区写入与
刷新的存储器区关联的更新的位置信息(并且可能还指示刷新时间)。可以
关于一个或多个全球时间GT来指示刷新时间。以下，指示刷新的存储器区
的位置的信息和/或指示刷新时间的信息将被称作“保持信息”。
当第一次与主机110连接时，存储器件120可以执行上电复位(POR)
操作以转换到联机状态中。当脱机时，因为存储器件处于不操作状态(即，
缺乏电力或使能控制信号)之中，所以对于任何存储区都没有执行数据保持
操作。取决于脱机时间段的持续时间，可能已经跳过一个或多个已计划的数
据保持操作。所以，存储器件本质上落后于它的常规数据保持计划运行。因
此，当存储器件120返回联机状态时应该执行一个或多个“补偿保持操作”。
存储器件120可以使用存储在元区的保持信息来执行必需的补偿保持操
作。根据保持信息，存储器件120可以确定(1)最后的脱机时间段的持续
时间；以及(2)在脱机时间段期间应该已经被刷新的一个或多个存储区。
例如，考虑到在最后的脱机时间段之前最后接收的全球时间GT、在当前联
机时间段期间接收的最先接收的全球时间GT、最后刷新的存储区、以及根
据给定存储区次序或数据保持操作计划的将被刷新的下一存储区，可以做出
这些确定。用这样的方式，存储器件120可以在上述确定的基础上在顺序标
识的存储区上执行一个或多个补偿保持操作。
根据本发明构思的特定实施例，存储器件120可以关于(例如)多个接
收的全球时间、数据保持操作计划以及最后执行的数据保持操作来精确地计
算最后的脱机时间段的持续时间。从而，即使当碰到相对长的脱机时间段时，
存储器件120仍然可以如实地跟踪和执行与存储器件120的全部存储区关联
的数据保持操作。也就是说，联机的标准保持操作和继脱机时间段之后的补
偿保持操作的组合可以被用于连续地管理和刷新存储在组分(constituent)
存储器中的数据。
图2是描述根据本发明构思的实施例的数据保持操作的示意图。随着时
间过去，由于诸如电荷泄露、构造缺陷等等的各种原因，先前编程的闪存单
元的阈值电压会漂移到更低(从P1到P1’)。在某些时候，编程的阈值电压
可以漂移到接近或低于给定读取电压Vrd，所述给定读取电压用于区分擦除
状态E0和编程状态P1。在限定的存储单元状态之间的读取容限中的这种减
少会增加读误差并降低数据完整性。因此，应该周期性地执行数据保持操作
以校正存储单元阈值电压中不想要的漂移。
假定存储单元不可直接被改写，由数据保持操作标识的存储区的存储单
元可以被擦除(①)，然后被重写到被擦除的存储区(②)。结果，可以在数
据保持操作期间将图2的已经被先前编程为编程状态P1的存储单元擦除到
具有擦除状态E0，并且之后，擦除的存储单元可以被重新编程为具有编程
状态P1。
在使用闪存器件的假设下给出上述数据保持操作的示例。但是，本发明
构思不仅限于闪存器件。本发明构思的其他实施例将使用不同类型的存储器
件，诸如那些通过电阻/阈值电压偏移(shift)被编程的存储器件。可直接改
写的存储单元可以经受不需要擦除过程的数据保持操作。可以另外执行误差
检测和校正以提高数据保持操作的可靠性。
图3是进一步示出使用根据本发明构思的实施例的方法提供全球时间
GT的概念图。参照图3，每当主机110连接到存储器件120时，主机110
向存储器件通信全球时间GT一次。
当接收此一次全球时间GT指示时，存储器件120仍然可以使用在联机
时间段期间运行的内部生成的刷新时钟(例如，维持计数的计数器、内部刷
新时钟)来连续地跟踪并计算已计划的数据保持操作。存储器件120可以在
联机时执行一个或多个标准保持操作。每当运行标准保持操作，存储器件120
可以更新用于刷新的存储区的位置信息和相应的刷新时间。
然而，一旦存储器件120由于从主机110断开而变成脱机，例如，周期
性的数据保持操作将停止。随后，当存储器件120重新连接到主机110时，
主机110可以检测所述连接并向存储器件120通信“当前”全球时间GT。
例如，主机110可以使用通常理解的即插即用功能来确定存储器件120的连
接/断开状态。
从而，操作地连接的存储器件120将在联机时间段期间从主机110接收
一个或多个全球时间GT。在联机时间段期间可以由存储器件120存储至少
最近接收的(即，下一“当前”)全球时间GT。此外，只要存储器件120保
持联机，可以响应于至少一个接收的全球时间GT执行一个或多个标准保持
操作。
当从脱机转换到联机状态时，存储器件120将计算(例如，估计)最后
的脱机时间段的持续时间。例如，可以参照当前全球时间GT(GT1)和
从先前的联机会话最后接收的全球时间(GT2)做出此计算。计算的脱机持
续时间可以随后用于标识已跳过的数据保持操作、根据脱机时间段标识要求
刷新的存储区、并且执行相应的补偿保持操作。
图4是进一步示出使用根据本发明构思的另一实施例的方法提供全球时
间GT的概念性图。参照图4，每当主机110连接到存储器件120时，在联
机时间段期间从主机110周期性地向存储器件120通信全球时间GT。
也就是说，主机110可以检测存储器件120的联机状态并周期性地向存
储器件120通信全球时间GT。存储器件120可以响应于周期性提供的全球
时间GT来执行数据保持操作。存储器件120可以依据一个或多个全球时间
GT来记录与每个数据保持操作相对应的刷新时间。因此，存储器件120将
不需要分离的计数器或类似的电路来生成内部刷新时钟。而是，可以利用接
收的全球时间GT同步地执行全部数据保持操作。如前所述，每当数据保持
操作被执行时，存储器件120可以依据接收的全球时间GT来存储刷新的存
储器区的位置信息和相应的刷新时间。
从而，主机110可以在联机状态期间重复地向存储器件120通信全球时
间GT。如前所述，可以使用通常理解的即插即用技术由主机110检测存储
器件120的联机状态。
图5是根据本发明构思的实施例的存储器件的框图。参照图5，存储器
件120一般包括存储控制器210和闪存器件220。
存储控制器210可以与闪存器件220和图1中的主机110连接。响应于
主机110的写入命令，存储控制器210可以控制闪存器件220以使得从主机
110提供的数据被写入闪存器件220中。此外，存储控制器210可以响应于
来自主机110的读取命令来控制闪存器件220的读取操作。
存储控制器210可以基于从主机110提供的全球时间GT来执行数据保
持操作。全球时间GT可以被周期性地提供。如果全球时间GT被周期性地
提供，则存储控制器210可以记录至少最近接收的全球时间GT，并且可以
关于接收的全球时间来识别每个数据保持操作。例如，存储控制器210可以
存储通过数据保持操作刷新的存储区的位置信息。如上所述，保持信息可以
包括至少一个全球时间以及被刷新的存储区的位置信息。在每个数据保持操
作期间可以在闪存器件220的元数据区中更新保持信息。
另一方面，如果当存储器件120从脱机转换到联机时一次提供全球时间
GT，则存储控制器210可以基于接收的全球时间GT来生成(例如，计数)
内部刷新时间。每当运行数据保持操作时，存储控制器210可以基于从接收
的全球时间GT推导的内部刷新时间来生成并更新保持信息。
为了提供以上描述的功能，存储控制器210可以包括全球时间(GT)
管理器212、保持管理器214和缓冲存储器216。GT管理器212可以提供从
主机110提供的全球时间GT作为启动数据保持操作的时间信息。如果从主
机110周期性地提供全球时间GT，则GT管理器212可以周期性地更新全
球时间GT。每当数据保持操作被执行时，GT管理器212还可以提供更新的
全球时间GT作为保持信息。
另一方面，如果当存储器件120转换为联机状态时一次提供全球时间，
则GT管理器212一旦收到全球时间GT就可以开始生成(例如，计数)内
部刷新时间。在联机状态期间计算的内部刷新时间可以保持为更新的全球时
间GT，并且可以提供内部刷新时间作为保持信息与数据保持操作关联的部
分。
保持管理器214可以执行数据保持操作，在该数据保持操作中存储在闪
存器件220中的数据被周期性地刷新。具体地，保持管理器214可以在数据
保持操作中存储从全球时间管理器212提供的全球时间GT作为时间信息。
如果存储器件120从脱机转换到联机，则保持管理器214可以基于在联机时
间段期间接收的当前全球时间(GT1)以及在最近脱机时间段之前的最后联
机时间段期间存储的最后接收的全球时间(GT2)来估计脱机时间段持续时
间。当进入联机状态时，保持管理器214还可以确定将通过数据保持操作被
刷新的下一存储区(或下一(多个)存储区的序列)。
也就是说，保持管理器214可以执行用于下一(多个)存储区的特定补
偿保持操作。可以以仿效标准数据保持操作的方式执行每个补偿保持操作。
或者，可以利用不同的时序和/或关于与标准保持操作不同大小的存储区来执
行补偿保持操作。将参考图8、9和10更充分地描述一个可能的补偿保持操
作。
缓冲存储器216可以被用于在数据保持操作期间临时地储存从闪存器件
取回的数据。如果以存储块为基础(即，根据用于闪存器件220的最小擦除
单元)在存储块上运行数据保持操作，则缓冲存储器216的大小应该至少大
于存储块。如果来自具体存储块(即，保持目标)的数据存储在缓冲存储器
216中，则存储控制器210可以在该保持目标上执行擦除操作。一旦擦除操
作完成，则临时存储在缓冲存储器216中的数据可以被重写到该(现在被擦
除的)保持目标。在这点上，保持目标的地址和相应的全球时间可以存储在
元数据区作为保持信息。
当存储器件120从脱机转换到联机状态时，存储控制器210可以被用于
至少部分地基于从主机110接收的当前全球时间GT来计算脱机时间段的持
续时间。一旦计算了脱机时间段的持续时间，则可以使用例如与描述数据特
性的其他元数据一起存储的特定数据保持信息来提取或推导标识最后刷新
的存储器区和/或将被刷新的下一存储区的信息。因此，存储控制器210可以
执行用于下一存储区的数据保持操作。用这样的方式，在联机时间段期间执
行的数据保持操作可以指向闪存器件220的适当标识的“下一存储器区”。
在本发明构思的特定实施例中可以提供闪存器件220作为在存储器件
120内的存储介质。闪存器件220可以包括单元阵列222和页面缓冲器224。
单元阵列222可以包括多个存储块。每个存储块可以由多个页面形成。存储
块可以成为闪存器件220的最小擦除单元。因此，可以以存储块为基础在存
储块上执行数据保持操作。单元阵列222典型地包括元数据区，每当数据保
持操作被执行时，该元数据区可以被用于存储更新的保持信息。保持信息可
以包括依据一个或多个全球时间GT表示的数据保持操作历史、用于具体的
存储区的地址等。
闪存器件220可以由具有大容量的NAND闪存形成。或者，闪存器件
220可以由诸如PRAM、MRAM、ReRAM、FRAM等的下一代非易失性存
储器或NOR闪存形成。数据保持单元可以是存储块。但是，本发明构思不
仅限于此公开。可以根据存储器类型和特性不同地设置数据保持单元。
如上所述，存储器件120可以在联机时间段期间基于从主机110接收的
全球时间GT执行标准保持操作，并且可以继脱机时间段之后另外执行必需
的补偿保持操作。因此，有可能有效地保持以存储区为基础系统地刷新存储
区上的组分存储器的数据保持操作计划。
图6是根据本发明构思实施例的总结数据保持方法的流程图。将在存储
器件120刚从脱机转换到联机状态的假设下描述数据保持操作的示范性方
法。
当存储器件120连接到主机110并从脱机转换到联机状态时，存储器件
120从主机110接收全球时间GT(S110)。例如，存储器件120可以经由关
于图5描述的全球时间管理器212从主机110接收全球时间GT。
接下来，全球时间管理器212可以被用于基于接收的全球时间GT和存
储的保持信息来计算存储器件120的脱机时间段(S120)。例如，保持信息
可以包括指示最后接收的全球时间(GT2)的信息，该最后接收的全球时间
(GT2)是在当前全球时间GT(GT1)之前接收的。全球时间管理器212
可以通过比较第一全球时间GT1与第二全球时间GT2来计算脱机时间段。
一旦计算了脱机时间段的持续时间，可以生成关于在脱机时间段期间没
有由存储器件执行的特定补偿保持操作的信息。典型地，可以根据数据保持
操作计划、更新地址次序、和/或编程次序表示与已跳过的数据保持操作有关
的特定存储块。因此，一旦已经计算了脱机时间段的持续时间，可以关于计
算的脱机时间段来推导与已经(或没有)经受及时的数据保持操作有关的信
息。
存储器件120现在可以执行指向存储区的特定补偿保持操作(S130)，
该存储区由于脱机时间段而未经受及时的数据保持操作。例如，当存储器件
120从脱机转换到联机状态时可以执行补偿保持操作。多个补偿保持操作可
以同时或依次指向各自的保持目标。或者，或附加地，可以在联机时间段期
间考虑到存储器件120的整体资源可用性和操作期望来执行多个补偿保持操
作。
以下将参考图8、9和10更充分地描述特定补偿保持方法。
存储器件120还将继任何补偿保持操作之后或在任何补偿保持操作之间
开始执行(标准)数据保持操作(S140)。考虑到用于存储具体类型的数据
等的特定存储区，可以根据建立的计划、具体的存储区次序来执行标准保持
操作。
如上所述，每个数据保持操作可以包括从已选择的存储块读取数据、在
缓冲存储器中存储已读取数据、擦除已选择的存储块、以及将临时地存储在
缓冲存储器中的数据重写到擦除的存储块。数据保持操作还可以包括在元区
存储更新的保持信息。保持信息可以包括用于经受数据保持操作的存储块的
地址以及相应的全球时间。
使用这类与本发明构思的实施例一致的保持方法，存储器件120可以执
行未在脱机时间段期间执行的、计划的或必需的补偿保持操作。因此，即使
存在相对长的脱机时间段也有可能保持非常可靠的存储的数据。
图7是更进一步示出根据本发明构思的实施例的执行数据保持操作的方
法的时序图。
参照图7，第一联机时间段从T0延伸到T1，在此期间，图1的主机110
与存储器件120电连接。在第一联机状态期间，存储器件120根据保持时间
段ΔTn周期性地执行数据保持操作。在第一联机时间段期间接收最后接收
的全球时间(GTm)，然后在时间T1存储器件120从第一联机状态转换到脱
机状态。
当存储器件120从主机110电隔离时，存储器件在T1和T2之间保持在
脱机状态。脱机时间段的持续时间是ΔToff。随后，在时间T2，存储器件120
再次与主机110电连接。大约此时，由存储器件120从主机110接收当前全
球时间(GTn)。
存储器件120可以考虑到当前全球时间(GTn)和在第一联机状态期间
存储的最后接收的全球时间(GTm)来计算(或估计)脱机时间段ΔToff的
持续时间。考虑到计算的脱机时间段的持续时间ΔToff，存储器件120可以
在(例如)初始时间段ΔT1期间运行一个或多个补偿保持操作。在执行补
偿保持操作的初始时间段ΔT1之后，可以在ΔT2期间重新开始标准数据保
持操作。
图8是更进一步示出根据本发明构思的实施例的执行数据保持操作的方
法的另一时序图。参照图8，当从脱机状态转换到联机状态时，存储器件120
可以执行在以前的脱机时间段期间已跳过或遗漏的一个或多个补偿保持操
作。
假定在脱机时间段ΔToff期间存储器件120最初未连接到主机110，在
时间T2存储器件120与主机110连接。不久以后，存储器件120接收从主
机110通信的当前全球时间GTn。作为响应，存储器件120读取在脱机时间
段之前的最后的联机时间段期间存储在元区中的保持信息。
例如，存储器件120可以从保持信息提取标识最后接收的全球时间GTm
的信息。例如，存储器件120还可以使用例如当前全球时间GTn和最后接
收的全球时间GTm来估计脱机时间段的持续时间，然后确定在脱机时间段
期间未经受数据保持操作的特定存储区。在补偿保持操作时间段ΔT1期间，
存储器件120可以执行在脱机时间段期间未运行的任何补偿保持操作。在图
8的示出的实施例中，假设多个补偿保持操作可以同时执行。一旦补偿保持
操作在补偿保持时间段ΔT1期间被执行，则存储器件120在联机时间段期
间执行标准保持操作。
图9是示出根据本发明构思的实施例的执行数据保持操作的方法的另一
时序图。参照图9，存储器件120在时间T2从脱机状态转换到联机状态，
因此存储器件120接收当前全球时间GTn。然而此处，补偿保持时间段ΔT1
包括定义的更短的时间段ΔTc的序列，在ΔTc期间可以执行各自的补偿保
持操作。更短时间段ΔTc的序列可以具有相同的持续时间，或可以具有根据
经受各自补偿保持操作的具体存储区而确定的不同的持续时间。继补偿保持
时间段ΔT1之后，可以执行标准保持操作。
从而，图9示出的实施例假定将连续地执行多个补偿保持操作。更进一
步注意，补偿保持时间段ΔT1的持续时间将关于以前的脱机时间段的持续
时间而变化，因此，已跳过的数据保持操作的数量也变化。否则，存储器件
120可以如先前关于图8所述地操作。
图10是示出根据本发明构思的实施例的执行数据保持操作的方法的另
一时序图。参照图10，当存储器件120从脱机转换到联机状态时，存储器件
120可以响应于脱机时间段的持续时间动态地确定补偿保持时间段ΔT1的
性质和持续时间。可以通过(例如)在脱机时间段期间未经受数据保持操作
的存储区的大小和/或数据成分来定义补偿保持时间段ΔT1的性质和持续时
间，该补偿保持时间段ΔT1包括任一定义的更短时间段ΔTc。
再次假设在脱机时间段ΔToff期间存储器件120最初未连接到主机110。
在时间T2，存储器件120连接到主机110并不久以后从主机110接收当前全
球时间GTn。存储器件120可以随后从在以前的联机状态期间存储的元区读
取保持信息。存储器件120随后可以提取关于最后接收的全球时间GTm的
信息。存储器件120可以随后使用当前全球时间GTn和最后接收的的全球
时间GTm来计算(或估计)脱机时间段ΔToff的持续时间。计算的脱机状
态的持续时间可以随后用于确定由于脱机时间段而未经受数据保持操作的
存储区的大小(连续地或分开地)。
例如，存储器件120可以基于与补偿保持操作关联的存储区的大小确定
在补偿保持时间段ΔT1期间执行的一个或多个补偿保持操作期间必须被刷
新的数据的数量。如果脱机时间段ΔToff的持续时间比较长，则牵涉的存储
区的大小将比较大。使用这种信息，可以延长补偿保持时间段ΔT1的长度，
或者可以增加通过每个补偿保持操作刷新的每个存储区的大小。假设存在约
束，诸如与标准数据保持操作关联的补偿保持时间段ΔTn，则可以动态地改
变补偿保持时间段ΔT1内的全部或一些更短的时间段ΔTc。
另一方面，如果脱机时间段ΔToff比较短，则可以降低与补偿保持操作
关联的存储区的大小。在这种情况下，可以降低通过任一给定补偿保持操作
刷新的数据的数量。同样地，用于全部或一些补偿保持操作的各个更短的时
间段ΔTc可以被改变并减少持续时间，或使其和标准保持时间段ΔTn相同。
因此，在本发明构思的特定实施例内，考虑到(例如)脱机时间段的持
续时间和对存储器件操作资源的当前要求，可以智能地改变用于将继脱机时
间段之后执行的补偿保持操作的数量、操作性质、持续时间和运行模式(同
时或连续)。
图11是根据本发明构思的示范性实施例的固态驱动器(SSD)系统的
框图。参照图11，SSD系统1000可以包括主机1100和SSD 1200。SSD 1200
可以包括SSD控制器1210、缓冲存储器1220、以及非易失性存储器件1230。
SSD控制器1210可以提供与主机1100和SSD 1200的物理互联。也就
是说，SSD控制器1210可以为SSD 1200提供与主机1100的总线格式相对
应的接口。具体地，SSD控制器1210可以解码从主机1100提供的命令。SSD
控制器1210可以根据解码结果访问非易失性存储器件1230。主机1100的总
线格式可以包括通用串行总线(USB)、小型计算机系统接口(SCSI)、PCIe、
ATA、并行ATA(PATA)、串行ATA(SATA)、串行连接SCSI(SAS)等。
SSD控制器1210可以基于从主机1100提供的全球时间GT来执行补偿
保持操作。SSD控制器1210可以在联机状态周期性地读取非易失性存储器
件1230的存储区并将它存储在缓冲存储器1220中。SSD控制器1210可以
擦除存储区以将存储在缓冲存储器1220中的数据重写到擦除的存储区。具
体地，当SSD 1200从脱机状态切换到联机状态的时刻，SSD控制器1210可
以根据全球时间GT来计算脱机时间段并根据计算的脱机时间段来执行补偿
保持操作。根据补偿保持操作，有可能改善存储在非易失性存储器件1230
中的数据的可靠性。
缓冲存储器1220可以被用于临时地存储从主机1100提供的写入数据或
从非易失性存储器件1230读出的数据。如果在主机1100请求读取时存在于
非易失性存储器件1230中的数据被存储在缓冲存储器1220中，则缓冲存储
器1220可以支持向主机1100直接地提供存储的(或，高速缓存的)数据的
高速缓存功能而不访问非易失性存储器件1230。典型地，主机1100的总线
格式(例如，SATA或SAS)的数据传输速度可以比SSD 1200的存储通道
的数据传输速度更快。也就是说，如果主机1100的接口速度非常高，则可
以通过提供大容量缓冲存储器1220来最小化由于速度差造成的性能的降低。
缓冲存储器1220可以由同步DRAM形成以向用作辅助大容量存储装置
的SSD 1200提供足够的缓存。但是，应该理解缓冲存储器1220不限于此公
开。
可以提供非易失性存储器件1230作为SSD 1200的存储介质。例如，非
易失性存储器件1230可以由具有大存储容量的NAND闪存形成。非易失性
存储器件1230可以由多个存储器件形成。在这种情况下，多个存储器件可
以通过通道与SSD控制器1210连接。示范性地描述的示例是非易失性存储
器件1230由作为存储介质的NAND闪存形成。但是，非易失性存储器件1230
可以由其他非易失性存储器件形成。例如，存储介质可以由NOR闪存、
PRAM、MRAM、ReRAM、FRAM等形成。本发明构思可以应用于其他存
储器件被一起使用的存储系统。存储介质可以由易失性存储器件(例如，
DRAM)形成。
图12是根据本发明构思的示范性实施例的存储卡的框图。参照图12，
存储卡系统2000可以包括主机2100和存储卡2200。主机2100可以包括主
机控制器2110和主机连接单元2120。存储卡2200可以包括卡连接单元2210、
卡控制器2220和闪存2230。
主机连接单元2120和卡连接单元2210可以由多个引脚形成，所述多个
引脚包括命令引脚、数据引脚、时钟引脚、电源引脚等等。多个引脚的数量
可以根据卡类型而有区别。例如，SD卡可以包括八个引脚。
主机2100可以在存储卡2200中写入数据或从存储卡2200读取数据。
主机控制器2110可以经由主机连接单元2120向存储卡2200传送命令(例
如，写入命令)、由主机2100内的时钟发生器(未示出)生成的时钟信号
CLK以及数据。具体地，主机2100可以周期性地或在当存储卡2200被切换
到联机状态时的起始时刻提供全球时间GT。
卡控制器2220可以响应经由卡连接单元2210接收的写入命令、与由卡
控制器2220内的时钟发生器(未示出)生成的时钟信号同步地将数据储存
在闪存2230中。闪存2230可以存储从主机2100传送的数据。例如，闪存
2230可以存储从主机2100传送的图像数据，主机2100是数字照相机。
卡控制器2220可以基于从主机2100提供的全球时间GT来执行补偿保
持操作。卡控制器2220可以在联机状态中周期性地在闪存器件2230的存储
区上执行保持操作。当从脱机状态切换到联机状态时，卡控制器2220可以
基于全球时间GT来计算脱机时间段并根据计算的脱机时间段来执行补偿保
持操作。根据补偿保持操作，有可能改善存储在闪存器件2230中的数据的
可靠性。
卡连接单元2210可以被配置为经由诸如USB、MMC、PCI-E、SAS、
SATA、PATA、SCSI、ESDI、IDE等之类的各个接口协议中的一个与主机2100
通信。
图13是根据本发明构思的示范性实施例的存储器件的框图。例如，本
发明构思可以应用于基于全球时间执行保持操作的融合式闪存
器件。参照图13，主机可以根据本发明构思的示范性实施例向融合式存储器
件3000提供全球时间GT。融合式存储器件3000可以基于全球时间补偿在
脱机时间段未执行的保持操作。
融合式存储器件3000可以包括用于使用不同协议与器件交换各种信息
的主机接口3100；用于存储驱动存储器件的代码或临时储存数据的缓存器
RAM 3200；用于响应于控制信号和从外部提供的命令而对读取、编程和全
部状态进行控制的控制器3300；用于储存诸如用于设置存储器件内的系统操
作环境的配置的数据的寄存器3400；以及由非易失性存储单元和页面缓冲器
形成的NAND单元阵列3500。
控制器3300可以基于从主机提供的全球时间GT来执行补偿保持操作。
控制器3300可以在联机状态中周期性地在NAND单元阵列3500的存储区
上执行保持操作。当从脱机状态切换到联机状态时，控制器3300可以基于
全球时间GT来计算脱机时间段并根据计算的脱机时间段来执行补偿保持操
作。根据补偿保持操作，有可能改善存储在NAND单元阵列3500中的数据
的可靠性。
图14是根据本发明构思的示范性实施例的计算机系统的框图。计算系
统4000可以包括存储器系统4100、CPU 4200、RAM 4300、用户接口4400、
诸如基带芯片组的调制解调器4500以及与系统总线470电连接的网络适配
器4600。存储系统4100可以被配置为与图11、12和13中所示的相同。如
果计算系统4000是移动装置，则计算系统4000还可以包括用于向计算系统
4000提供操作电压的电池(未示出)。虽然未在图14中示出，计算系统4000
还可以包括应用芯片组、相机图像处理器(CIS)、移动DRAM等等。例如，
存储系统4100可以由使用非易失性存储器件来储存数据的固态驱动器
(SSD)形成。
存储控制器4110可以基于经由网络适配器4600提供的全球时间GT来
执行补偿保持操作。存储控制器4110可以在联机状态中周期性地在闪存器
件4120的存储区上执行保持操作。当从脱机状态切换到联机状态时，存储
控制器4110可以基于全球时间GT来计算脱机时间段并根据计算的脱机时间
段来执行补偿保持操作。根据补偿保持操作，有可能改善存储在闪存器件
4120中的数据的可靠性。
根据本发明构思的示范性实施例的非易失性存储器件和/或存储控制器
可以由下述的各种封装形式来封装：诸如堆叠封装(PoP)、球删阵列(BGA)、
芯片级封装(CSP)、塑料有引线芯片载体(PLCC)、塑料双列直插式封装
(PDIP)、华夫盘中管芯(Die in Waffle Pack)、晶圆形式中的管芯(Die in
Wafer Form)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料方
形扁平封装(MQFP)、薄塑方形扁平封装(TQFP)、小外形集成电路封装
(SOIC)、收缩型小外形封装(SSOP)、薄小外形封装(TSOP)、薄塑封四
角扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级装
配封装(WFP)、晶圆级处理堆叠封装(WSP)等等。
利用以上描述，有可能改善包括非易失性存储器件的存储器件的数据保
持的效率。此外，通过考虑脱机时间段来执行那个数据保持操作，有可能改
善存储器件的可靠性。
以上公开的主题将被认为是说明性的和非限制性的，并且附加的权利要
求用于覆盖落入本发明构思范围内的所有这种修改、改进及其他实施例。从
而，在法律允许的最大范围内，本发明构思的范围由以下的权利要求及其等
同物的最宽的可容许解释来确定，并且不应该由上述详细说明所限定或限
制。