《阵列基板及其制备方法、显示装置.pdf》由会员分享，可在线阅读，更多相关《阵列基板及其制备方法、显示装置.pdf（10页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104051455A43申请公布日20140917CN104051455A21申请号201410253615522申请日20140609H01L27/02200601H01L23/50200601H01L23/60200601H01L21/82200601G02F1/136220060171申请人京东方科技集团股份有限公司地址100015北京市朝阳区酒仙桥路10号申请人北京京东方显示技术有限公司72发明人闫岩74专利代理机构北京路浩知识产权代理有限公司11002代理人李迪54发明名称阵列基板及其制备方法、显示装置57摘要本发明涉及显示技术领域，公开了一种阵列基板及其制备方法、。
2、显示装置，该阵列基板包括衬底基板、自下而上依次形成在衬底基板上的第一短路线、第一绝缘层、数据线和第二绝缘层，数据线所在的层形成有第二短路线，多根数据线分为第一数据线单元和第二数据线单元，且每根数据线均连接有ESD保护器件，第二数据线单元的数据线与第二短路线连接，第二导电接线穿过第二绝缘层的过孔连接第二数据线单元的两段数据线；第一导电接线穿过第一绝缘层和第二绝缘层的过孔连接第一数据线单元的数据线和第一短路线。本发明可避免阵列基板制备过程中在数据线交叠区域发生ESD现象，所积累的静电最后通过ESD保护器件释放。51INTCL权利要求书2页说明书5页附图2页19中华人民共和国国家知识产权局12发明专。
3、利申请权利要求书2页说明书5页附图2页10申请公布号CN104051455ACN104051455A1/2页21一种阵列基板，其包括衬底基板、自下而上依次形成在所述衬底基板上的第一短路线、第一绝缘层、数据线和第二绝缘层，所述数据线所在的层形成有第二短路线，所述数据线为平行设置的多根，其分为第一数据线单元和第二数据线单元，且每根数据线均连接有ESD保护器件，其特征在于，所述第二数据线单元的数据线与第二短路线连接，且所述第一数据线单元的数据线分为两段，第二导电接线穿过第二绝缘层的过孔连接所述第二数据线单元的两段数据线；第一导电接线穿过第一绝缘层和第二绝缘层的过孔连接所述第一数据线单元的数据线和第一。
4、短路线。2如权利要求1所述的阵列基板，其特征在于，所述ESD保护器件包括至少一个TFT，所述TFT包括栅极、第一电极和第二电极，所述栅极和第一电极、第二电极之间为所述第一绝缘层，所述第一电极与数据线连接，所述第二电极连接到第三短路线上，第三导电接线穿过第一绝缘层和第二绝缘层的过孔连接所述第一电极和栅极。3如权利要求2所述的阵列基板，其特征在于，所述第一导电接线、第二导电接线和第三导电接线均由ITO材料制成，且所述第一导电接线、第二导电接线和第三导电接线形成于所述第二绝缘层的上层。4如权利要求1所述的阵列基板，其特征在于，所述第一数据线单元上形成奇数的数据线，第二数据线单元上形成偶数的数据线。5。
5、如权利要求1所述的阵列基板，其特征在于，所述第一数据线单元上形成偶数的数据线，第二数据线单元上形成奇数的数据线。6一种阵列基板的制备方法，其特征在于，包括以下步骤采用第一构图工艺在衬底基板上形成第一短路线的图形，并在第一短路线的上层形成第一绝缘层；采用第二构图工艺在第一绝缘层的上层形成数据线和第二短路线的图形，并在数据线和第二短路线的上层形成第二绝缘层，其中，多个数据线分为第一数据线单元和第二数据线单元，第一数据线单元的数据线分为两段；在第二绝缘层上开设多个过孔，部分过孔穿过第二绝缘层和第一绝缘层使得第一短路线暴露，剩余部分过孔穿过第二绝缘层使得数据线和第二短路线暴露；在具有过孔的第二绝缘层的。
6、上层形成第一导电接线和第二导电接线，所述第一导电接线穿过第一绝缘层和第二绝缘层的过孔连接所述第一数据线单元的数据线和第一短路线，所述第二导电接线穿过所述第二绝缘层的过孔连接所述第一数据线单元的两段数据线；并在数据线周边的衬底基板上形成与数据线连接的ESD保护器件。7如权利要求6所述的制备方法，其特征在于，所述在数据线周边的衬底基板上形成与数据线连接的ESD保护器件的步骤，具体为在数据线周边的衬底基板上形成至少一个TFT，在第一短路线所在的层上形成TFT的栅极，并以第一绝缘层作为栅绝缘层，并在数据线所在的层上形成TFT的第一电极和第二电极、第三短路线，最后在具有过孔的第二绝缘层的上层形成第三导电。
7、接线，第一电极与数据线连接，第二电极连接到第三短路线上，第三导电接线穿过第一绝缘层和第二绝缘层的过孔连接第一电极和栅极。8如权利要求7所述的制备方法，其特征在于，所述第一导电接线、第二导电接线和第权利要求书CN104051455A2/2页3三导电接线均采用ITO材料制成，在具有过孔的第二绝缘层的上层沉积ITO以形成第一导电接线、第二导电接线和第三导电接线。9如权利要求6所述的制备方法，其特征在于，在所述第一数据线单元上形成偶数的数据线，并在所述第二数据线单元上形成奇数的数据线；或者，在所述第一数据线单元上形成奇数的数据线，并在所述第二数据线单元上形成偶数的数据线。10一种显示装置，其特征在于，。
8、包括如权利要求15任一项所述的阵列基板。权利要求书CN104051455A1/5页4阵列基板及其制备方法、显示装置技术领域0001本发明涉及显示技术领域，特别是涉及一种阵列基板及其制备布线方法、显示装置。背景技术0002静电击穿ESD，ELECTROSTATICDISCHARGE现象是面板制程中阵列基板段工艺的主要不良现象之一，主要原因是由于面板内部大面积金属的存在，在金属溅射和刻蚀过程中积累大量电荷，在电荷转移过程中遇到很细的走线或者线与线交叉的地方，由于瞬间电流过大，容易发生ESD现象，直接影响产品的良品率。0003薄膜晶体管液晶显示器TFTLCD，THINFILMTRANSISTORLI。
9、QUIDCRYSTALDISPLAY在制程过程中，在阵列基板制备工艺结束时，需要进行该工艺的检查，其包括金属线的断开、短接等不良检查。0004为了方便对阵列基板上的布线进行检查，阵列基板一般采用如图1所示的连接方式，数据线贯穿整个阵列基板的衬底基板10的两端，其长度较长，通常将整个面板的数据线分成奇数的数据线简称奇数线40和偶数的数据线简称偶数线50两组，先在衬底基板上形成第一短路线20，在该第一短路线20的上层形成第一绝缘层，并在第一绝缘层的上层形成数据线和第二短路线30，将奇数线40直接连接在第一短路线20SHORTINGBAR上，最后在数据线和第二短路线的上层形成第二绝缘层，该第二绝缘层。
10、上开设有过孔，而偶数线50需要通过第二绝缘层的过孔与第二短路线30连接，最后在过孔处进行ITO沉积，将偶数线50与第二短路线30连接，这样，会使奇数线40和第二短路线30产生交叠。0005虽然数据线上连接有ESD保护器件60，ESD保护器件包括多个TFT，TFT的源极与数据线连接，其漏极与第三短路线连接，源极和栅极之间需要通过ITO连接，而ITO一般是在最后的步骤在进行沉积，由于数据线为较长的金属线，在数据线溅射和刻蚀过程中容易积累静电，而这些静电在ITO沉积之前是不能通过ESD保护器件释放掉的，因此，在上述数据线交叠区域就容易产生ESD现象，影响产品的良品率。发明内容0006一要解决的技术问。
11、题0007本发明要解决的技术问题是如何避免阵列基板上数据线交叠区域发生ESD现象。0008二技术方案0009为了解决上述技术问题，本发明提供的一种阵列基板，其包括衬底基板、自下而上依次形成在所述衬底基板上的第一短路线、第一绝缘层、数据线和第二绝缘层，所述数据线所在的层形成有第二短路线，所述数据线为平行设置的多根，其分为第一数据线单元和第二数据线单元，且每根数据线均连接有ESD保护器件，0010所述第二数据线单元的数据线与第二短路线连接，且所述第一数据线单元的数据线分为两段，第二导电接线穿过第二绝缘层的过孔连接所述第二数据线单元的两段数据说明书CN104051455A2/5页5线；第一导电接线穿。
12、过第一绝缘层和第二绝缘层的过孔连接所述第一数据线单元的数据线和第一短路线。0011进一步地，所述ESD保护器件包括至少一个TFT，所述TFT包括栅极、第一电极和第二电极，所述栅极和第一电极、第二电极之间为所述第一绝缘层，所述第一电极与数据线连接，所述第二电极连接到第三短路线上，第三导电接线穿过第一绝缘层和第二绝缘层的过孔连接所述第一电极和栅极。0012进一步地，所述第一导电接线、第二导电接线和第三导电接线均由ITO材料制成，且所述第一导电接线、第二导电接线和第三导电接线形成于所述第二绝缘层的上层。0013进一步地，所述第一数据线单元上形成奇数的数据线，第二数据线单元上形成偶数的数据线。0014。
13、进一步地，所述第一数据线单元上形成偶数的数据线，第二数据线单元上形成奇数的数据线。0015本发明还提供一种阵列基板的制备方法，其包括以下步骤0016采用第一构图工艺在衬底基板上形成第一短路线的图形，并在第一短路线的上层形成第一绝缘层；0017采用第二构图工艺在第一绝缘层的上层形成数据线和第二短路线的图形，并在数据线和第二短路线的上层形成第二绝缘层，其中，多个数据线分为第一数据线单元和第二数据线单元，第一数据线单元的数据线分为两段；0018在第二绝缘层上开设多个过孔，部分过孔穿过第二绝缘层和第一绝缘层使得第一短路线暴露，剩余部分过孔穿过第二绝缘层使得数据线和第二短路线暴露；0019在具有过孔的第。
14、二绝缘层的上层形成第一导电接线和第二导电接线，所述第一导电接线穿过第一绝缘层和第二绝缘层的过孔连接所述第一数据线单元的数据线和第一短路线，所述第二导电接线穿过所述第二绝缘层的过孔连接所述第一数据线单元的两段数据线；0020并在数据线周边的衬底基板上形成与数据线连接的ESD保护器件。0021进一步地，所述在数据线周边的衬底基板上形成与数据线连接的ESD保护器件的步骤，具体为0022在数据线周边的衬底基板上形成至少一个TFT，在第一短路线所在的层上形成TFT的栅极，并以第一绝缘层作为栅绝缘层，并在数据线所在的层上形成TFT的第一电极和第二电极、第三短路线，最后在具有过孔的第二绝缘层的上层形成第三导。
15、电接线，第一电极与数据线连接，第二电极连接到第三短路线上，第三导电接线穿过第一绝缘层和第二绝缘层的过孔连接第一电极和栅极。0023进一步地，所述第一导电接线、第二导电接线和第三导电接线均采用ITO材料制成，在具有过孔的第二绝缘层的上层沉积ITO以形成第一导电接线、第二导电接线和第三导电接线。0024进一步地，在所述第一数据线单元上形成偶数的数据线，并在所述第二数据线单元上形成奇数的数据线；或者，在所述第一数据线单元上形成奇数的数据线，并在所述第二数据线单元上形成偶数的数据线。0025本发明还提供一种显示装置，其包括上述的阵列基板。说明书CN104051455A3/5页60026三有益效果002。
16、7本发明提供的一种阵列基板及其制备方法、显示装置，第二数据线单元的数据线分成两段，且该两段数据线通过第二导电接线连接，同时第一数据线单元的数据线通过第一导电接线与第一短路线连接，只要未形成第一导电接线和第二导电接线，该第一数据线单元的数据线和第二数据线单元的数据线就不会积累静电，就不会发生ESD现象，第一导电接线和第二导电接线以及ESD保护器件的导电接线可以在最后一步形成，由此可避免阵列基板制备过程中在数据线交叠区域发生ESD现象，而在最后的步骤中，所积累的静电可通过ESD保护器件释放。附图说明0028图1是现有的阵列基板的局部示意图；0029图2是本发明的阵列基板的局部示意图。0030其中1。
17、0、衬底基板；20、第一短路线；30、第二短路线；40、奇数线；50、偶数线；60、ESD保护器件；1、衬底基板；2、第一短路线；3、第二短路线；4、第一数据线单元的数据线；5、第二数据线单元的数据线；6、ESD保护器件；7、第一导电接线；8、第二导电接线；9、第三短路线。具体实施方式0031下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。0032为了测试方便，在TFTLCD制程中，需要对阵列基板上的布线进行检查，因此，为了方便布线检查，阵列基板的数据线一般分为奇偶两组，每组分别连接不同的短路线，如图2所示，本发明的一种阵列基板。
18、，其包括衬底基板1、自下而上依次形成在该衬底基板1上的第一短路线2、第一绝缘层、数据线和第二绝缘层，数据线所在层形成有第二短路线3，数据线为平行设置的多根，其分为第一数据线单元和第二数据线单元，且每根数据线均连接有ESD保护器件6，第二数据线单元的数据线5与第二短路线3连接，且第二数据线单元的数据线5分为两段，第二导电接线8穿过第二绝缘层的过孔连接该第二数据线单元的两段数据线；第一导电接线7穿过第一绝缘层和第二绝缘层的过孔连接第一数据线单元的数据线4和第一短路线2。0033需要指出的是，在第二绝缘层上所形成的过孔分为两类，一类是仅穿过第二绝缘层使得数据线和第二短路线暴露的过孔，在此取名第一类过。
19、孔，该第一类过孔较浅，第二导电接线8的两端则是穿过该类过孔连接第二数据线单元的两段数据线；其中，还包括另一类的过孔，其同时穿过第二绝缘层和第一绝缘层使得第一短路线暴露，取名第二类过孔，该第二类过孔较深，第一导电接线7的两端则是同时穿过了第一类过孔和第二类过孔以连接第一数据线单元的数据线4和第一短路线2。0034由于本发明的第二数据线单元的数据线5分成两段，且该两段数据线通过第二导电接线8连接，同时第一数据线单元的数据线4通过第一导电接线7与第一短路线2连接，只要未形成第一导电接线7和第二导电接线8，该第一数据线单元的数据线4和第二数据线单元的数据线5就不会积累静电，不会发生ESD现象，第一导电。
20、接线7和第二导电接线8说明书CN104051455A4/5页7以及ESD保护器件的导电接线可以在最后一步形成，由此可避免阵列基板制备过程中产生ESD现象，而在最后的步骤中，所积累的静电可通过ESD保护器件释放，因此可避免阵列基板上数据线交叠区域发生ESD现象。0035其中，本发明实施例的ESD保护器件6为现有技术，其包括至少一个TFT，以一个TFT为例，该TFT包括栅极、第一电极和第二电极，栅极和第一电极、第二电极之间为第一绝缘层，该第一绝缘层作为栅绝缘层，第一电极与数据线连接，第二电极连接到第三短路线9上，第三导电接线图中未示出穿过第一绝缘层和第二绝缘层的过孔连接第一电极和栅极，具体地，该第。
21、三导电接线的两端则是穿过了上述的第一类过孔和第二类过孔以连接第一电极和栅极。若是多个TFT的结构，则将该多个TFT进行串联连接。其中，第一电极可为源极，则第二电极为漏极；相反地，第一电极若是为漏极，则第二电极为源极。0036优选地，为了节省工序和减少工艺难度，第一导电接线7、第二导电接线8和第三导电接线均由ITO材料制成，且第一导电接线7、第二导电接线8和第三导电接线形成于同一层，且同时形成在第二绝缘层的上层。0037对于第一数据线单元和第二数据线单元上所形成的数据线，可以为在第一数据线单元上形成奇数的数据线，相应地在第二数据线单元上形成偶数的数据线；或者，在第一数据线单元上形成偶数的数据线，。
22、相应地在第二数据线单元上形成奇数的数据线，如图2所示。0038本发明还提供一种上述阵列基板的制备方法，其包括以下步骤0039采用第一构图工艺在衬底基板1上形成第一短路线的图形，并在该第一短路线的上层以涂覆的方式形成第一绝缘层；0040采用第二构图工艺在第一绝缘层的上层形成数据线和第二短路线的图形，并在数据线和第二短路线的上层以涂覆的方式形成第二绝缘层，其中，多个数据线分为第一数据线单元和第二数据线单元，第一数据线单元的数据线分为两段；0041在第二绝缘层上开设多个过孔，部分过孔穿过第二绝缘层和第一绝缘层使得第一短路线暴露，此类过孔为上述的第二类过孔，剩余部分过孔穿过第二绝缘层使得数据线和第二短。
23、路线暴露，此类过孔为上述的第一类过孔；0042在具有过孔的第二绝缘层的上层形成第一导电接线和第二导电接线，第一导电接线穿过第一绝缘层和第二绝缘层的过孔即分别穿过第一类过孔和第二类过孔连接第一数据线单元的数据线和第一短路线，第二导电接线穿过第二绝缘层的过孔即穿过第二类过孔连接第一数据线单元的两段数据线；0043并在数据线周边的衬底基板1上形成与数据线连接的ESD保护器件6。0044其中，上述的第一构图工艺和第二构图工艺基本一致，为现有技术，主要包括金属薄膜涂层的涂覆、曝光、显影和进行刻蚀工艺。0045具体地可在第一数据线单元上形成偶数的数据线，相应地在第二数据线上形成奇数的数据线；或者，可在第一。
24、数据线单元上形成奇数的数据线，相应地在第二数据线单元上形成偶数的数据线，如图2所示。0046上述的在数据线周边的衬底基板上形成与数据线连接的ESD保护器件的步骤，具体为在数据线周边的衬底基板1上形成至少一个TFT，以一个TFT为例，首先在第一短路线2所在的层上形成TFT的栅极，并以第一绝缘层作为TFT的栅绝缘层，并在数据线所在的说明书CN104051455A5/5页8层上形成TFT的第一电极和第二电极、第三短路线，最后在具有过孔的第二绝缘层的上层形成第三导电接线，其中，第一电极与数据线连接，第二电极连接到第三短路线9上，第三导电接线穿过第一绝缘层和第二绝缘层的过孔即分别穿过第一类过孔和第二类过。
25、孔连接第一电极和栅极。其中，该ESD保护器件的栅极、第一电极和第二电极均采用一次构图工艺形成。第一电极可为源极，则第二电极为漏极；相反地，第一电极若是为漏极，则第二电极为源极。0047优选地，为了节省工序和减少工艺难度，第一导电接线7、第二导电接线8和第三导电接线均采用ITO材料制成，在具有过孔的第二绝缘层的上层沉积ITO以形成第一导电接线7、第二导电接线8和第三导电接线。即，该第一导电接线7、第二导电接线8和第三导电接线在第二绝缘层形成之后的最后步骤采用沉积ITO的方式形成。0048本发明还提供一种显示装置，其包括上述的阵列基板。0049本发明的阵列基板及其制备方法、显示装置，每根数据线都设有ITO连接，且ESD保护器件内部也采用ITO进行连接，而ITO沉积在最后的步骤中完成，可避免阵列基板制备过程中在数据线交叠区域发生ESD现象，所积累的静电可在最后的步骤通过ESD保护器件释放。0050以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。说明书CN104051455A1/2页9图1说明书附图CN104051455A2/2页10图2说明书附图CN104051455A10。