放大器.pdf

本发明提供一种能实现小型化和低功耗化、并能改善三阶互调失真特性的放大器。放大器(10)包括：包含第一背栅极端(B1)的第一FET(M1)；包含第二背栅极端(B2)的第二FET(M2)；包含第三背栅极端(B3)的第三FET(M3)；用于向第一背栅极端(B1)施加电压的第一电源端子(PT1)；用于向第二背栅极端(B2)施加电压的第二电源端子(PT2)；以及用于向第三背栅极端(B3)施加电压的第三电源端子(PT3)。第一至第三电源端子(PT1至PT3)采用能对第一至第三电源端子(PT1至PT3)设定不同电压的结构。

1.  一种放大器，其特征在于，包括：
第一FET，该第一FET包含第一背栅极端；
第二FET，该第二FET包含第二背栅极端；
第三FET，该第三FET包含第三背栅极端；
第一电源端子，该第一电源端子用于向所述第一背栅极端施加电压；
第二电源端子，该第二电源端子用于向所述第二背栅极端施加电压；以及
第三电源端子，该第三电源端子用于向所述第三背栅极端施加电压，
所述第一至第三FET的栅极端共通地相连接，
所述第一至第三FET的源极端共通地相连接，
所述第一至第三FET的漏极端共通地相连接，
所述第一至第三电源端子采用能对所述第一至第三电源端子设定不同电压的结构。

2.  如权利要求1所述的放大器，其特征在于，
所述第一至第三FET的源极端呈直流性地与接地相连接，
所述第一至第三电源端子中的至少一个电源端子具有以所述接地为基准的负电压。

3.  如权利要求2所述的放大器，其特征在于，
所述第一电源端子具有以所述接地为基准的正电压，所述第二电源端子具有与所述接地相同的电压，所述第三电源端子具有所述负电压。

4.  如权利要求2所述的放大器，其特征在于，
所述放大器还包含负电压生成电路，该负电压生成电路用于向所述第一至第三电源端子中的所述至少一个电源端子提供所述负电压。

5.  如权利要求2至4的任一项所述的放大器，其特征在于，
所述放大器还包括共源共栅连接用FET，该共源共栅连接用FET将所述第一至第三FET整体性地进行共源共栅连接，
所述共源共栅连接用FET具有源极端，该源极端用于向所述第一至第三FET的漏极端提供电压和电流，
所述第一至第三FET的栅极端共通地输入有高频功率，
所述放大器对所述高频功率进行放大，将放大后的高频功率从所述第四FET的漏极端输出。

放大器
技术领域
本发明涉及放大器，特别涉及高频放大器的线性化技术。
背景技术
高频放大器例如用于无线通信。高频放大器对高频信号、例如接收信号或发送信号等调制信号进行放大。
高频放大器的特性之一具有线性特性。作为表示放大调制信号的放大器的线性特性的指标，例如已知有三阶互调失真特性(IMD3：Third Order Intermodulation Distortion)和三阶输入拦截点(IIP3：Third Order Input Intercept Point)。
日本专利特开2006-180492号公报公开了一种利用多栅晶体管(MGTR：Multiple Gated Transistor)的放大器。该放大器为了提高线性并减小三阶互调失真，而采用主FET(Field Effect Transistor：场效应晶体管)与辅助FET的特性不同的结构。
现有技术文献
专利文献
专利文献1：日本专利特开2006-180492号公报
发明内容
发明所要解决的技术问题
为了以主FET和辅助FET的各FET的特性不同的方式来构成放大器，日本专利特开2006-180492号公报提出了将提供给放大器的各FET的栅极偏置电压(施加于栅极端的直流电压)分别设定为不同的值、或者对各FET的尺寸进行变更的方案。
在将各FET的栅极偏置电压分别设定为不同值的情况下，在各FET的栅极端上分别设有用于将栅极端互相直流性分离的直流隔断用电容器。然而，若各FET包括直流隔断用电容器，则放大器的尺寸(例如半导体芯片尺寸)会增大，从而难以对放大器进行小型化。
另一方面，在变更FET的尺寸的情况下，若未很好地对FET的功耗进行调节，则消耗电流会根据FET的尺寸而增加。因此，难以使放大器实现低功耗化。
本发明的目的在于，提供一种能实现小型化和低功耗化、并能改善三阶互调失真特性的放大器。
解决技术问题所采用的技术方案
本发明的一个方面是一种放大器，包括：第一FET，该第一FET包含第一背栅极端；第二FET，该第二FET包含第二背栅极端；第三FET，该第三FET包含第三背栅极端；第一电源端子，该第一电源端子用于向第一背栅极端施加电压；第二电源端子，该第二电源端子用于向第二背栅极端施加电压；以及第三电源端子，该第三电源端子用于向第三背栅极端施加电压。第一至第三FET的栅极端共通地相连接，第一至第三FET的源极端共通地相连接，第一至第三FET的漏极端共通地相连接。第一至第三电源端子采用能对第一至第三电源端子设定不同电压的结构。
采用上述结构的放大器包括用于对第一至第三背栅极端施加电压的第一至第三电源端子。另外，第一至第三电源端子具有能设定为不同电压的结构。 因此，在具有上述结构的放大器中，通过对第一至第三电源端子提供不同的电压，能对第一至第三背栅极端提供不同的电压。
通过对第一至第三背栅极端的各背栅极端分别提供适当的电压，能改善放大器的三阶互调失真特性。
采用上述结构的放大器的栅极端共通地相连接。即，无需用于将各栅极端进行直流性分离的直流隔断用电容器。
发明效果
根据本发明，能提供一种能实现小型化和低功耗化、并能改善三阶互调失真特性的放大器。
附图说明
图1是用于说明实施方式1所涉及的放大器的简要结构的图。
图2是表示放大器的三阶互调失真特性(IMD)的曲线。
图3是表示放大器的增益特性的曲线。
图4是示意性表示FET的剖面结构的图。
图5是用于说明用于向背栅极端提供不同电压的结构的图。
图6是用于说明放大器与开关的组合的图。
图7是用于说明利用双工器的通信装置的图。
图8是用于说明放大器的变形例的图。
图9是用于说明负电压生成电路的结构的一个示例的图。
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明。另外，对图中相同或相当的部分附加相同的标号，不重复其说明。
[实施方式1]
图1是用于说明实施方式1所涉及的放大器10的简要结构的图。
放大器10包含作为第一FET的晶体管M1、作为第二FET的晶体管M2、以及作为第三FET的晶体管M3。晶体管M1、晶体管M2以及晶体管M3构成多个放大用晶体管。即，放大器10是包括多个放大用晶体管的放大器。
此外，在放大器由多个放大级构成的情况下，多个放大用晶体管(晶体管M1至M3)也可以用于输入级、级间、以及输出级中的任意一个放大级。
晶体管M1至M3例如是MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应管)。
晶体管M1的栅极端G1、晶体管M2的栅极端G2、以及晶体管M3的栅极端G3共通地相连接。晶体管M1的源极端S1、晶体管M2的源极端S2、以及晶体管M3的源极端S3共通地相连接。晶体管M1的漏极端D1、晶体管M2的漏极端D2、以及晶体管M3的漏极端D3共通地相连接。所谓共通地相连接是指包含电气性地、例如直流性地相连接而施加有共通的直流电压的情况。
晶体管M1、晶体管M2及晶体管M3各自分别包含背栅极端。具体而言，晶体管M1包含背栅极端(第一背栅极端)B1。晶体管M2包含背栅极端(第二背栅极端)B2。晶体管M3包含背栅极端(第三背栅极端)B3。此外，下面参照图4说明“背栅极”。
放大器10还包含电源端子PT1、电源端子PT2、及电源端子PT3。电源端子PT1是用于对背栅极端B1施加电压的第一电源端子。电源端子PT2是用于对背栅极端B2施加电压的第二电源端子。电源端子PT3是用于对背栅极端B3施加电压的第三电源端子。
电源端子PT1至PT3例如在半导体芯片中独立进行布线，从而能良好地进行电隔离。由此，电源端子PT1、电源端子PT2、及电源端子PT3具有被设定成不同电压的结构。例如，电源端子PT1被设定成电压Vb1，电源端子PT2被设定成电压Vb2，电源端子PT3被设定成电压Vb3。此外，即使电源端子PT1至PT3未能良好地进行电隔离，但只要能被分别设定成不同的电压即可。
源极端S1、S2及S3共通地相连接，并经由电感器LS与接地(GND)相连接。即，源极端S1至S3与接地直流性相连接。电感器LS例如提供用于使晶体管M1至M3恰当动作的阻抗。
放大器10还包含电源端子GT1，该电源端子GT1用于向共通连接的栅极端G1、G2及G3提供栅极偏置电压。电源端子GT1例如具有电压Vb0。
栅极端G1至G3与电源端子GT1之间设有电阻Rgb。通过适当选择电阻Rgb，能向栅极端G1、G2及G3提供适当的栅极偏置电压。利用适当的栅极偏置电压，能使晶体管M1、晶体管M2及晶体管M3在所希望的偏置状态下动作。
放大器10还包含晶体管MC。晶体管MC是与多个放大用晶体管(晶体管M1、晶体管M2及晶体管M3)的整体进行共源共栅连接的FET(共源共栅连接用FET)。晶体管MC也与晶体管M1至M3相同，例如由MOSFET构成。
晶体管MC具有源极端SC，该源极端SC用于向源极端S1至S3提供电压和电流。源极端SC与源极端S1至S3相连接。
由电源端子GT2向晶体管MC的栅极端GC提供电压。电源端子GT2例如具有电压VCAS。
晶体管MC的漏极端DC经由电感器LD与电源VDD相连接。由电源端子GT2向栅极端GC提供适当的电压。由电源VDD向晶体管MC提供适当的电压和电流，进而，由晶体管M1向晶体管M3提供适当的电压和电流。因此，晶体管MC和晶体管M1至M3起到放大器的作用。电感器LD将漏极端DC与电源VDD进行高频性(RF性)隔离。
放大器10还包含输入端子(IN)11和输出端子(OUT)12。输入端子11是用于接收放大器10要放大的信号的端子。将高频信号(RF信号)输入至输入端子(IN)11。输出端子12是用于输出经放大器10放大后的信号的端子。从输出端子(OUT)12输出RF信号。即，放大器10是对RF信号进行放大的高频功率放大器。
在输入端子11与晶体管M1至M3的栅极端G1至G3之间，设有电容器Cin。在输出端子12与晶体管MC的漏极端DC之间，设有电容器Cout。Cin和Cout是直流隔断用电容器。Cin和Cout也可以用于匹配电路。
利用以上结构，在放大器10中，将输入端子11所接受的高频功率(RF信号)共通地输入到晶体管M1至M3的栅极端G1至G3。另外，放大器10对高频功率进行放大，将放大后的高频功率从晶体管MC的漏极端DC输出。即，放大器10是利用多个放大用晶体管(晶体管M1至M3)的放大器，并且，是利用晶体管MC的共源共栅连接型的放大器。
在实施方式1所涉及的放大器10中，用于向晶体管M1至M3的背栅极端B1至B3施加电压的电源端子PT1至PT3具有能设定为不同电压的结构。电源端子PT1至PT3具有不同的电压，从而能向背栅极端B1至B3提供不同的电压，对放大器10的特性进行控制。
例如，在将放大器10用于进行无线通信的通信装置的情况下，放大器10用于对调制信号(调制波)进行放大。对于放大调制信号的放大器，能求出高 线性特性的情况较少。作为表示线性特性的指标，例如已知有三阶互调失真特性(IMD3：Third Order Intermodulation Distortion)和三阶输入拦截点(IIP3：Third Order Input Intercept Point)。
根据模拟的讨论结果，在实施方式1所涉及的放大器10中，背栅极端B1至B3具有适当的电压，从而能确认放大器10的线性特性得以改善。
为了改善放大器10的线性特性，背栅极端B1至B3所具有的电压特别优选为是以接地为基准的正电压、与接地相同的电压、及以接地为基准的负电压这三种电压。
图2和图3是用于对表示具有图1所示的放大器10的结构的放大器(以下，该放大器有时也简称为“放大器10”)的线性特性的改善的模拟结果进行说明的图。
图2是表示放大器的三阶互调失真特性(IMD3)的曲线。横轴表示放大器的输出功率(dBm)，纵轴表示IMD3(dBc)。
图2中，示出了线A和线B这两种三阶互调失真特性。线A是实施方式1的特性，线B是比较例。
在图1所示的放大器10中，线A表示将背栅极端B1至B3都设定为不同电压的情况下的放大器10的三阶互调失真特性。具体而言，将背栅极端B1设定为与接地相同的电压，将背栅极端B2设定为以接地为基准的正电压，将背栅极端B3设定为以接地为基准的负电压。
在图1所示的放大器10中，线B表示将背栅极端B1至B3都设定为与接地相同的电压的情况下的放大器10的三阶互调失真特性。
此外，对于其它模拟所需要的条件、提供至各晶体管的栅极偏置电压、以及放大后的功率(信号)的频率等，对线A和线B设定相同条件。从数百MHz至数GHz左右的范围选择频率。
如图2所示可知，与比较例(线B)相比，实施方式1(线A)的IMD3得以改善。改善的量随着放大器的输出功率而发生变化，但在较大的输出功率范围内，可确认IMD3改善了10dB以上。
下面对放大器的线性特性得以如此改善的理由进行说明。作为表示图1所示的晶体管M1这样的FET特性的参数的一个，具有互导gm。晶体管M1的输入、这里是互导gm相对于栅极端G1与源极端S1之间的电压(Vgs)的电平的变化量对三阶互调失真(IMD3)特性存在影响。具体而言，若以Vgs对互导gm进行二阶微分后而得到的gm”相对于Vgs的大小(以下称为“gm”-Vgs特性”)是固定的，则三阶互调失真特性较好。相反，若gm”-Vgs特性不是固定的，则三阶互调失真特性较差。
在晶体管M1中，存在gm”-Vgs特性基本一定的Vgs的范围、以及gm”-Vgs特性不一定(变化较大)的Vgs的范围。例如，若对晶体管M1的背栅极B1施加电压，则gm”-Vgs特性固定(或者接近固定)的Vgs的范围会发生偏移。该偏移的方式可通过施加于背栅极B1的电压来进行控制。关于晶体管M2、M3也相同。
根据实施方式1，对晶体管M1至M3的各背栅极B1至B3施加不同的电压。因此，晶体管M1至M3的gm”-Vgs特性会独立地发生偏移。若对背栅极B1至B3适当地施加电压，则晶体管M1至M3的gm”-Vgs特性会被抵消，gm”-Vgs特性为固定的Vgs的范围得以扩大。其结果是，由晶体管M1至M3所构成的多个放大用晶体管作为整体具有良好的gm”-Vgs特性，即gm”相对于Vgs具有平坦的特性，可获得良好的三阶互调失真。
图3是表示放大器的增益特性的曲线。横轴表示放大器的输出功率(dBm)，纵轴表示增益(dB)。
如图3所示，与比较例(线B)相比，实施方式1(线A)的增益稍许降低，但其降低量最多只有约0.2dB左右，可以说是没有问题的水平。
即，根据图2和图3所示的模拟结果，在实施方式1中，放大器的线性特性即IMD3得以改善。另外，其它放大器的基本特性(例如增益特性)几乎未受到损失。
再次参照图1，在实施方式1所涉及的放大器10中，构成多个放大用晶体管的晶体管M1至M3的栅极端共通地相连接。因此，例如，无需用于将各栅极端进行直流性分离的直流隔断用电容器等。另外，通过对背栅极端B1至B3施加电压，能对放大器10的特性进行控制。该控制并不取决于晶体管M1至M3的尺寸(单元尺寸)等。因此，还能对晶体管M1至M3的尺寸(单元尺寸等)进行优化，以减少消耗电流。
因此，根据实施方式1所涉及的放大器10，能提供一种放大器，该放大器实现了小型化和低功耗化，并改善了例如三阶互调失真特性等线性特性。
如放大器10那样的放大器可运用于各种不同的用途。作为一个示例，放大器可运用于在GPS(Global Positioning System：全球定位系统)中对从卫星所接收到的信号进行放大。另外，后文中所说明的各实施方式所涉及的放大器也可用于无线LAN(WLAN：Wireless Local Area Network：无线局域网)中的信号、以及频分多址接入方式(FDMA：Frequency Division Multiple Access)中的信号的放大。
这里，对图1所示的晶体管M1至M3所具有的背栅极端(B1至B3)进行简单说明。概括地来说，背栅极端是形成FET的主体的背栅极的端部。
图4是示意性地表示实施方式1所涉及的FET的剖面结构的图。
如图4所示，FET70包含主体71、源极72、漏极73、栅极74、以及绝缘膜75。
作为一个示例，主体71由P型半导体基板所形成。源极72和漏极73由N⁺型的半导体所形成。栅极74是金属电极。绝缘膜75例如是氧化膜，使栅极74与主体71、源极72和漏极73绝缘。
主体71、源极72、漏极73及栅极74能进行电气访问。具体而言，主体71具有能向主体71提供电压的背栅极端B。为了向主体71施加电压而向背栅极端B提供电压。同样，源极72具有源极端S，漏极73具有漏极端D，栅极74具有栅极端G。
也可以理解为图4所示的背栅极端B、栅极端G、源极端S及漏极端D各自分别与例如图1所示的晶体管M1的背栅极端B1、栅极端G1、源极端S1及漏极端D1相对应。
基于以上所说明的FET70的结构，对施加于背栅极端B1的电压进行说明。为了便于说明，设源极端S与接地相连接。即，源极端S的电压(电位)与接地相同。
如图4所示，在主体71与源极72之间，形成有PN结。因此，对于背栅极端B，能在没有不希望的电流(漏电流)从主体71流向源极72的范围内向背栅极端B施加电压。例如，若FET70利用硅材料，则能在不超过PN结的(二极管的)正向偏置的阈值电压即约0.7V的范围内，对背栅极端B的电压进行设定。另外，能在不低于PN结的(二极管的)反向偏置的击穿电压的范围内，对背栅极端B的电压进行设定。
即，作为施加于背栅极端B的电压(图1的Vb1至Vb3)，优选为是高于击穿电压(负值)并低于约0.7V的值。
图4作为一个示例示出了主体71由P型半导体基板所形成的情况。然而，主体71也可以不由P型半导体基板所形成，而由N型半导体基板所形成。在主体71由N型半导体所形成的情况下，源极72和漏极73由P⁺型的半导体所形成。由此，在源极72与主体71之间形成有PN结。因此，能考虑PN结的(二极管的)正向偏置的阈值电压和反向偏置的击穿电压来设定背栅极端的电压。
如上所述，在图1所示的放大器10中，向背栅极端B1至B3提供不同的电压。对此，下面将参照图5来进行说明。
图5是用于对用于向晶体管M1至M3的背栅极端B1至B3提供不同电压的结构进行说明的图。
与图1所示的放大器10相比，图5所示的放大器10A包含正电压生成电路13、以及负电压生成电路14。此外，放大器10A还包含电感器Lin。
正电压生成电路13具有能生成以接地(GND)为基准的正电压的结构。负电压生成电路14具有能生成以接地为基准的负电压的结构。对于正电压生成电路13、负电压生成电路14，能使用运用了现有技术的各种电路。下面参照图9对负电压生成电路14的结构的一个示例进行说明。
根据需要，将电感器Lin与电容器Cin一起构成放大器10A的输入匹配电路。
图5中，电源端子PT1与接地相连接。由此，电源端子PT1具有与接地相同的电压。电源端子PT2与正电压生成电路13相连接。由此，电源端子PT2 具有以接地为基准的正电压。电源端子PT3与负电压生成电路14相连接。由此，电源端子PT3具有以接地为基准的负电压。
图5所示的放大器10A内置有正电压生成电路13、负电压生成电路14。由此，在使用放大器10A时，无需在放大器10A的外部设置负电源。
虽然图5中未示出，但在正电压生成电路13与电源端子PT2之间，也可以插入电阻。由此，提供给背栅极端B2的电压较为稳定。另外，在正电压生成电路13与电源端子PT2之间，也可以插入电感器。由此，能将背栅极端B2与电源端子PT2之间进行高频隔离，提供给背栅极端B2的电压较为稳定。同样，在负电压生成电路14与电源端子PT3之间，也可以插入电阻和/或电感器。
[实施方式2]
如上所述，将图1所示的放大器10和图5所示的放大器10A用于通信装置。在这种情况下，放大器例如与开关组合在一起来使用。
图6是用于说明放大器与开关的组合的图。
参照图6，通信装置100包含放大器10A、开关20、功率放大器(PA：Power Amplifier)30。
作为一个示例，图6示出了SPDT(Single Pole Double Throw：单极双掷)开关即开关20。开关20包含端子21、端子22及端子23。
端子21例如与天线(未图示)相连接。天线对高频(RF)的电磁波进行收发。因此，从端子21输出高频功率(发送波)，另外，向端子21输入高频功率(接收波)。发送波和接收波是调制波。端子22与放大器10A的端子11相连接。端子23与功率放大器30的输出相连接。
参照图6，开关20包含晶体管T1至T8、电阻R1至R16、控制端子CT1和CT2。
晶体管T1至T4对端子21与端子22之间的连接状态进行切换。多个晶体管T1至T4配置于端子21与端子22之间，从而对施加于各晶体管的高频信号进行分压，以提高开关20的耐压。
电阻R1至R4的各电阻分别与晶体管T1至T4的栅极端和控制端子CT1相连接。由此，施加于控制端子CT1的电压(例如VCNT1)经由电阻R1至R4被施加于晶体管T1至T4的栅极。若将电压施加于晶体管T1至T4的栅极，则晶体管T1至T4成为导通状态，端子21与端子22之间导通。
电阻R5至R8的各电阻分别与晶体管T1至T4的漏极端和晶体管T1至T4的源极端相连接。即，利用电阻R5至R8，来构成使晶体管T1至T4的漏极端和源极端旁通的路径。由此，例如在晶体管T1至T4截止时，由于高频信号必定会经由电阻R5至R8而被分压，因此，开关20的耐压得以提高。
晶体管T5至T8对端子21与端子23之间的连接状态进行切换。多个晶体管T5至T8配置于端子21与端子23之间，从而对施加于各晶体管的高频信号进行分压，以提高开关20的耐压。
电阻R9至R12的各电阻分别与晶体管T5至T8的栅极端和控制端子CT2相连接。由此，施加于控制端子CT2的电压(例如VCNT2)经由电阻R9至R12被施加于晶体管T5至T8的栅极。若将电压施加于晶体管T5至T8的栅极，则晶体管T4至T8成为导通状态，端子21与端子23之间导通。
另外，利用电阻R13至R16，来构成使晶体管T5至T8的漏极端和源极端旁通的路径。由此，例如在晶体管T5至T8截止时，由于高频信号必定会经由电阻R13至R16而被分压，因此，开关20的耐压得以提高。
利用以上结构，开关20例如能将从端子21接收到的接收波从端子22输出。另外，开关20能将从端子23接收到的发送波输出至端子21。开关20用于例如对通信装置100的发送动作和接收动作进行时间性切换。
放大器10A的输入端子11与开关20的端子22相连接。由此，将天线接收到的接收信号经由开关20的端子21、22输出至放大器10A的输入端子11。放大器10A对该接收信号进行放大，并将其输出至输出端子12。一般，在通信装置中，将低噪声放大器(LNA：Low Noise Amplifier)用于对接收到的高频功率进行放大的放大器。即，在通信装置100中，将放大器10A用作为低噪声放大器。
功率放大器30的输出与开关20的端子23相连接。由此，将由功率放大器30进行放大后的发送信号经由开关20的端子23、21输出。功率放大器30也可以具有与放大器10A相同的结构。即，在通信装置100中，也可以将放大器10A用作为功率放大器。
图6所示的通信装置100通过开关20来切换发送和接收。这样的通信装置例如可适用于使用了时分双工(TDD)方式的通信。作为使用TDD方式的通信装置，例如有无线LAN。即，放大器10A可适用于无线LAN所用的通信装置。
[实施方式3]
在图6中，示出了利用开关20来对发送和接收进行例如时间性切换的类型的通信装置100。另一方面，作为通信装置，还有同时进行发送和接收的类型的通信装置。在这种情况下，在通信装置中，例如使用双工器(DUP)来代替开关。
图7是用于说明利用双工器的通信装置100A的图。
参照图7，通信装置100A包含双工器20A、放大器10A、功率放大器30、天线200。
双工器20A将发送频带的信号(发送信号)与接收频带的信号(接收信号)进行分离。具体而言，双工器20A使接收信号在天线200与放大器10A之间通过。另外，双工器20A使发送信号在功率放大器30与天线200之间通过。
通信装置100A包含混合部40、电压控制型可变增益放大器(VGA：Voltage Controlled Variable Gain Amplifier)41、滤波器42、模数转换器(ADC：Analog to Digital Converter)43、数字信号处理器(DSP：Digital Signal Processor)60。
利用放大器10A来对接收信号进行放大。利用混合部40来对放大后的接收信号进行频率转换(例如下变频)。利用VGA41来将下变频后的接收信号调节成适当的信号电平。利用滤波器42来去除调节成适当的信号电平后的接收信号中的不需要的成分。利用ADC43将去除不需要的成分后的接收信号转换成数字信号。利用DSP60来对转换成数字信号后的接收信号进行处理。
另外，通信装置100A还包含混合器50、VGA51、滤波器52、DAC53。
利用数模转换器(DAC：Digital to Analog Converter)53将DSP60所生成的数字形的发送信号转换成模拟信号。利用滤波器52来去除转换成模拟信号后的发送信号中的不需要的成分。利用VGA51将去除不需要成分后的发送信号调节成适当的信号电平。利用混合器50对调节成适当信号电平后的发送信号进行频率转换(例如上变频)。将上变频后的发送信号输入到功率放大器30。
通信装置100A还包含发送器45。发送器45向混合器40和混合器50提供规定频率的信号。
图7所示的通信装置100A利用双工器20A将发送信号与接收信号进行分离。这样的通信装置例如可适用于使用了频分多址接入(FDMA)方式的通信。作为使用FDMA方式的通信装置，例如有利用CDMA(Code Division Multiple Access：码分多址接入)方式的便携式通信终端。即，放大器10A可适用于利用CDMA方式的便携式通信终端。
[变形例]
再次参照图1，在图1所示的放大器10中，利用晶体管M1至M3这三个晶体管来构成多个放大用晶体管。然而，构成多个放大用晶体管的晶体管数量并不局限于三个。即，构成多个放大用晶体管的晶体管数量可以取各种不同的值。
图8是用于说明作为变形例的放大器10D的图。
如图8所示，放大器10D包含四个以上的晶体管来作为构成多个放大用晶体管的晶体管。具体而言，在放大器10D中，利用晶体管M1至Mn这n个晶体管来构成多个放大用晶体管。
晶体管Mn的栅极端Gn与其它晶体管(M1至M3等)的栅极端(G1至G3等)共通地相连接。晶体管Mn的源极端Sn与其它晶体管(M1至M3等)的源极端(S1至S3等)共通地相连接。晶体管Mn的漏极端Dn与其它晶体管(M1至M3)的漏极端(D1至D3等)共通地相连接。
晶体管Mn包含背栅极端Bn。放大器10D包含用于向背栅极端Bn施加电压的电源端子PTn。电源端子PT1至PTn构成为设定有不同的电压。例如，电源端子PTn具有电压Vbn。
在放大器10D中，通过对电源端子PT1至PTn的电压进行适当设定，能提高放大器10D的特性、例如线性特性。
与图1所示的放大器10相比，图8所示的放大器10D的构成多个放大用晶体管的晶体管数量较多。因此，在放大器10D中，关于施加于各晶体管M1至Mn的背栅极端B1至Bn的电压，可进行多种组合。其结果是，能对放大器10D的特性进行精细的控制。
[负电压生成电路的结构]
图9是用于说明图5等所示的负电压生成电路14那样的负电压生成电路的结构的一个示例的图。
参照图9，负电压生成电路14A包含交流电源300、非门(反相器)301、电容器302、305、晶体管303、304、输出端子306。
交流电源300生成以接地(GND)为基准的交流功率(例如正弦波)。将交流电源300所生成的交流功率输入到反相器301。反相器301根据所输入的交流功率的周期，以接地为基准，来生成具有正和负的电压的矩形波功率。向电容器302输出反相器301所生成的矩形波功率。
电容器302、305接受来自反相器301的功率并进行充放电。
晶体管303、304是FET。晶体管303、304的栅极端与漏极端电气性短路。即，晶体管303和304具有作为以从漏极端向栅极端的方向为正方向的二极管的功能。
在来自反相器301的矩形波功率的电压为正的期间，利用施加于反相器301与晶体管303的源极端(即接地)之间的电压，来对电容器302进行充电，使得反相器301侧成为正。
另一方面，在来自反相器301的矩形波功率的电压为负的期间，电容器302向反相器301进行放电。此时，经由晶体管304对电容器305进行充电，使得晶体管304侧成为负。因此，输出端子306上会产生负电压Vss。
应当认为本次公开的实施方式在所有方面都只是示例而并非是限制性的内容。本发明的范围由专利权利要求的范围来表示，而并非由上述实施方式的说明来表示，此外，本发明的范围还包括与专利权利要求的范围等同的含义及范围内的所有变更。
标号说明
PT1、PT2、PT3、PTn 电源端子
10、10A、10D 放大器
11 输入端子
12 输出端子
13 正电压生成电路
14 负电压生成电路
20 开关
20A 双工器
21、22、23 端子
30 功率放大器
40、50 混合器
42、52 滤波器
45 发送器
71 主体
72 源极
73 漏极
74 栅极
75 绝缘膜
100、100A 通信装置
200 天线
300 交流电源
301、302 反相器
B、B1、B2、B3、Bn 背栅极端
CT1、CT2 控制端子
Cin、Cout、302、305 电容器
D1、D2、D3、DC、Dn 漏极端
G1、G2、G3、GC、Gn 栅极端
LD、LS 电感器
M1、M3、MC、Mn、T1～T8、303、304 晶体管
R1～R16、Rgb 电阻
S1、S2、S3、SC、Sn 源极端
VDD 电源