一种台面沟槽隔离法瞬态电压抑制二极管阵列的芯片及其生产工艺.pdf

本发明涉及一种台面沟槽隔离法瞬态电压抑制二极管阵列芯片及制作工艺，其采用台面工艺在N+面制作台面隔离槽的方法，可以使多个瞬态抑制二极管之间彻底分开，并把表面击穿变为体击穿，增加了二极管的可靠性；采用涂覆硼液态源深结扩散形成P+结的方法，可以代替外延片进行芯片制作，扩散结深平坦均一，衬底无源区宽度可控，不受外延层宽度限制；采用玻璃粉电泳形成台面保护层，增强了二极管阵列的抗机械损伤能力，同时提高了二极管阵列的抗浪涌能力；采用含氯气的烧玻璃方法，可以增加二极管PN结耗尽层的宽度，降低结电容，使二极管可以迅速将浪涌电压箝位到一个安全的电压范围内，以保护后面数字电路不受损坏。

1.  一种台面沟槽隔离法瞬态电压抑制二极管阵列的芯片的生产工艺，其特征在于：包括如下步骤：
1)氧化前清洗：通过电子清洗剂SC₂、去离子水超声清洗等工序，对硅片表面进行化学处理，得到干净的原始P型硅片，电阻率为0.005～0.006Ω.cm；
2)氧化：将清洗干净的硅片在1100～1200℃的氧化炉中双面生长氧化层做掩膜，氧化膜厚度1.5μm～2μm；
3)去单面氧化膜：在氧化后的硅片一面涂敷一层光刻胶，采用氟化铵腐蚀液、去离子水去除硅片另一面氧化层；
4)硼源预沉积：在硅片去除氧化层的一面涂覆一层硼液态源，在60～80℃的温度下烘烤后，在温度为1150～1200℃的扩散炉中进行预沉积；
5)硼源主扩散：对预沉积后的硅片在温度为1260～1280℃的扩散炉进行深结推进扩散，在无氧化层面形成深的P⁺层；
6)扩散后处理：用氢氟酸浸泡、去离子水超声清洗，使硅片分离，并去除表面氧化层；
7)光刻N⁺区：在硅片未扩散P⁺层的一面通过光刻、显影法制作出N⁺区图形；
8)去N⁺区氧化层：采用氟化铵腐蚀液刻蚀出N⁺区；
9)长牺牲氧化层：在硅片表面生长出一层薄的牺牲氧化层；
10)注入磷：通过离子注入方法注入磷离子1.5～2.5*10¹⁶kev，并采用温度为1100～1150℃进行推进5～8h形成PN结；
11)光刻隔离槽：通过涂胶、曝光、显影工序，形成台面隔离槽图形；
12)台面隔离槽腐蚀：使用硝酸、氢氟酸、冰乙酸，按照5:3.3:1的比例腐蚀台面隔离槽，沟槽深度超过N⁺层深度的1.5倍，混酸温度控制在0～2℃，并用去离子水冲净；
13)电泳玻璃：配置电泳液，把硅片放在配置好的电泳液中，根据台面隔 离槽深度需沉积的玻璃重量设置时间，进行玻璃电泳；
14)烧结：把电泳后的硅片在温度为800～820℃的烧结炉中进行烧结，并且通入氧气和含氯气体；
15)去氧化层：用缓冲蚀刻液按照10:1的比例进行浸泡，去离子水超声清洗去除烧结后硅片表面氧化层；
16)镀镍、镀金：将去氧化层后的硅片在专用镀槽中进行镀镍、镀金、干燥；
17)芯片切割：把镀金后的硅片沿切割道划成单个芯片。

2.  如1所述的生产工艺所制得的台面沟槽隔离法瞬态电压抑制二极管阵列芯片，其特征在于：该台面沟槽隔离法瞬态电压抑制二极管阵列芯片结构为N⁺-P-P⁺型；包括位于底部的扩散P⁺区，扩散P⁺区的上方为基区P区，基区P区的上部周边为芯片划道区，基区P区的上部位于芯片划道区内部分隔成多个注入N⁺区，每个注入N⁺区的上部为金属区，相邻的注入N⁺区之间为台面隔离槽。

一种台面沟槽隔离法瞬态电压抑制二极管阵列的芯片及其生产工艺
技术领域
本发明涉及瞬态电压抑制二极管生产技术领域，特别涉及一种台面沟槽隔离法瞬态电压抑制二极管阵列(TVS array)的芯片及其生产工艺。
背景技术
随着电子技术的发展，越来越多的器件与应用需要瞬态电压抑制二极管阵列结构来提供静电放电(ESD)防护，瞬态电压抑制二极管阵列通常为几个甚至几十个以上的瞬态抑制二极管集成于一个芯片内，形成阵列排布的共阳极瞬态抑制二极管模组，多用于防止电路遭受突然的过电压而产生损害，典型应用包含有通用串行总线(USB)电源与数据线防护、数字影像接口、高速以太网、笔记本计算机、显示器等，特别是针对高带宽数据总线的防护。
目前行业内多采用平面工艺制作瞬态电压抑制二极管阵列，存在着一种技术上的缺陷：1)成本较高，工艺复杂；2)PN结在表面形成，采用氧化硅介质膜保护，容易受损伤，二极管在表面击穿；3)多个PN结二极管通常是采用互补式金属氧化物半导体(CMOS)制成形成在半导体衬底上，往往会产生电压大的回弹性，使电路不稳定，被保护器件容易损坏。
发明内容
本发明的目的就是为克服现有技术的不足，设计一种台面沟槽隔离法瞬态电压抑制二极管阵列的芯片及其生产工艺，这种工艺采用挖沟槽玻璃钝化保护台面，提高了瞬态电压抑制二极管阵列的可靠性、稳定性；抗浪涌能力强；工艺简单、成本低；生产效率提高，易于实现大规模生产。
为解决上述问题，本发明采用的技术方案是：一种台面沟槽隔离法瞬态电压抑制二极管阵列的芯片的生产工艺，包括如下步骤：
1)氧化前清洗：通过电子清洗剂SC₂、去离子水超声清洗等工序，对硅片 表面进行化学处理，得到干净的原始P型硅片，电阻率为0.005～0.006Ω.cm；
2)氧化：将清洗干净的硅片在1100～1200℃的氧化炉中双面生长氧化层做掩膜，氧化膜厚度1.5μm～2μm；
3)去单面氧化膜：在氧化后的硅片一面涂敷一层光刻胶，采用氟化铵腐蚀液、去离子水去除硅片另一面氧化层；
4)硼源预沉积：在硅片去除氧化层的一面涂覆一层硼液态源，在60～80℃的温度下烘烤后，在温度为1150～1200℃的扩散炉中进行预沉积；
5)硼源主扩散：对预沉积后的硅片在温度为1260～1280℃的扩散炉进行深结推进扩散，在无氧化层面形成深的P⁺层；
6)扩散后处理：用氢氟酸浸泡、去离子水超声清洗，使硅片分离，并去除表面氧化层；
7)光刻N⁺区：在硅片未扩散P⁺层的一面通过光刻、显影法制作出N+区图形；
8)去N⁺区氧化层：采用氟化铵腐蚀液刻蚀出N⁺区；
9)长牺牲氧化层：在硅片表面生长出一层薄的牺牲氧化层；
10)注入磷：通过离子注入方法注入磷离子1.5～2.5*10¹⁶kev，并采用温度为1100～1150℃进行推进5～8h形成PN结；
11)光刻隔离槽：通过涂胶、曝光、显影工序，形成台面隔离槽图形；
12)台面隔离槽腐蚀：使用硝酸、氢氟酸、冰乙酸，按照5:3.3:1的比例腐蚀台面隔离槽，沟槽深度超过N⁺层深度的1.5倍，混酸温度控制在0～2℃，并用去离子水冲净；
13)电泳玻璃：配置电泳液，把硅片放在配置好的电泳液中，根据台面隔离槽深度需沉积的玻璃重量设置时间，进行玻璃电泳；
14)烧结：把电泳后的硅片在温度为800～820℃的烧结炉中进行烧结，并且通入氧气和含氯气体；
15)去氧化层：用缓冲蚀刻液按照10:1的比例进行浸泡，去离子水超声清 洗去除烧结后硅片表面氧化层；
16)镀镍、镀金：将去氧化层后的硅片在专用镀槽中进行镀镍、镀金、干燥；
17)芯片切割：把镀金后的硅片沿切割道划成单个芯片。
上述的生产工艺所制得的台面沟槽隔离法瞬态电压抑制二极管阵列芯片的结构为N⁺-P-P⁺型；包括位于底部的扩散P⁺区，扩散P⁺区的上方为基区P区，基区P区的上部周边为芯片划道区，基区P区的上部位于芯片划道区内部分隔成多个注入N⁺区，每个注入N⁺区的上部为金属区，相邻的注入N⁺区之间为台面隔离槽。
本发明的有益效果是：1.本发明的瞬态电压抑制二极管阵列芯片的生产工艺，采用涂覆硼液态源(CSD)深结扩散形成P+结的方法，可以代替外延片进行芯片制作，成本低，同时扩散结深平坦均一，衬底无源区宽度可控，不受外延层宽度限制。
2.采用磷离子注入前形成一层牺牲氧化层的方法，可以起到吸附杂质的作用，使磷离子分布均匀，减少漏电流。
3.采用在N+面制作台面隔离槽的方法，可以使多个瞬态抑制二极管之间彻底分开，并把表面击穿变为体击穿，增加了二极管的可靠性。
4.采用玻璃粉电泳形成台面保护层，增强了二极管阵列的抗机械损伤能力，同时提高了二极管阵列的抗浪涌能力。
5.采用含氯气的烧玻璃方法，可以增加二极管PN结耗尽层的宽度，减小基区宽度，降低结电容，使二极管可以迅速将静电、浪涌电压限制箝位到一个安全的电压范围内，以保护后面数字电路不受损坏。
6.通过选取合适的电阻率，扩散结深度及基区宽度，可以使二极管具有可控的回弹性，既增加了二极管的钳位电压(Vc)能力，又使电压回弹不会低于反向电压值，可以有效地保护电路中的器件。
附图说明
图1是本发明的结构示意图；
图2是图1的俯视结构示意图；
图3是图1中A部的放大结构示意图；
图4是一个将矩阵式的六个瞬态抑制二极管进行封装的示意图；
图5是本发明的工艺流程图；
图1至图3中：1、扩散P⁺区，2、基区P区，3、注入N⁺区，4、台面隔离槽，5、金属区，6、钝化玻璃层，7、芯片划道区。
具体实施方式
下面通过具体实施例对本发明所述的一种台面沟槽隔离法瞬态电压抑制二极管阵列的芯片及其生产工艺作进一步的详细描述。
如图5所示，一种台面沟槽隔离法瞬态电压抑制二极管阵列的芯片的生产工艺，包括如下步骤：
1)氧化前清洗：通过电子清洗剂SC₂、去离子水超声清洗等工序，对硅片表面进行化学处理，得到干净的原始P型硅片，电阻率为0.005～0.006Ω.cm；
2)氧化：将清洗干净的硅片在1100～1200℃的氧化炉中双面生长氧化层做掩膜，氧化膜厚度1.5μm～2μm；
3)去单面氧化膜：在氧化后的硅片一面涂敷一层光刻胶，采用氟化铵腐蚀液、去离子水去除硅片另一面氧化层；
4)硼源预沉积：在硅片去除氧化层的一面涂覆一层硼液态源，在60～80℃的温度下烘烤后，在温度为1150～1200℃的扩散炉中进行预沉积；
5)硼源主扩散：对预沉积后的硅片在温度为1260～1280℃的扩散炉进行深结推进扩散，在无氧化层面形成深的P⁺层；
6)扩散后处理：用氢氟酸浸泡、去离子水超声清洗，使硅片分离，并去除表面氧化层；
7)光刻N⁺区：在硅片未扩散P⁺层的一面通过光刻、显影法制作出N⁺区图形；
8)去N⁺区氧化层：采用氟化铵腐蚀液刻蚀出N⁺区；
9)长牺牲氧化层：在硅片表面生长出一层薄的牺牲氧化层；
10)注入磷：通过离子注入方法注入磷离子1.5～2.5*10¹⁶kev，并采用温度为1100～1150℃进行推进5～8h形成PN结；
11)光刻隔离槽：通过涂胶、曝光、显影工序，形成台面隔离槽图形；
12)台面隔离槽腐蚀：使用硝酸、氢氟酸、冰乙酸，按照5:3.3:1的比例腐蚀台面隔离槽，沟槽深度超过N⁺层深度的1.5倍，混酸温度控制在0～2℃，并用去离子水冲净；
13)电泳玻璃：配置电泳液，把硅片放在配置好的电泳液中，根据台面隔离槽深度需沉积的玻璃重量设置时间，进行玻璃电泳；
14)烧结：把电泳后的硅片在温度为800～820℃的烧结炉中进行烧结，并且通入氧气和含氯气体；
15)去氧化层：用缓冲蚀刻液按照10:1的比例进行浸泡，去离子水超声清洗去除烧结后硅片表面氧化层；
16)镀镍、镀金：将去氧化层后的硅片在专用镀槽中进行镀镍、镀金、干燥；
17)芯片切割：把镀金后的硅片沿切割道划成单个芯片。
如图1、图2、图3所示，上述的生产工艺所制得的台面沟槽隔离法瞬态电压抑制二极管阵列芯片的结构为N⁺-P-P⁺型；包括位于底部的扩散P⁺区1，扩散P⁺区1的上方为基区P区2，基区P区2的上部周边为芯片划道区7，基区P区2的上部位于芯片划道区7内部分隔成多个注入N⁺区3，每个注入N⁺区3的上部为金属区5，相邻的注入N⁺区3之间为台面隔离槽4，台面隔离槽4中设置有钝化玻璃层6。
按此方法制作的瞬态抑制二极管阵列的参数：
      
图4给出了一个将矩阵式的六个瞬态抑制二极管进行封装的示意图。将每个瞬态抑制二极管的阴极通过封装引脚(1、2、3、4、5、6脚)引出，而它们的阳极则通过芯片背面电极共同引至地脚(7、8脚)。
上述的实施例仅例示性说明本发明创造的原理及其功效，以及部分运用的实施例，而非用于限制本发明；应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。