同步模式检测装置和同步模式检测方法 【技术领域】
本发明涉及一种同步模式检测装置和方法，用来检测一种以预定间隔插入到数字信号序列中的同步模式。
背景技术
把一个ID号码和其他数据加入到数字数据的一个指定单元以形成一个数据块。将一个检错码、一个纠错码以及与此类似的代码加入到这样的数据块以形成一个带有错误码的数据块。当带有错误码的数据块要被记录在记录介质上或发送到传输路径时，在数据调制过程中以预定间隔插入一个同步模式到所述带有错误码的数据块中。
在数据读出处理过程中，从输入到数据读出处理设备的信号中检测出同步模式。从同步模式插入的位置开始，为每一个符号划分和解调数据。另外，基于来自同步模式中的顺序信息获得数据块的排列信息。执行纠错过程和类似过程以重建数据读出信号。
如上所述，同步模式检测是数据读出系统最重要的功能。可以毫不夸张的说，同步模式检测能力决定着数据读出的能力。
同步模式处理部件检测同步模式、检查其可靠性，并使同步模式间隔的周期计数器(帧计数器)与检测时序同步。因此也就产生了一种信号，该信号可控制数据符号的划分、数据信号流的解调以及解调出来的数据的数据块排列。要求同步模式处理部件具备如下功能，帧计数器必须与数据读出的同步模式同步。即使在由于信号缺陷同步模式被遗漏的情况下，也必须正确地建立数据读出控制同步。同步模式处理器件不必检测出在数据调制过程产生的伪同步模式。通过使用锁相环电路(PLL)从读出信号流中产生一个读时钟，用来读数字信号或同步模式。如果一个信号流被一些错误所破坏，锁相环的周期就会改变，导致同步模式间的时钟数量的变化。即使在这种情况下，也必须配置同步处理部件，使其能够执行正确的同步处理。
为满足同步检测保护的要求，在日本专利申请KOKOKU出版物No.5-74147中提出了一种同步电路。
在现有技术中使用的同步模式检测保护电路，使用异步时限控制方案，用于在电路变得不同步时执行再同步处理。这种电路的缺点在于，因为其自身在第一次再同步处理时消除伪同步的能力较弱，它具有帧计数器和检测窗口产生器的多种组合，而且，它只能通过一个预先被子帧计数器确认的同步模式来执行主帧计数器的再同步。在此同步模式检测保护电路中，基于没有同步处理的周期长度检测出同步状态或异步状态。也就是说，从异步状态恢复到同步状态不可能在短时间内完成。
【发明内容】
本发明的目的是提供一种能够在短时间内将异步状态恢复到同步状态的同步模式检测装置和方法。
根据本发明一方面，提供一种同步模式检测装置，包括一个同步模式检测单元，被配置成从输入信号中检测出同步模式；多个同步模式保护单元，被配置成保护所述同步模式检测单元检测出的同步模式；一个可靠性评估单元，被配置成评估由所述多个同步模式保护单元产生的多种同步模式保护情况的可靠性；以及一个选择单元，被配置成基于由所述可靠性评估单元对所述多种同步模式保护情况的可靠性评估，选择一种由预定同步模式保护单元保护的同步模式。
根据本发明一方面，提供一种应用于以下所述装置的同步模式检测方法，所述装置包括：一个同步模式检测单元，其从输入信号中检测出同步模式，以及多个同步模式保护单元，其保护所述同步模式检测单元检测出的同步模式，所述方法包括：评估由所述多个同步模式保护单元产生的多种同步模式保护情况的可靠性，以及基于所述多种同步模式保护情况的可靠性评估，选择一种由预定同步模式保护单元保护的同步模式。
在下面的说明中将详细描述本发明的其它目的及其优点，有些通过说明书是显而易见的，有些要通过本发明的使用来了解。通过后面特别指出的工具和组合可以实现和获得本发明的目的和优点。
【附图说明】
并入说明书构成说明书一部分的附图示意了本发明的当前优选实施例，它们结合以上的概述和后面的详细介绍，用来解释本发明的原理。
图1是一个信息读出装置实例的框图，该装置可读出记录在光盘上的信息。
图2是记录在DVD上的ECC块的数据结构的例子。
图3是图2所示的ECC块内的数据排列改变，并且从ECC块产生了16个记录区的状态图。
图4示出了通过添加同步模式到图3所示的记录区域以实际记录该记录区域所产生的物理区域的数据结构。
图5是一种同步模式检测装置示例的框图。
图6是图5所示的同步模式检测装置的详细布置框图。
图7是图6所示的同步模式检测装置的操作时序图。
图8是同步模式检测装置的另一个示例的框图。
图9是图8所示的同步模式检测装置的详细布置框图；
图10是图9所示的同步模式检测装置的操作时序图；
图11是根据本发明第一个实施例的同步模式检测装置的框图；
图12是根据本发明第一个实施例的同步模式检测装置的详细布置框图；
图13是根据图12所示的第一个实施例的同步模式检测装置的操作时序图。
图14是根据图11和图12所示的第一个实施例的同步模式检测装置的操作流程图。
图15是根据本发明第二个实施例的同步模式检测装置的框图；
图16是根据图15所示的第二个实施例的同步模式检测装置的详细布置框图；
图17是根据图16所示的第二个实施例的同步模式检测装置的操作时序图；
图18是根据图15和16所示的第二个实施例的同步模式检测装置的操作流程图；
图19是根据本发明第三个实施例的同步模式检测装置的框图；
图20是根据图19所示的第三个实施例的同步模式检测装置的详细布置框图；
图21是根据图20所示的第三个实施例的同步模式检测装置的操作时序图；
图22是在每一个同步模式检测装置内的窗口产生器的电路布置框图；
图23是在图22所示的窗口产生器的输出中检测出同步且在该窗口外检测出同步时的操作时序图。
【具体实施方式】
下面参照附图描述本发明的实施例。
把一个ID号码和其他数据加入到数字数据的一个特定单元以形成一个数据块。将一个检错码、一个纠错码以及与此类似的码子加入到这样的数据块以形成一个带有错误码的数据块。当带有错误码的数据块被记录在记录介质上或发送到传输路径时，在数据调制过程中以预定间隔插入一个同步模式到带有错误码的数据块中。对于这种信号的读出而言，同步模式检测保护功能非常重要，本发明已经获得了一种具有良好性能的同步模式检测保护方案。下面将以一种迅速流行起来的DVD方案作为例子进行详细说明。
图1示出了作为功能单元的DVD读出装置的处理步骤。
光学拾波器P3从DVD介质P1读出信号，DVD介质P1的旋转受光盘电机P2控制，读出的信号被二进制化单元P4转换为“1”或“0”电平信号。被转换的信号又被读时钟生成锁相环电路产生的读时钟(CLK)转换成信道比特流信号。同步分离单元P5从信道比特流信号中检测出一个同步模式。使计数旋转数的计数器(在下文被称为帧计数器或1/N频分器)与检测到的同步模式的周期同步。基于同步后的计数器输出的信号，信道比特流信号从同步模式开始被顺序分割成符号数据，送到解调单元P6解调为原始信号。解调后数据中的错误数据由纠错码解码单元P7纠正。区域处理单元P8把数据打包成符合每一个区域要求的格式。解扰单元P9取消数据中的扰码，重建原始数据并把它传送到一个I/O(输入输出)接口P10，I/O接口P10再把接收到的数据传送出去。记录在DVD上的数据被加扰，以防记录相同的数据，这是因为如果继续记录相同的数据，DVD读出设备里的伺服系统就会变得不稳定。
图2示出了DVD上的ECC块的结构。数据块的结构为每列172个字节，共192行。也就是说，一个数据块由172*192个字节组成。把一个16字节长的纠错外码“PO”加入到数据块的列的方向上，一个10字节长的纠错内码“PI”加入到数据块的行的方向上，因此，就形成了一个182*208字节的数据块。
图3是图2所示的ECC块内的数据排列改变，并且从ECC块产生了16个记录区的状态图。图2所示的16行PO的每一行都被抽出来，然后每隔12行插入到192行当中去，这种处理方式被称作行交织。经过这样处理就形成了每个都含有(12+1)行的记录区域。
图4示出了通过添加同步模式到图3所示的记录区域而产生的物理区域，用来实际记录该记录区域。共有8种同步模式SY0到SY7(每一种同步模式“SY*”实际上有4种模式，例如，用于抑制记录信号的DC成分)。每一种同步模式由32个信道比特组成。紧随同步模式之后的数据区域是通过将图3所示的有(172+10＝182)字节的行分成两部分并将每一字节转换成16个信道比特得到的。也就是，(172+10)/2＝91字节，91*16＝1456信道比特。结果每一行由两个SYNC帧组成。行的排列可以基于每一行上的同步模式的组合来决定。
转换成这种物理区域的信号被记录在介质上。在被图1所示系统读出处理时，信号以信道比特的形式被读出，并从同步模式开始被顺序分割成每一个都含有16信道比特的符号。经过这样的处理，解调器就可得到被解调数据的每一个字节。如果同步模式检测的起点偏移一个信道比特，那么整个SYNC帧就会变成错误数据。一个从输入信号检测出来的同步模式也许可以使用，但是该同步模式可能被一个故障或与此类似的东西破坏。另外，数据区域也许会变成与同步模式相同的模式，因此，检测出来的同步模式不能直接使用。
在一般方法中，读出同步处理的执行是以从帧计数器输出的信号为基础的，该帧计数器是根据SYNC帧的长短来旋转的，并且帧计数器与被检测的同步模式同步。这些将在下面参考图5和6做一描述。
图6所示的同步模式检测保护方案能够处理上面所描述的各种问题。在这种方案中，可以基于无同步时的帧的数量检测出系统离开同步时的异步状态。因此这种检测需要花费很长时间。
图5是同步模式检测装置的一个例子的框图。
与输入信号1比特同步的时钟2，提供给同步模式检测器3和1/N频分器5。1/N频分器5的输出信号9作为一种同步信号用做系统控制。作为基本操作，将1/N频分器5的输出信号提供给窗口产生器6。从由先前检测出的同步模式同步的定时产生一个窗口信号，所述窗口信号在帧间距(帧距)的位置两侧具有预定宽度。窗口信号通过选择器8提供给门4。通过打开从同步模式检测器输出(同步)信号的开关使一路同步信号传送给1/N频分器5，从而执行同步处理。即时在SYC是在窗口产生器6输出的窗口信号之外的一点处被检测出时，也不给1/N频分器5提供同步信号SYC。因为这个原因，即使当一个伪SYC被检测到时，1/N频分器5也不会执行任何不正确的同步处理。然而，如果窗口时钟2是以不正确的频率在一个特定部分产生，那么窗口信号就会偏离正确的SYC产生位置。为了阻止发生这样的现象，从输出信号9处输出的信号由计数器7计数。检测到在指定数量的帧之间不提供SYC给1/N频分器5。直到给1/N频分器5提供SYC时，从计数器7输出的信号才会通过选择器8以打开门4的开关。当提供通过门的SYC时，计数器7就会被清零。通过这样的操作，假如1/N频分器5跳出同步，就会根据计数器的输出信号强迫执行再同步。
图6是图5所示装置的详细布置的框图。图7是图6所示的装置的操作时序图。
同步模式检测器D1、1/N频分器(帧计数器)C1、窗口产生器WG1、计数器(非同步计数器)C3、与门A1以及或门O1以图6所示方式连接在一起。如图7所示，从与同步检测位置间隔预定时间长度的位置产生窗口信号G1。在该窗口信号检测出一个SYC，以便同步1/N频分器C1。
从与下一个SYC检测位置间隔预定时间长度的位置再一次检测到该窗口信号G1。1/N频分器C1是一个循环计数器。因此，如果一个SYC被遗漏，则1/N频分器就会从应该检测到SYC的地方开始重复计数过程。当在该窗口信号再一次检测到一个SYC时，1/N频分器C1就会被SYC同步。在这个过程当中，如果一个错误出现并干扰了时钟(PLCK)，那么在该窗口信号和SYC之间的同步就会偏移。在这种情况下，计数器C3就会对异步帧进行计数。当计数达到一个指定值时，就会从计数器C3的输出端输出一个信号，为1/N频分器C1提供无窗口限制的SYC。假如用在第一次再同步过程中的SYC是一个伪SYC，计数器就会再一次计数指定数目的异步帧。同步化过程也会根据SYC再一次进行。如上所述，在图5、6和7所示的方案中，假如在第一次再同步过程中产生一个伪SYC，就会需要很长一段时间去建立正确的同步。因此不能正确地读出被分割成符号的数据。为了解决这个问题，提出一种如图8所示的同步模式检测装置。
图8是同步模式检测装置的另一范例的框图。这种同步模式检测装置与图5所示的装置不同之处在于，除了1/N频分器5和窗口产生器6外，还布置了1/N频分器11和窗口产生器12。而且，窗口产生器6和12产生的窗口信号中只有一个用作开关信号，以提供一个SYC给1/N频分器5。
计数器7输出的信号被用作选择窗口产生器6或12的信号。更具体说，当在预定的时间周期内没有执行同步时，用来同步1/N频分器11的门10就会被强迫接通，以使应急的1/N频分器同步。由于此时门4的接通是由窗口产生器12产生的窗口信号控制的，因此几乎不可能提供一个伪SYC给1/N频分器5。图9是图8所示装置的详细布置框图。图10是图9所示装置的操作时序图。
如图9所示，除了图6所示的组成部分外，还增加了1/N频分器(帧计数器)C2、窗口产生器WG2、与门A2和A3以及或门O2。根据计数器C3的输出，一个SYC首先被送到1/N频分器C2。只有当一个SYC是在窗口产生器WG2的输出时序内产生时，用做同步的SYC才会被提供给1/N频分器C1。如图10所示，根据计数器C3的输出信号，首先提供SYC给1/N频分器C2，只有当一个SYC在下一帧产生的窗口信号内产生时，1/N频分器才能被同步。如图10的时序图所示，即使当计数器C3的OUT信号被接通并第一次产生一个伪SYC时，计数器C3也不会被清零。当按照正确的帧间距连续产生SYC时，1/N频分器就被同步，并且计数器C3被清零。因此，即使一个伪SYC产生，也不会像图5那样出现同步延迟。
当在图10设置一个异步状态时，在图9所示的计数器C3计数的帧满预定数量之前，不执行再同步处理，在图10(N帧)+(C3输出)上的所有数据是错误数据。即使当符号数据分离和解调后的数据被用来做纠错处理时，也可能会产生一个超出纠错能力的错误。图10所示信号遗漏区域就是一个错误。然而当读时钟(PLCK)恢复正常状态时，在此之后的区域当中，即使解调后的数据也被优先读为正确数据。
图11-19所示的同步模式检测装置可以解决上述问题。更具体点说，产生读出处理同步摸式用于数据读出处理的多个同步保护单元始终在工作。当主同步保护单元被置于异步状态时，其他单元就会在很短时间内建立同步，以设置一个同步状态。经过这样的安排，异步持续的时间就会很短，这些将会进行更详细的说明。多个同步模式检测保护系统，或者，例如，两个系统始终在工作。除同步检测保护系统的检测窗口外的区域，该区域目前被用做控制的功能，被其他同步模式检测保护系统监视。当处于监视一方的系统确保同步状态的可靠性时，该系统就被用做读出控制同步部件。
在图5或图9中的异步状态检测帧的数目N，在考虑到可靠性时，被设置为10左右。按照这样的一套系统，在对数据做如图2所示的纠错处理时，一旦产生一个异步状态，这种状态将持续超过12或更多的帧，在图2中，由于有六行或更多的行变为错误数据，这些错误有时会超出系统纠错能力。
图11是根据本发明的第一个实施例的同步模式检测装置的框图。这套装置具有与图8所示的装置几乎一样的组成部件。然而，在图11所示的同步模式检测装置中，一个同步模式保护系统(在后面将称之为保护系统A)包括一个门4、1/N频分器5、窗口产生器6和选择器14。同样，一个与之独立的同步模式保护系统(在后面将称之为保护系统B)包括门10、1/N频分器11、窗口产生器12和选择器15。每一个保护系统的状况由可靠性确定部件13来掌握，这个部件将决定哪一个保护系统的输出将被用做数据读出控制同步模式。既然这样，如果系统A的输出信号目前被用作数据读出控制同步模式，系统B一直在检测除系统A的窗口产生器的输出以外的数据区域，这是非常重要的，假如系统A的窗口输出被从数据读出同步模式分离出来(异步状态)，系统B就会很快检测出一个可靠的同步模式。当可靠性决定部件13判定在系统B一方的同步模式检测保护具有较高的可靠性时，选择器16就会改变读出控制同步模式到系统B一方，结果系统A就在检测除系统B的窗口产生器输出外的数据区域的同步模式。在图11所示方案中，当被同步模式检测器3检测的数据读出同步模式使1/N频分器(帧计数器)同步时，读出同步模式就会一直受到窗口产生器保护。两个检测保护系统各自都监视除另外一个系统作为检测保护区域的窗口产生器区域外的数据区域。经过这样的安排，即使当目前所用的同步模式检测保护系统被置于一种异步状态，读出控制同步模式也会很快返回到正确的同步状态。
图12是根据图11所示的第一个实施例的同步模式检测装置的详细布置框图。图13是图12所示的电路的操作时序图。图14是图11和12所示的根据第一个实施例的同步模式检测装置的操作流程图。在系统A和系统B当中，目前正在输出信号的系统将被指定为主FC，另一个被指定为子FC。
图11所示的同步模式检测器3相当于与图12所示的同步模式检测器D1，同步模式检测保护系统A包括频分器(帧计数器)C1、窗口产生器WG1、门A1(与门)、门A2(与门)、门O1(或门)、门O2(或门)以及门O3(或非门)。同样，系统B包括频分器(帧计数器)C2、窗口产生器WG2、门A6(与门)、门A5(与门)、门O5(或门)、门O4(或门)以及门O6(或非门)。
一个D-FF电路FF10、D-FF电路FF11和连接到D输入终端的门电路组成了可靠性判定部分13。D-FF电路FF11的输出信号是选择读出控制同步模式的信号。将参考图13描述当系统A的输出被选作同步模式输出(FF11-Qn＝1)时所执行的操作。
当一个同步模式SYC在窗口产生器WG1(ST11)的窗口输出处被检测到时(ST12为是)，就从门A1和O1输出一个同步信号STB1，使1/N频分器C1同步(ST13)。即使当在正确的SYNC之间检测到一个伪SYNC时，系统A方的门电路也会消除信号。另一方面，当系统B在非系统A的窗口信号G1的区域处检测到一个SYNC(SYC)(ST12为否)时，系统B的门NO6和A5的输出就变为“H”，产生STB2，结果1/N频分器C2就被伪SYNC同步。当产生STB2时，D-FF电路FF9被设为“O”，门NO6变为“L”。正因为如此，就无条件的禁止接收STB2。当一个SYNC在系统B的窗口信号G2处被检测到时，这个窗口信号是根据下一个帧间距产生的，就会检测到在系统B一方与检测到的同步模式同步的过程被连续执行了两次(ST14为是)(ST15为是)，在这种情况下，由于1/N频分器C2被伪SYNC同步，下一个帧间距检测不到SYNC，因此D-FF电路FF9被重新设为初始状态“1”。
即使在系统A一方，每当产生STB1时，D-FF电路FF8都会被设为“0”。因此认为同步处理被正确执行。如果在这种状态下产生一个失误，并且读时钟PLCK在某个特定区域造成一个错误状态，那么即使当正常的工作过程恢复后窗口信号G1和SYNC检测位置也会产生一个偏移，检测不到STB1，系统B只在窗口信号G1区域外的区域接收SYNC。当检测到一个伪SYNC时，与伪SYNC同步的同步过程首先建立。其次，由于在窗口信号G2处没有检测到SYNC，就会设置初始状态。1/N频分器C2就会与下一个正确的SYNC同步。当下一个SYNC因此在窗口信号G2处被检测到时，可靠性检测部件的门NO2就变为“O”，以复位D-FF电路FF10(D-FF电路FF10被设为“0”)。当在下一帧产生的窗口信号G2处产生一个SYNC时，门NO7变为“H”，D-FF电路FF11变为“1”，使“SEL1＝L”“SEL2＝H”，因此系统B输出读出控制同步模式。这样，当系统B根据帧间距连续两次检测到SYNC时(在ST16为是)，SEL信号就被改变。SEL2变为“1”以便输出信号被选择器16转换(ST17到ST19)。如上所述，构成两个同步保护系统，即系统A和系统B。在读出控制同步模式输出方的窗口信号区域以外的区域始终被另一方保护系统检测。经过这样的安排，一个异步状态就会被很快判定，并创建一个正确的读出控制同步模式。
图15是根据本发明第二个实施例的同步模式检测装置的框图。在图11所示的根据本发明的第一个实施例的同步模式检测装置内，一个读出控制同步模式的输出是通过在系统A和B的输出之间转换来实现的(1/N频分器)。在图15所示的根据本发明第二个实施例的同步模式检测装置内，也配备了系统A和系统B，并且系统A一直输出一个读出控制同步模式，即就是，省略了开关转换部分。系统A要么被系统A要么被系统B的窗口信号同步，通常情况下被系统A的窗口信号同步。系统B等待在系统A窗口信号外检测到的同步模式。如图11所示根据本发明第一个实施例的同步模式检测装置的系统B一样，当具有该帧间距的一个SYNC被连续3次检测到时，可靠性检测电路就会发一个选择器信号给选择器8，使系统B的窗口信号被用作系统A的窗口信号。因此，系统A就被系统B的窗口信号同步。
图16是图15所示的根据本发明第二个实施例的同步模式检测装置的详细布置框图。图17是图16所示电路的操作时序图。图18是根据本发明第二个实施例的同步模式检测装置的操作流程图。系统A将被指定为主FC，系统B将被指定为子FC。
当一个SYNC在窗口产生器WG1(ST12)的窗口输出信号G1处被检测到时，输出一个读出控制同步模式的1/N频分器(帧计数器)C1产生一个STB1，STB1通过门A1使1/N频分器C1同步(ST22为是)(ST23)。另外，D-FF电路FF6被设为“1”。另一方面，当一个SYNC在窗口输出信号G1的区域之外检测到时(ST22为否)，穿过系统B的门A3输出一个STB2使1/N频分器C2同步，这时，STB2重新设置D-FF电路FF6的值。如果当D-FF电路FF6被复位时，在系统B的窗口信号G2处没有检测到SYNC，门被设计成不产生STB2。当SYNC在下一个窗口信号G2处再一次被检测到时，D-FF电路FF7就被设置。当SYNC在下一个窗口信号G2处再一次产生时，窗口信号G2就被用来产生STB1，STB1穿过门A2使1/N频分器C1同步。更具体点说，当在窗口产生器WG1的窗口信号G1之外连续3次检测到满足帧间距的SYNC(ST24为是)(ST25为是)(ST26为是)时，系统A的1/N频分器C1就会被同步(ST27)。因此，读出控制同步模式输出的时序就被改变，并且使读出控制同步模式与正确的SYNC同步。
图19是根据本发明第三个实施例的同步模式检测装置的框图。图19所示的同步模式检测装置是通过对图15所示同步模式检测装置增加一种功能形成的。图11所示根据第一个实施例和图15所示根据第二个实施例的同步模式检测装置都有多个检测保护系统。通过所述多个检测保护系统，可在很短的时间内检测到异步状态。也就是，所述多个检测保护系统可检查在读出控制同步模式的输出时序之外是否检测到一个可靠的同步模式。在上述的第一个和第二个实施例中，都必须连续3次满足帧间距以证实其可靠性。可靠性检测方法不受此限制。如果同步模式包含一个综合模式，如一个控制码，可在连续2次检测到包括控制码的同步模式时建立同步过程。或者，假设在输出读出控制同步模式的保护系统一方连续禁止同步化处理，而另一系统在预定的时间段内不能连续3次检测到同步模式，在这种情况下，当预定的时间段已经过去时，可根据只连续两次检测到同步模式来建立同步。图19所示的计数器7检测到主系统在预定的时间段期间没有被同步化，当检测到在预定的时间段内主系统没有被同步，而子系统连续2次检测到同步模式时，主系统就被子系统同步化。这里的主系统包括门4、1/N频分器5以及窗口产生器6，子系统包括门10、1/N频分器11和窗口产生器12。
图20是根据图19所示的第三个实施例的同步模式检测装置的详细布置框图。图21是图20所示电路的操作时序图。
图22是在每一种同步模式检测装置所用的窗口产生器(WGn)的电路示例框图。图23是在图22所示的窗口产生器输出窗口内和在该窗口之外检测到一个SYNC时的操作时序图。图22不限制本发明，只是说明窗口产生器的一个电路的例子，以帮助大家更容易的理解本发明的工作情况。
根据本发明的各种实施例的同步模式检测装置能被有效应用于数字数据传输方案的同步处理。然而，在如光盘这样的记录介质上，在内部和外围都具有几乎不变的记录密度，如果在盘上的读出位置发生变化，输入速率就会有很大的改变。为了阻止发生这样的现象，同时增加读出处理速度，使用宽带的读时钟。在这样的系统里，当信号被失误或与此类似的东西破坏时，在自身的时钟方案中，一个读时钟错误是无法避免的，结果，就会发生数据错误。至于数据结构，一般说来，1个符号数据＝多个信道比特。控制符号划分的同步模式检测保护系统有一个重要的功能，就是使由于信号结构造成的错误数据最小化。
尤其是由于近来记录密度增加，纠错码的冗余系数被压缩以提高纠错能力。为做到这一点，纠错块的容量趋于增加。因此很难通过交织处理来分布错误。简而言之，如何减少异步状态更重要。
本发明的功能和作用可归纳如下：
(1)在传统的同步模式检测保护系统中，都配备一个同步帧计数器。同步是根据一个检测到的同步模式的检测状况而建立的。如果由于一些原因而设置了一个异步状态，异步状态持续的时间(没有同步的帧的数目)被计数，由此通过释放这种状况来指定强迫同步，因此直到建立同步时将花费整个预定时间。相反，在本发明中，由于异步状态不是以时间为基础而检测的，就可以在很短的时间里恢复同步状态，去执行读出处理。
(2)在传统的同步模式检测保护系统中，即使当正常的同步模式被检测到时，如果该同步模式是在窗口信号外检测到的，那么也不会执行同步处理的。在本发明中，在很短的时间里就可检测到正常的同步模式，并且读出控制同步模式是处于一种异步状态，因此就可以阻止由于异步状态造成的任何错误数据的增加。
(3)在本发明中，由于读出控制同步模式能被设置给一个预定的帧计数器，系统和电路就可以具有简单的布置。
(4)传统的同步模式检测保护系统通过一个产生的窗口信号来消除伪同步模式。因此当系统的窗口信号发生偏移时，就会设置一个异步状态。在本发明中，一个同步模式检测保护系统只是在另外一个同步模式检测保护系统的窗口信号之外的范围内执行检测的，因此，异步状态的检测和再同步处理能够同时进行。
(5)当可靠性检测是在两个满足帧间距的帧连续被检测到的情况下执行时，检测过程可能在无关紧要的错误连续出现的地方无法进行。在本发明中，可靠性检测的水平是能够控制的(检测水平要求可被放松)，因此同步也容易被建立。
(6)在本发明中，由于为了可靠性检测可综合几种不同的方案，那么可靠性检测水平的执行就可根据形势而定。一般说来，当满足帧间距的同步模式被连续3次检测到时，就可以判定它的可靠性比不能连续3次检测到同步模式的系统的可靠性高。
本领域的技术人员很容易想到其他优点和修改。因此，从更广的层面上说，本发明并不局限于在此展示和描述的具体细节和代表性实施例。从而在不偏离所附权利要求书和它们的等效物定义的本发明一般概念的精神或范围的情况下，可以做各种修改。