制造加速计的方法.pdf

制造于晶片上的器件通过在覆盖晶片上形成一种样式的粘合环，且对齐并在热压缩下粘合两个晶片到一起而被封装，所以每个器件(20)的操作部件(22)被各自的粘合环(21)包围。所述的粘合环通过占据被环跨接的器件上表面中的任何沟槽(25)或其它不连续部分，如导电轨(23)而提供密封。加速计是通过在衬底(1)的顶部蚀刻至少一个空腔，粘合中间材料层(6)至所述衬底的顶部上，沉积金属化层至中间层上，且蚀刻金属化层和中间层以形成垂悬于每个空腔上的传感器结构而制造的。沉积在衬底(30)上的下金属化层的导电轨(31，32)与导电轨(37，38)交叉而没有电连接，导电轨(37，38)沉积于中间层(35，36)的上面。电桥是通过在中间层下边形成空腔(33，34)以容纳下导电轨而制造的。

1.  一种粘合覆盖晶片(34)至器件晶片的方法，所述器件晶片具有衬底(30)和形成于所述衬底的一个面上的各个器件的图案，所述方法包括以下按所述顺序执行的步骤：
(a)在所述覆盖晶片的一个面上形成玻璃粘合环(35)，所述粘合环被限定尺寸并被安置在所述覆盖晶片上，当所述覆盖晶片和所述器件晶片对齐时，所述粘合环分别包围所述器件晶片上的各个器件(12-2)；
(b)对齐并放置所述覆盖晶片于所述器件晶片上，其中所述覆盖晶片的所述一个面邻近所述衬底的所述面，在所述衬底上形成各个器件的图案，所述两个晶片对齐，其中所述粘合环分别围住所述的各个器件(12-3)；
(c)暴露所述对齐的晶片于真空中(12-4)，且增加所述晶片的温度至预定的粘合温度(12-6)；
(d)施加偏压力(12-7)以促使所述对齐的晶片靠到一起，且压缩所述粘合环；
(e)降低所述晶片的温度至室温(12-8)，且当所述晶片的温度低于第一预定温度时移去力；以及
(f)当所述晶片的温度低于第二预定温度时，将真空连通空气(12-9)。

2.  如权利要求1所述的粘合覆盖晶片至器件晶片的方法，其中所述的粘合环和所述覆盖晶片的各个部分结合，在执行完所述步骤(a)到(f)之后，分别在各个器件周围和上方提供密封。

3.  如权利要求1或2所述的粘合覆盖晶片至器件晶片的方法，其中所述的各个器件的图案是通过在所述衬底(30)的一个面上形成一个或多个层(31)制造的，且所述一个或多个层的最外层具有开口的沟槽(33)。

4.  如权利要求3所述的粘合覆盖晶片至器件晶片的方法，其中器件的每个所述沟槽的总宽部分是通过各个粘合环(35)的一部分跨接的，且基本上也由各个粘合环(35)的一部分占据。

5.  如前面任一权利要求所述的粘合覆盖晶片至器件晶片的方法，其中步骤(a)包括下列按所述顺序执行的步骤(g)至(n)：
(g)通过混合玻璃粉和流动液体制备玻璃糊(13-1)；
(h)用一层所述玻璃糊涂覆所述覆盖晶片的一个面(13-2)；
(i)在预烧温度预烧所述的玻璃糊(13-3)；
(j)在所述玻璃糊层上加光刻胶层(13-4)；
(k)软焙烧所述光刻胶层(13-5)；
(l)光刻成图案(13-6)并显影(13-7)所加的光刻胶层；
(m)硬焙烧所述成图案并显影的光刻胶层(13-8)；以及
(n)蚀刻所述预烧的玻璃糊层(13-9)以于所述覆盖晶片的一个面上形成玻璃粘合环，所述粘合环被限定尺寸且被安置在所述覆盖晶片上，当所述覆盖晶片和所述器件晶片对齐时，所述粘合环分别围住所述器件晶片上的各个器件。

6.  如权利要求5所述的粘合覆盖晶片至器件晶片的方法，其中所述玻璃糊是按照15克玻璃粉对2毫升流动液体的近似比率制备的。

7.  如权利要求5或6所述的粘合覆盖晶片至器件晶片的方法，其中所述玻璃粉具有近似15微米到40微米之间的标称颗粒尺寸。

8.  如权利要求5到7中任一条所述的粘合覆盖晶片至器件晶片的方法，其中所述玻璃粉是标称颗粒大小近似为40微米的玻璃粉。

9.  如权利要求5到8中任一条所述的粘合覆盖晶片至器件晶片的方法，其中所述的玻璃粉是标称颗粒大小近似为15微米的铁玻璃粉。

10.  如权利要求5到9中任一条所述的粘合覆盖晶片至器件晶片的方法，其中所述预烧温度在350℃到425℃之间。

11.  如权利要求5到10中任一条所述的粘合覆盖晶片至器件晶片的方法，其中所述预烧温度近似为400℃。

12.  如权利要求5到11中任一条所述的粘合覆盖晶片至器件晶片的方法，其中所述光刻胶层的厚度近似为6微米。

13.  如权利要求5到12中任一条所述的粘合覆盖晶片至器件晶片的方法，其中所述软焙烧在近似90℃的温度进行。

14.  如权利要求5到13中任一条所述的粘合覆盖晶片至器件晶片的方法，其中所述硬焙烧在近似100℃的温度进行。

15.  如权利要求5到14中任一条所述的粘合覆盖晶片至器件晶片的方法，其中所述玻璃糊层的蚀刻使用硝酸。

16.  如权利要求15所述的粘合覆盖晶片至器件晶片的方法，其中所述硝酸的浓度近似为15∶1。

17.  如权利要求5到16中任一条所述的粘合覆盖晶片至器件晶片的方法，其中所述粘合温度的摄氏值至少比所述预烧温度的摄氏值高10％。

18.  如前面权利要求中任一条所述的粘合覆盖晶片至器件晶片的方法，其中所述真空的压力近似为5毫巴。

19.  如前面权利要求中任一条所述的粘合覆盖晶片至器件晶片的方法，其中所述真空在步骤(c)中的所述温度增加之前保持预定的时间间隔，该预定时间间隔近似为2.5分钟。

20.  如前面权利要求中任一条所述的粘合覆盖晶片至器件晶片的方法，其中在步骤(c)，所述晶片的温度在约2分钟的时间段内初始增加至近似440℃。

21.  如前面权利要求中任一条所述的粘合覆盖晶片至器件晶片的方法，其中所述粘合温度近似为450℃。

22.  如前面权利要求中任一条所述的粘合覆盖晶片至器件晶片的方法，其中所述偏压力逐渐增加至预定力。

23.  如权利要求22所述的粘合覆盖晶片至器件晶片的方法，其中所述的预定力在3000牛顿到4000牛顿之间。

24.  如权利要求23所述的粘合覆盖晶片至器件晶片的方法，其中所述预定力近似为3500牛顿。

25.  如权利要求22、23或24所述的粘合覆盖晶片至器件晶片的方法，其中所述偏压力在预定的时间段内保持在预定力。

26.  如权利要求25所述的粘合覆盖晶片至器件晶片的方法，其中所述预定的时间段在20分钟到40分钟之间。

27.  如权利要求26所述的粘合覆盖晶片至器件晶片的方法，其中所述预定时间段近似为30分钟。

28.  如前面权利要求中任一条所述的粘合覆盖晶片至器件晶片的方法，其中所述的力初始从0牛顿增加至近似10牛顿，且保持在近似10牛顿约15秒。

29.  如权利要求28所述的粘合覆盖晶片至器件晶片的方法，其中所述的力进一步增加至近似100牛顿，且保持在近似100牛顿约15秒。

30.  如权利要求29所述的粘合覆盖晶片至器件晶片的方法，其中所述的力进一步增加至近似3500牛顿，且保持在近似3500牛顿约27分钟。

31.  如前面权利要求中任一条所述的粘合覆盖晶片至器件晶片的方法，其中所述第一预定温度约为350℃。

32.  如前面权利要求中任一条所述的粘合覆盖晶片至器件晶片的方法，其中所述第二预定温度约为250℃。

33.  如前面权利要求中任一条所述的粘合覆盖晶片至器件晶片的方法，其中所述覆盖晶片和所述器件衬底的直径都约为6英寸。

34.  一种密封的器件，所述器件形成于器件晶片的一部分上，所述器件晶片部分具有衬底(30)，所述器件制造于所述衬底的一个面上，所述器件晶片的一部分被覆盖晶片(34)的一部分覆盖，所述覆盖晶片的一部分通过粘合环(35)粘合到所述器件晶片的一部分上，所述粘合环密封所述器件。

35.  一种密封器件，所述器件由形成于衬底(30)的一个面上的一层或多层制造，所述器件具有覆盖晶片(34)，其通过粘合环(21，35)粘合到所述层的最外层表面，所述粘合环围住且密封至少所述器件的操作部分。

36.  如权利要求35所述的密封器件，其中所述覆盖晶片是硅晶片的一部分。

37.  如权利要求35和36中任一条所述的密封器件，其中所述覆盖晶片通过热压缩粘合方法粘合到所述层的最外层表面。

38.  如权利要求35到37中任一条所述的密封器件，其中所述覆盖晶片通过权利要求1到33中任一条所述的方法粘合到所述层的最外层表面。

39.  如权利要求34到38中任一条所述的密封器件，其中所述粘合环是玻璃材料。

40.  如权利要求34到39中任一条所述的密封器件，其中所述器件是加速计。

41.  一种制造加速计的方法，包括下列步骤：
在衬底(1)的顶部蚀刻至少一个空腔(5)，
粘合材料顶层(6)至所述衬底的顶部上面，
沉积金属化层(7)至所述材料层上，且
蚀刻所述材料顶层以形成垂悬于每个空腔之上的传感器结构。

42.  如权利要求41所述的制造加速计的方法，其中所述衬底是绝缘材料。

43.  如权利要求41所述的制造加速计的方法，其中所述衬底用绝缘材料层(3)覆盖。

44.  如权利要求41到43中任一条所述的制造加速计的方法，进一步包括在每个蚀刻步骤之前掩膜所述衬底的步骤。

45.  如权利要求44所述的制造加速计的方法，进一步包括成图案所述掩膜(4)的步骤。

46.  如权利要求44或45所述的制造加速计的方法，进一步包括在蚀刻所述材料顶层之前，将所述掩膜层成图案为横梁图案，以形成所述的传感器结构。

47.  如权利要求44到46中任一条所述的制造加速计的方法，进一步包括在每个蚀刻步骤之后执行回蚀步骤以除去不需要的掩膜层。

48.  一种加速计，其包括：
底部衬底层(1)，
粘合到所述底层的顶层(6)，
在所述底部衬底层中的至少一个空腔(5)，其在所述顶层粘合到所述底层之前形成，
形成于所述顶层，且垂悬于所述空腔上的电容性传感器结构，和
至少一个点(10)，其适合于与所述电容性传感器结构的每个部分接触的电连接。

49.  如权利要求48所述的加速计，其中所述顶层由硅材料形成。

50.  如权利要求48或49所述的加速计，其中所述底层由绝缘材料形成。

51.  如权利要求48或49所述的加速计，其中所述底层用绝缘材料层(3)覆盖。

52.  如权利要求34到40中任一条所述的密封器件，其中所述器件是由权利要求41到47中任一条所述的方法制造的加速计。

53.  如权利要求34到40中任一条所述的密封器件，其中所述器件是权利要求48到51中任一条所述的加速计。

54.  一种制造晶片构成的器件的方法，包括下列步骤：
(o)沉积第一金属化层至衬底(30)的一个面上，
(p)选择性蚀刻所沉积的第一金属化层以提供一图案，其包括至少一个导电轨(31，32)，
(q)在晶片(35，36)的第一个面内，选择性蚀刻至少一个空腔(33，34)，
(r)粘合所述晶片已蚀刻的第一个面至所述衬底的顶部，以使所述空腔在至少一个导电轨的上面，
(s)沉积第二金属化层至所述粘合晶片的外部表面，
(t)选择性蚀刻第二金属化层以提供图案，其包括至少一个导电通路(37，38)，所述导电通路在所述导电轨上面，但不与所述导电轨产生导电性连接，以及
(u)选择性蚀刻所述晶片以提供器件结构。

55.  如权利要求54所述的制造晶片构成的器件的方法，其中所述衬底是绝缘材料。

56.  如权利要求55所述的制造晶片构成的器件的方法，其中所述衬底是玻璃。

57.  如权利要求54所述的制造晶片构成的器件的方法，其中所述晶片是硅晶片。

58.  一种制造加速计的方法，所述加速计通过权利要求41到47中任一条所述的方法制造，且通过权利要求1到33中任一条所述的方法封装。

59.  如权利要求58所述的制造加速计的方法，其中所述器件晶片是用权利要求54到57中任一条所述的方法制造的。

制造加速计的方法
技术领域
本发明涉及微机电和微电子器件及其制造方法，具体涉及惯性器件，例如要求有垂悬质量的加速计或陀螺仪。本发明也涉及封装和密封具有深绝缘沟槽的、由晶片构成的器件，且涉及与微机电和微电子器件电连接的方法。
背景技术
目前制造的微机电惯性器件被用于多种应用，包括汽车气囊和惯性导航向导系统。对于如汽车气囊这样的应用，惯性器件如加速计，需要既精确又便宜。
微机电加速计通过使用类似于或同于在集成电路制造中使用的制造工艺步骤而形成于衬底上。微机电器件将电气和机械功能组合到一个器件中。微机电器件的制造通常是基于制造和处理多晶硅(polysilicon)和牺牲材料如二氧化硅(SiO₂)或硅玻璃的轮换层。多晶硅层是逐层形成并成图案以形成器件结构。一旦结构形成，通过蚀刻除去牺牲层以释放用于操作的微机电器件的多晶硅元件。在某些微机电加速计中除去牺牲材料包括使用各向同性释放蚀刻(isotropicrelease etch)以从加速计的底表面释放加速计的横梁(beam)。这种释放蚀刻具有蚀刻横梁部件的缺点，且减少加速计的检验质量(proofmass)和效用。
微机电和微电子器件最好是在晶片制造阶段被封装并密封，即作为基础器件制造的一部分。然而，获得高度密封性的密封是困难的，特别是当存在绝缘电走线(runner)的深沟槽时，而电走线不在器件的上表面的平面内。
而且，现有技术中，从器件到外部连接端子的互连是通过电走线提供的，电走线有时顺着迂回的线路，而迂回的线路需要大面积晶片。如果要求有沟槽以绝缘临近的走线，那么所需的额外晶片面积甚至更大。在某些情形下，这个问题已经通过使用交叉连接(crossingconnections)在现有技术中得到解决，例如，通过双层金属化。这要求电介质层的钝化且在在某些情形下要求电介质层的平面化，这样就引入了进一步的复杂性和问题。
发明内容
本发明地一个实施例的目标是通过一种方法提供一种加速计或其它的惯性器件，该方法至少减少现有技术的某些问题，这些问题和蚀刻及释放(release)横梁结构相关。
本发明的第二个实施例的目标是提供一种封装和密封器件的方法，该器件通过晶片制造工艺制造，且特别是具有深绝缘沟槽的这种器件。
本发明第三个实施例的目标是提供一种制造晶片构成的器件的方法，所述器件具有电绝缘的导电轨，它们互相交叉。
本发明第四个实施例的目标是提供一种制造和密封微机电和微电子器件的方法，所述器件具有通过多个晶片金属化层而结合的深绝缘沟槽和交叉的电连接。
本发明的一个方面在广义上说包括一种制造加速计的方法，包括下列步骤，蚀刻至少一个空腔于衬底的顶部内，粘合一个材料层到该衬底的顶部，沉积金属化层至用于电连接的材料层上，以及蚀刻材料层以形成至少两组独立的横梁于每个空腔之上。
衬底优选为绝缘材料。理想地，衬底是由玻璃或其它同等材料形成的。
优选地，每组横梁固定在衬底上。
优选地，一组横梁包括允许横梁从其一个末端左右移动的装置。理想地，允许横梁移动的所述装置是弹簧或束缚(tether)装置。
优选地，制造加速计的方法进一步包括在蚀刻衬底之前掩模衬底的步骤。
优选地，制造加速计的方法进一步包括使用光刻工艺对掩膜成图案的步骤。
优选地，合适的材料层为硅材料。
优选地，合适的材料层按要求薄化。
优选地，制造加速计的方法进一步包括在蚀刻各组横梁之前掩膜合适的材料层。
优选地，制造加速计的方法进一步包括在蚀刻各组横梁之前以横梁图案对掩膜层成图案。
优选地，制造加速计的方法进一步包括在蚀刻各组横梁之后进行回蚀以除去不需要的掩模层。
本发明另一方面在广义上包括加速计，其包括：底部衬底层，在底部衬底层中的至少一个空腔，一个上部层(upper layer)，形成于上部层中且垂悬于空腔之上的至少两组横梁，适合于电连接至每组横梁的至少一个点，其中空腔是在垂悬的横梁形成之前形成的。
另一个方面，本发明可泛泛地说是一种粘合覆盖晶片至器件晶片的方法，器件晶片具有衬底和制造于衬底一个面上的各个器件的图案，该方法包括下列步骤，它们按下述顺序执行：
(a)在覆盖晶片的一个面上形成玻璃粘合环，粘合环被定尺寸且被安置在覆盖晶片上，当覆盖晶片和器件晶片对齐时粘合环分别围住器件晶片上的各个器件；
(b)对齐并放置覆盖晶片于器件晶片上，且覆盖晶片的一个面毗连衬底的一个面，衬底上形成有各个器件的图案，两个晶片和粘合环对齐，粘合环分别围绕各个器件；
(c)暴露对齐的晶片于真空中，且增加晶片的温度至预定的粘合温度；
(d)施加一个力促使对齐的晶片连在一起并且压缩粘合环；
(e)当晶片温度低于第一预定温度时，降低晶片温度至室温且移去力；
(f)当晶片温度低于第二预定温度时，将空气通入真空。
优选地，各个器件的图案是通过在衬底的一个面上形成一个或多个层制造的，且一个或多个层的最外面有开口沟槽。
优选地，在执行了步骤(a)到(f)之后，粘合环和覆盖晶片的各部分结合，在各个器件周围及其上提供各自的密封。
优选地，各个粘合环的一部分横跨且充分地占据器件的每个所述沟槽的全部宽度部分。
优选地，步骤(a)包括下列(g)到(n)的步骤，它们按所述的顺序执行：
(g)混合玻璃粉末和流动液体(vehicle liquid)制备玻璃糊；
(h)在覆盖晶片的一面上涂覆一层玻璃糊；
(i)在预烧温度预烧玻璃糊；
(j)在玻璃糊层上涂一层光刻胶；
(k)软焙烤(soft baking)光刻胶层；
(l)光刻形成图案且显影光刻胶层；
(m)硬焙烤(hard baking)已显影的光刻胶层；且
(n)蚀刻玻璃糊层以在覆盖晶片的一个面上形成玻璃粘合环，粘合环被定尺寸且被安置在覆盖晶片上，当覆盖晶片和器件晶片对齐时，粘合环分别包围器件晶片上的各个器件。
另一方面，本发明可泛泛地称为密封的器件，所述器件是由在衬底的一个面上形成的一个或多个层制造的，所述器件有一个帽，这个帽通过粘合环被粘合到所述层的最外表面上，该粘合环至少包围且密封所述器件的操作部分。
另一方面，本发明可泛泛地说是一种晶片构成的器件的制造方法，包括步骤：
(o)沉积第一金属化层至衬底的一个面上，
(p)选择性蚀刻沉积的第一金属化层以提供包括至少一个导电轨的图案，
(q)选择性蚀刻在晶片第一个面内的至少一个空腔，
(r)粘合晶片已蚀刻的第一个面至衬底的顶部，以使空腔在至少一个导电轨的上面，
(s)沉积第二金属化层至粘合的晶片的外表面上，
(t)选择性蚀刻第二金属化层以提供图案，该图案包括至少一个导电通路，该导电通路在导电轨的上面，但不与导电轨电连接，以及
(u)选择性蚀刻晶片以提供器件结构。
可进一步说本发明存在于此处所述或附图示出的部件或特征的任何可替换的组合中。这些部件或特征的公知的而没有明白地陈述的等价物仍然被认为包括在内。
附图说明
本发明优选的形式、系统和方法将参考附图进一步说明，仅通过举例的方式并且不是为了限制，其中；
图1A显示具有掩膜层的玻璃衬底，
图1B显示具有绝缘层和掩膜层的衬底，
图2显示具有成图案的掩膜层的衬底，
图3显示具有蚀刻于其中的空腔的衬底，
图4显示粘合到衬底的顶层(top layer)，
图5显示顶层薄化到所需的厚度，
图6显示金属化层沉积到顶层上，
图7显示金属化层成图案以形成电连接，
图8显示在顶层和金属化层上的掩膜层，该金属化层的图案为加速计传感器图案，
图9显示产生加速计传感器图案的沟槽蚀刻结果，
图10显示回蚀结果，回蚀除去掩膜层，
图11是用本发明的方法形成的加速计的顶视图，
图12是用于覆盖器件如加速计的方法的流程图，
图13是图12中的步骤2的进一步细节的流程图，
图14是器件晶片的布局图，显示由粘合环固定的加速计器件，
图15是图14中的线条X-X’处的覆盖的晶片部分的概略性横截面图，以及
图16是粘合的晶片对的一小部分的透视图，显示在上部和下部金属化层的导电轨之间的电绝缘的和电连接交叉的连接。
具体实施方式
图1A显示电绝缘材料的衬底1。衬底被掩膜层4覆盖于其顶表面上。衬底1可由任何适合的电绝缘材料，如玻璃，派热克斯玻璃(Pyrex)或其它具有相似特性的材料形成。
图1B显示替代的晶片布置，其中衬底2由电导或半导材料如硅形成。在该布置中，衬底2具有沉积于其顶表面上的电绝缘层3。用于绝缘层的合适材料包括氧化物、氮化物、PSG、玻璃粉等。
在图1A和图1B两种布置中，衬底1或绝缘层3的顶表面都沉积有掩膜层4。掩膜层是由用于在(图1A中的晶片的)衬底1或(图1B中的晶片的)绝缘层3和衬底2中形成空腔的标记形成图案的。掩膜层也可以由用于对齐目的的标记形成图案，该对齐目的对工艺后面的步骤有用。掩膜层可由铬或任何其它合适的材料形成，例如多晶硅。图2显示已成图案的掩膜层。正如本领域技术人员所熟知的，形成掩膜层的图案可使用光刻工艺，这也通常应用于晶片制造工业中。
图3显示蚀刻在衬底1中的空腔5。蚀刻可以用任何合适的工艺如各向异性蚀刻工艺进行。在空腔蚀刻完成后，余下的掩膜层被除去。
随后，半导材料如硅顶层6被粘合到衬底1，如图4所示。可使用任何合适的粘合技术将两层粘合到一起。例如，合适的技术可以是阳极粘合、共熔粘合或热压粘合。可替换地，可使用任何其它合适的技术。如果顶层6比传感器所要求的厚度厚，那么它被薄化到所需的厚度。用于薄化顶层的技术包括湿化学蚀刻、背面磨削(backgrinding)、研磨(lapping)、化学机械抛光或这些和其它技术的组合。
图5显示顶层6以所要求的厚度和衬底1粘合。顶层的厚度确定传感器的横梁厚度。由所述工艺形成的传感器的电容也与横梁厚度有关。传感器对加速力的灵敏度也与横梁厚度有关。横梁越厚，横梁的指定位移的电容电荷越大。较厚横梁的另一个效应是传感器的振动质量或检验质量较大。这还增加传感器对低重力的灵敏度。
在粘合衬底1和顶层6及薄化顶层(如果需要)步骤之后，金属化层7沉积到顶层6的上面。金属化层被用于形成电连接以进一步电连接到传感器。图7显示金属化层7的图案化以形成电连接。
下一步工艺是沉积掩膜层8于金属化层7和顶层6之上。再次使用合适的工艺，如光刻工艺使掩膜层8形成图案。如图8所示，使掩膜层成图案以形成加速计的传感器结构。在这个例子中，加速计的传感器结构包括在空腔的每一边的两个类梳子结构，和在每一边具有类梳子结构的中央横梁。从中央横梁延伸的每个类梳子结构和另一个类梳子结构相互齿合(图11示出更多细节)。然而，可使其它合适结构在掩膜上形成图案。
在掩膜形成图案之后，掩膜被蚀刻，如图9所示，以产生传感器的结构，该传感器垂悬于衬底1的空腔5之上。这个蚀刻步骤可由各向异性蚀刻法执行。在衬底1中形成空腔5的步骤在顶层6粘合到衬底之前，这个步骤消除了在传感器的横梁下面蚀刻以通过各向同性蚀刻法从衬底释放它们的必要。这避免了和各向同性蚀刻法相关的问题，包括各向同性蚀刻刻掉太多的横梁厚度，因此，降低传感器的灵敏度和电容。
最后的工艺步骤是进行回蚀以从传感器的顶部除去不需要的掩膜层9，如图10所示。进一步的可选步骤是在金属化层之上提供钝化层。传感器现在是可使用的，且可被封装至晶片级上以使得能够将晶片切割成单个的芯片。
图11是用本发明的方法形成的传感器的顶视图。如图11中看到的那样，传感器结构垂悬在空腔5之上。传感器结构包括四组固定的电容性的极片，它们在固定模块10被固定到衬底1上。每组电容性极片包括一组横梁，横梁组一端固定在更宽的横梁上，以梳状排列。更宽的横梁然后被固定到固定模块上。第二组电容性极片示于15。该组电容性极片中央具有较宽的横梁以及从该较宽横梁两边以直角延伸的较小横梁。该组电容性极片的较宽横梁通过弹簧装置13束缚在固定件12上。弹簧装置13允许电容性极片15在箭头16所示的方向上移动。可以使用允许电容性极片在一个方向上移动的任何合适装置。
每个固定模块10或12包括用于电连接的金属化区域7。电连接也可在晶片的其它区域提供，晶片连接到固定模块10或12上。虽然固定模块都在同一个衬底上，但底部晶片的绝缘特性保持固定模块相互之间电绝缘。在该结构下面的空腔5在底部晶片内，允许该结构垂悬且自由地对平行于晶片表面的加速力作出反应。这允许电容变化被探测到，电容变化由移动相对于固定极片的运动极片的力引起。
图12和13显示一种方法的步骤，通过该方法，上述的加速计或其它由晶片制造技术形成的器件可被晶片帽覆盖且密封，该晶片帽通过玻璃粘合环粘合且密封到该器件，如下面详细所述。
一种带有加速计或其它器件的阵列或图案的器件晶片以上述方式或通过晶片制造领域熟知的其它晶片制造工艺制备。在图12中的步骤12-1表示该工艺。
粘合环的图案形成于覆盖晶片的一个面上，由图12中步骤12-2表示。在优选实施例中，覆盖晶片是硅材料的晶片。形成粘合环的图案以便当覆盖晶片和器件晶片对齐时，粘合环至少围住器件晶片上各个器件的操作部分。优选的光刻方法通过图13中所示的工艺更详细地说明，通过该方法，粘合环形成于覆盖晶片上(图12中的步骤12-2)。
参考图13，特别是步骤13-1，玻璃糊是通过混合玻璃料流动液体(frit vehicle liquid)和玻璃粉或铁玻璃(ferro glass)粉制备的。例如，20毫升的流动液体倒到150克的玻璃粉或铁玻璃粉中，并至少混合5分钟。标称玻璃粉颗粒大小优选在约15微米到约40微米之间。一种合适的粉是标称颗粒大小为15微米的铁玻璃粉。更优选地，玻璃糊是用标称颗粒大小为40微米的玻璃粉制成的。一般地，所选粉末的颗粒大小适合于被封装的器件上表面的沟槽或沟道的宽度和高度。
覆盖晶片的一个面用一层玻璃糊涂覆(图13中的步骤13-2)，通过合适的丝网印刷技术可以把玻璃糊完全涂覆于晶片的完整表面，如晶片制造领域的技术人员所熟知的那样。优选地，覆盖晶片可用新鲜制备的玻璃糊涂覆。特别是，最好在其制备当天使用玻璃糊。
所涂覆的玻璃糊层约在350℃到425℃之间预烧(图13中的步骤13-3)，且优选地约在400℃。
可以测量玻璃层的厚度，以确认已达到合适的厚度。当沟槽约为30微米到40微米深时，优选的厚度约在80微米到120微米之间(如下面进一步的解释)。一般地，优选的玻璃层厚度至少比沟槽的深度多20％。具体地，玻璃层的厚度约为沟槽深度的两倍。
通过光刻工艺，粘合环从玻璃层形成，光刻工艺遵从在晶片制造领域所熟知的基本步骤。
用光刻胶层涂覆已烧的玻璃层(图13中的步骤13-4)。
软焙烤光刻胶层(图13中步骤13-5)，优选温度在90℃。光刻胶层优选厚度约为6微米。
光刻胶层是通过摄影术曝光给粘合环图案(图13中的步骤13-6)。粘合环图案是这样的，当覆盖晶片和器件晶片对齐时，粘合环分别围住(outline)器件晶片上每个加速计或其它器件的至少是操作部分。粘合环壁的宽度优选约为325微米到350微米。
显影光刻胶(图13中步骤13-7)然后硬焙烤(图13中步骤13-8)，硬焙烤温度优选为100℃。
粘合环是通过合适的蚀刻方法蚀刻烧过的玻璃糊(图13中步骤13-9)形成的，该合适的蚀刻方法为本领域所熟知。例如，用浓度为15∶1的硝酸湿蚀刻，以在覆盖晶片上形成粘合环。
可以测量光刻印制的粘合环的宽度以确认达了到所需的宽度。
虽然没有在图中示出，覆盖晶片可通过锯割来调整以提供对齐的边缘，且背面(即和有粘合环形成的面相对的面)可以进行先锯割(pre-sawn)以便最终的切割。
然后给完成的覆盖晶片上釉(图中未示出)以去除任何残余的水分，如来自含氮蚀刻酸的水分。
如上所述，图13中的步骤13-1到13-9提供优选的工艺的细节，图12中的步骤12-2可执行该工艺。图12中显示的该工艺进一步的步骤12-3到12-9随后将说明。
具有已形成的粘合环的图案的覆盖晶片和器件晶片对齐(图12中步骤12-3)，器件晶片上已经制有各个器件的阵列。覆盖晶片和器件晶片并置，以使具有粘合环的覆盖晶片的面与具有器件阵列的器件晶片的面相邻。
大量受支撑的对齐晶片被放置在粘合器腔室(bonder chamber)中。该腔室被抽成真空，以便把晶片暴露于真空中(图12中步骤12-4)。腔室内的气压降低，且在约5毫巴的压力下稳定约2.5分钟，以从腔室和晶片清除气体(图12的步骤12-5)。
保持真空，且温度从室温增加至440℃的初始目标温度(图12中步骤12-6)约2分钟。该温度然后被进一步升高到粘合温度。以摄氏度表示，粘合温度的值比图13中步骤13-3的预烧温度高10％。优选的粘合温度约为450℃。
一个活塞降到上部晶片上，且施加一偏压力以促使两个晶片连到一起(图12中步骤12-7)。当暴露于粘合温度时，所形成的粘合环被软化至半固态，以便在所施加的偏压下，粘合环的玻璃材料可流进任何被环材料跨接的沟槽或开口的沟道。
这样的沟槽可以在被覆盖的器件层中或上层中提供。当这些层导电或半导电时，沟槽增强在沟槽两边的这些层的剩余部分之间的电绝缘。切割这样的沟槽以使它们向下延伸至下层绝缘衬底或绝缘层，例如如上所述的加速计的衬底1或绝缘层3，这是公知的。通常，这些沟槽的宽度在约50微米到60微米之间，约为30微米深。
所施加的偏压力逐渐增加以便粘合环材料能容纳器件的构形，且环的整体性被保持。这有助于减少粘合环破裂的可能性。
在一个优选方法中，施加10牛顿的初始偏压力，且在增加至100牛顿之前保持15秒，100牛顿的力也保持15秒，然后连续增加至1000、1300、1600、1900、2100、2400和2700牛顿，并在增加至下一个更高水平的力之前保持施加的每个水平的偏压力10秒，并最终在3500牛顿的力下保持约27分钟。
然后停止加热(图12中步骤12-8)，且晶片冷却至环境温度，即室温。
当晶片温度达到第一预定温度时，例如350℃，活塞被升高以移去所施加的偏压力。
当晶片温度降低至仅仅第二预定温度时，例如250℃，通风该粘合器腔室以释放真空(图12中的步骤12-9)。最好不在晶片冷却到一个低温前释放真空，以降低晶片由于热冲击引起损伤的可能性，该热冲击是由在室温引入空气引起的。
通过粘合环，两个晶片被粘合到一起，粘合环与形成于器件晶片上的器件的上表面一致以提供有效的密封。
在两个晶片粘合之后，组合的晶片被切片以提供单个密封的器件。
上述的覆盖方法通过各自的粘合环提供在每个器件之上的覆盖晶片的有效密封。密封是通过玻璃粘合环材料的流动或支持部分实现的，其中玻璃粘合材料跨接器件上表面中的任何沟槽或其它不规则部分。
应该理解，按所述顺序执行的方法步骤不排除在所述步骤中间有其它步骤。例如，包括作为蚀刻工艺一部分的一个或多个清洗步骤是公知的。调整晶片以提供对齐参考边缘也是公知的。这样的步骤没有具体说明，但应该理解没有排除在所说明和要求的方法之外。
图14显示作为单个制造的器件20的加速计的布局。晶片制造领域的技术人员将会理解，许多这样的器件制造于单个晶片上的阵列中。图14也显示粘合环21的位置。粘合环包围该器件的操作部件22。导电轨23，比如由所应用的金属化层所提供的，从粘合环下面通过以连接粘合环内器件的操作部件至粘合环外部的连接垫24。所提供的沟槽25邻近于连接轨23，且在其之间，沟槽25也邻近于相关的连接垫24并在其之间。连接线(未示出)粘合到连接垫上，用于连接器件至其它电路元件或引线框上的引线。
图15显示沿图14的X-X’线的已粘合晶片片段的横截面概略视图。图15仅为了解释的目的，没有成比例示出。图15示出覆盖的器件的片段，其具有器件衬底30和器件层31。器件层通常由硅制成，但可由其它合适的材料制成。导电轨32通过金属化层的选择性蚀刻而形成于器件层31上。器件层31被向下开槽至衬底30以形成沟槽33，沟槽33为邻近的器件层余下部分及它们相关的导电轨32提供绝缘。覆盖晶片34通过粘合环35粘合到器件，粘合环35符合在该器件的上层提供的沟槽33和导电轨32，为覆盖晶片34和衬底晶片30之间的器件的操作部分提供有效的密封。
可从图15中理解，粘合环材料符合器件晶片的不规则表面，通过应用热和压力，其被迫流进并完全占据沟槽，如上所述，以不仅在器件晶片和覆盖晶片之间提供粘合，而且提供器件操作部分的密封。
如上所述，印制的粘合环的宽度约为325微米到350微米。然而，在粘合环的制造过程和覆盖工艺中，粘合环的宽度会变窄。这种减少是由蚀刻工艺过程中的底切和稠化(densification)造成的，该稠化是在增加温度和减小压力的影响下从玻璃糊材料中排出至少部分流动液体造成的。当软化的玻璃粘合环在覆盖晶片和器件晶片之间被压缩时，粘合宽度的变窄被稍微阻止。粘合环的高度在压缩之前约为80微米到120微米，在压缩过程中，宽度预计可增加1.5倍。粘合环的目标宽度约为325微米到350微米。
将指出，在图14所示的加速计中，加速计的操作部分22和连接垫24之间的互连是由导电轨23实现的，在某些情况下，导电轨23采取迂回的线路以避免提供第二金属化层。然而，这要求在晶片区域有大的空间，该空间显著地大于所要求的空间。为沟槽25分配空间的需要进一步加剧了对所要求的额外区域的需求，沟槽25用于绝缘邻近的导电走线，导电走线由硅层和相关的金属化导轨形成，如果有的话。
提供双金属化层以允许交叉但电绝缘的导电轨走线的方法，将参考加速计的制造和图16说明。应该理解，使用双金属化层的交叉连接的制造可以应用到其它器件。参考加速计仅为了解释。
在加速计的制造过程中，比如上述的制造，要么在派热克斯玻璃衬底1中蚀刻空腔5的步骤之前或之后，如参考图3所述，金属化层，如在铬上的金层，是被溅射到衬底的上表面上的。溅射层然后形成图案，且被任何合适的方法蚀刻，这些合适的方法为晶片制造领域所公知，以提供金属化导轨的第一层。
在半导性硅晶片的下面，如图4和5所示的晶片6，被形成图案并被湿蚀刻或干蚀刻以形成一个或多个空腔。硅晶片6然后被粘合到衬底1。对齐晶片和衬底，以使在晶片下方的空腔在第一金属化层的导轨上对齐，该金属化层在衬底的上表面的。
如果需要，硅晶片的厚度可减小，如通过湿化学蚀刻、研磨、背面磨削、化学机械抛光，或这些和其它技术的组合，如上面参考图4和图5所述。
第二金属化层沉积于硅晶片的最上面并形成图案，例如通过光刻工艺，以形成导电轨的第二层。
然后硅晶片形成图案，例如通过公知的光刻工艺，以形成加速计的传感器结构，以及连接传感器和连接垫的电走线，通过连接垫可实现外部连接。硅层可具有沟槽，沟槽向下延伸至衬底，以绝缘电走线。
硅走线可单独用于提供电互连或可被上面的导轨增加，该导轨由第二金属化层提供以降低互连的电阻。
图16显示玻璃衬底30的小片段，在玻璃衬底30上沉积有金属化层，例如，通过溅射，然后形成图案并通过晶片制造领域所公知的任何适合的方法蚀刻，以提供金属化导轨31、32的第一层。
通过蚀刻空腔，如空腔33、34于晶片的一个面上来制备硅晶片。硅晶片被粘合到衬底的最上层，该衬底具有这样的面，该面上具有空腔，空腔邻近具有金属化导轨的衬底的面。
第二金属化层沉积在所粘合的硅晶片的外部面上，然后形成图案并被蚀刻以提供导电轨37、38。
然后硅层可形成图案并被蚀刻等等处理以形成加速计或其它器件。沟槽可形成于硅晶片之间的区域以提供电绝缘。
图16显示被分成两个走线35、36的硅晶片，它们被沟槽分开。37、38分别形成在各自的走线35、36上，例如以增加走线的导电性。通过在硅晶片被粘合到玻璃衬底30之前蚀刻硅晶片，而在走线的下面提供空腔33、34。
如可从图16中看到的那样，走线35中的空腔33在下金属化导轨31的上面，所以在下导轨31和带有其上导轨37的走线35之间没有电连接。然而，因为走线36在下导轨31的上面没有空腔，走线36的硅材料在下导轨31和上导轨38之间提供中间的电连接。
相似地，也可以从图16中看到，在走线36中的空腔在下金属化导轨32的上面，所以在下导轨32和带有其上导轨38的走线36之间没有电连接。然而，因为走线35在下导轨32的上面没有空腔，走线35的硅材料在下导轨32和上导轨37之间提供中间的电连接。
因此，在硅晶片的下面的空腔覆盖第一金属化层的导轨处，形成于硅晶片最上面的第二层导轨可跨过下面的第一层导轨而不产生电连接。
相对地，在没有空腔形成处，硅晶片的下面和第一金属化层的任何下导轨连接。在这种情形下，形成于硅晶片该部分最上面的第二层导轨通过该硅晶片的中间部分和第一金属化层的下导轨产生电互连。
其它导电轨或走线使用电绝缘桥或导电轨的跨接允许传感器，或器件操作部分和端子垫之间更紧凑的互连布局，该端子垫连接至外部。这允许芯片尺减小寸，从而导致在晶片上有更大的器件密度和更低的芯片成本。
前面说明了本发明，其中包括优选形式。对本领域的技术人员来说明显的变化和修改，规定为包括在所附权利要求所定义的范围内。