一种半导体制造方法.pdf

本发明提供一种半导体制造方法，包括：A、提供衬底，在所述衬底正面的终端区形成场限环；B、在所述衬底正面进行有源区光刻刻蚀，形成截止环的刻蚀区域；其特征在于，还包括：C、向所述截止环的刻蚀区域进行N+表面注入，形成截止环；D、在所述衬底正面有源区形成沟槽，淀积多晶硅之后，进行P型体区注入；E、进行N+阱光刻，注入，退火，形成N+发射极；F、进行正面金属化及背面金属化处理。采用本发明所述技术方案，在不增加版图的基础上，形成真正意义的截止环，能够有效限制最外侧场限环的展宽，截止环真正起到作用。

权利要求书1.  一种半导体制造方法包括： A、提供衬底，在所述衬底正面的终端区形成场限环； B、在所述衬底正面进行有源区光刻刻蚀，形成截止环的刻蚀区域；其特征 在于，还包括： C、向所述截止环的刻蚀区域进行N+表面注入，形成截止环； D、在所述衬底正面有源区形成沟槽，淀积多晶硅之后，进行P型体区注入； E、进行N+阱光刻，注入，退火，形成N+发射极； F、进行正面金属化及背面金属化处理。 2.  如权利要求1所述的半导体制造方法，其特征在于，所述步骤F中正面 金属化包括在所述衬底正面淀积介质层，在所述介质层上形成接触孔，在所述 介质层上方淀积金属层，刻蚀所述金属层，形成正面电极区域，在所述金属层 上方淀积钝化层，刻蚀钝化层。 3.  如权利要求1所述的半导体制造方法，其特征在于，所述步骤C向所述 截止环的刻蚀区域进行N+表面注入，形成截止环中，所述N+表面注入的N型 离子注入剂量1011～1015cm-2量级，注入能量为50keV～150keV。 4.  如权利要求2所述的半导体制造方法，其特征在于，所述步骤D在形成 沟槽，淀积多晶硅之后，进行P型体区注入，具体为： 用有源区光刻板光刻，在所述有源区区域的上方形成沟槽，生长栅氧化层， 在所述栅氧化层上淀积多晶硅层，进行多晶硅层光刻刻蚀，并通过离子注入向 被刻蚀开的区域下方注入P型离子，形成P型体区。 5.  如权利要求4所述的半导体制造方法，其特征在于：所述步骤D在形成 沟槽，淀积多晶硅之后，进行P型体区注入， 所述沟槽的深度为4～8μm，所述栅氧化层的厚度为600埃～1500埃，所述 P型离子的注入剂量为1011～1015cm-2量级。 6.  如权利要求1所述的半导体制造方法，其特征在于：所述步骤F进行正 面金属化及背面金属化处理，具体为： 在所述衬底正面淀积介质层，光刻刻蚀所述介质层，形成接触孔，在所述 介质层上方淀积金属层，刻蚀所述金属层，形成正面电极区域，在所述金属层 上方淀积钝化层，刻蚀钝化层，完成正面金属化处理；进行背面减薄，P型杂质 注入，退火，形成背面金属电极，完成背面金属化处理。 7.  如权利要求4所述的半导体制造方法，其特征在于：所述D步骤中，在 淀积多晶硅层时，会同时将截止环上方覆盖起来，在进行多晶硅层光刻刻蚀时， 只会将沟槽上方的区域刻蚀开，而不会将所述截止环上方的区域刻蚀开。 8.  如权利要求1至7中任一权利要求所述的半导体制造方法，其特征在于， 所述半导体为NMOS或者IGBT。

说明书一种半导体制造方法
技术领域
本发明涉及半导体制造方法的技术领域，尤其涉及一种NMOS和IGBT半 导体的制造方法。
背景技术
随着集成电路技术在各个领域的成熟发展，半导体器件得到了非常广泛的 应用，比如IGBT（Insulated Gate Bipolar Translator，绝缘栅双极晶体管）具有 驱动功率小而饱和压强低等优势，是一种大电流开关的主要器件之一，广泛应 用于高压电路中；再比如NMOS（Negative channel-Metal-Oxide-Semiconductor， N型金属氧化物半导体）。这些半导体器件中，经常会涉及到沟槽工艺。
现有技术中半导体沟槽工艺过程，如图1所示，主要步骤为：场限环（Guard  ring）—有源区（Active）—P型本体（P-Body）—沟槽（Trench）—源区（N+） —孔（Contact）—正面金属(Metal)—钝化层(Passivation)—背面工艺(Backside  Process)。
在实际工作中，发明人发现现有技术存在以下缺陷：上述工艺方法在做有 源区（Active）步骤的时候，会打开截止环（Stop Ring）区的窗口，这样接下来 的P型本体（P-body）步骤中，就会将P型注入直接注入到截止环（Stop Ring）， 从而在截止环（Stop Ring）下面形成P型结构主体层（Body层），当设计窗口 较小时，最外面场限环（Guard ring）1002的耗尽线与截止环（Stop Ring）下 面形成主体层（Body层）1003非常近或者直接相连；这样当器件加高温高压时， 就会导致截止环（Stop Ring）下面的P型结构主体层（Body层）1003成为场限 环，这样划片道区域杂质离子会进入该半导体器件内部，并且因此引起半导体 器件漏电等不良现象。
发明内容
为了解决现有技术工艺导致半导体器件漏电的缺陷，本发明的目的是提供 一种半导体制造方法，以抑制半导体漏电的现象。本发明提供的半导体制造方 法包括：
A、提供衬底，在所述衬底正面的终端区形成场限环；
B、在所述衬底正面进行有源区光刻刻蚀，形成截止环的刻蚀区域；其特征 在于，还包括：
C、向所述截止环的刻蚀区域进行N+表面注入，形成截止环；
D、在所述衬底正面有源区形成沟槽，淀积多晶硅之后，进行P型体区注入；
E、进行N+阱光刻，注入，退火，形成N+发射极；
F、进行正面金属化及背面金属化处理。
所述半导体制造方法，其中，所述步骤F中正面金属化包括在所述衬底正 面淀积介质层，在所述介质层上形成接触孔，在所述介质层上方淀积金属层， 刻蚀所述金属层，形成正面电极区域，在所述金属层上方淀积钝化层，刻蚀钝 化层。
所述半导体制造方法，其中，所述步骤C向所述截止环的刻蚀区域进行N+ 表面注入，形成截止环中，所述N+表面注入的N型离子注入剂量1011～1015cm-2量级，注入能量为50keV～150keV。
所述半导体制造方法，其中，所述步骤D在形成沟槽，淀积多晶硅之后， 进行P型体区注入，具体为：
用有源区光刻板光刻，在所述有源区区域的上方形成沟槽，生长栅氧化层， 在所述栅氧化层上淀积多晶硅层，进行多晶硅层光刻刻蚀，并通过离子注入向 被刻蚀开的区域下方注入P型离子，形成P型体区。
所述半导体制造方法，其中：所述步骤D在形成沟槽，淀积多晶硅之后， 进行P型体区注入中，
所述沟槽的深度为4～8μm，所述栅氧化层的厚度为600埃～1500埃，所述 P型离子的注入剂量为1011～1015cm-2量级。
所述半导体制造方法，其中：所述步骤F进行正面金属化及背面金属化处 理，具体为：
在所述衬底正面淀积介质层，光刻刻蚀所述介质层，形成接触孔，在所述 介质层上方淀积金属层，刻蚀所述金属层，形成正面电极区域，在所述金属层 上方淀积钝化层，刻蚀钝化层，完成正面金属化处理；进行背面减薄，P型杂质 注入，退火，形成背面金属电极，完成背面金属化处理。
所述半导体制造方法，其中，所述D步骤中，在淀积多晶硅层时，会同时 将截止环上方覆盖起来，在进行多晶硅层光刻刻蚀时，只会将沟槽上方的区域 刻蚀开，而不会将所述截止环上方的区域刻蚀开。
所述半导体制造方法，其中，所述半导体为NMOS或者IGBT。
本发明的有益效果：与现有技术相比，通过更换半导体制造工艺的顺序， 并且增加一个N+表面注入，在不增加版图的基础上，形成真正意义的截止环， 能够有效限制最外侧场限环的展宽，截止环真正起到作用；避免现有技术中最 外面场限环耗尽线与截止环下面形成的主体层非常近或者直接相连，而造成的 漏电现象，从而增加器件的稳定性。同时，本发明实施成本较低，便于大规模 工业推广，有利于提高经济效益。
附图说明
图1为现有技术涉及半导体制造方法的工艺步骤。
图2为通过现有技术半导体制造方法制造出来的半导体剖视图。
图3为本发明一实施例涉及的半导体制造方法的工艺步骤。
图4为本发明一实施例涉及的半导体制作完成之后的剖视图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图1-4 和具体实施方式对本发明作进一步详细的说明。
如图3所示，作为本发明一优选实施例中，半导体的制造方法包括：
A、提供衬底，在所述衬底正面的终端区形成场限环（Guard ring，形成场 限环）；
B、在所述衬底正面进行有源区光刻刻蚀（Active，源区处理），形成截止环 （Stop ring）的刻蚀区域；其特征在于，还包括：
C、向所述截止环的刻蚀区域进行N+表面注入（N+表面注入），形成截止 环；
D、在所述衬底正面有源区形成沟槽（Trench，沟槽处理），淀积多晶硅之 后，进行P型体区注入（P-body）；
E、进行N+阱光刻，注入，退火，形成N+发射极（N+emitter）；
F、进行正面金属化及背面金属化处理（Backside metal process）。
所述半导体制造方法，其中，所述正面金属化包括在所述衬底正面淀积介 质层，在所述介质层上形成接触孔，在所述介质层上方淀积金属层，刻蚀所述 金属层，形成正面电极区域，在所述金属层上方淀积钝化层（Passivation），刻 蚀钝化层。
所述半导体制造方法，其中，所述步骤C向所述截止环的刻蚀区域进行N+ 表面注入，形成截止环中，所述N+表面注入的N型离子注入剂量1011～1015cm-2量级，注入能量为50keV～150keV。
作为本发明所述半导体制造方法的一种实施方案，还可以包括如下，所述 步骤D在形成沟槽，淀积多晶硅之后，进行P型体区注入，具体为：
用有源区光刻板光刻，在所述有源区区域的上方形成沟槽，生长栅氧化层， 在所述栅氧化层上淀积多晶硅层，进行多晶硅层光刻刻蚀，并通过离子注入向 被刻蚀开的区域下方注入P型离子，形成P型体区。
作为本发明所述半导体制造方法的一种实施方案，还可以包括如下：所述 步骤D在形成沟槽，淀积多晶硅之后，进行P型体区注入中，
所述沟槽的深度为4～8μm，所述栅氧化层的厚度为600埃～1500埃，所述 P型离子的注入剂量为1011～1015cm-2量级。
作为本发明所述半导体制造方法的一种实施方案：所述步骤F进行正面金 属化及背面金属化处理，具体为：
在所述衬底正面淀积介质层，光刻刻蚀所述介质层，形成接触孔（Contact）， 在所述介质层上方淀积金属层（Metal），刻蚀所述金属层，形成正面电极区域， 在所述金属层上方淀积钝化层（Passivation），刻蚀钝化层，完成正面金属化处 理；进行背面减薄（Backside grinding），P型杂质注入（P+implant），退火，形 成背面金属电极（Backside metal），完成背面金属化处理。
作为本发明所述半导体制造方法的一种实施方案：在所述D步骤中，在淀 积多晶硅层时，会同时将截止环上方覆盖起来，在进行多晶硅层光刻刻蚀时， 只会将沟槽上方的区域刻蚀开，而不会将所述截止环上方的区域刻蚀开。
作为本发明所述半导体制造方法的一种实施方案，所述半导体为NMOS或 者IGBT。
本发明的有益效果：与现有技术相比，通过更换半导体制造工艺的顺序， 并且增加一个N+表面注入，在不增加版图的基础上，形成真正意义的截止环， 能够有效限制最外侧场限环的展宽，截止环真正起到作用；避免现有技术中最 外面场限环耗尽线与截止环下面形成主体层非常近或者直接相连，而造成的漏 电现象，从而增加器件的稳定性。
如图4所示，为本发明一实施例涉及的半导体制造完成之后的剖视图，优 选地，该实施例为一种IGBT类型的半导体。该IGBT半导体包括：位于最底层 的集电极2，集电极2上方为集电层（P+collection）21，集电层（P+collection） 21上方为缓冲层（N-buffer）3，缓冲层（N-buffer）3上方为飘逸层（N-drift） 衬底4，飘逸层（N-drift）衬底4上方为场限环（Guard ring）51、52、53、54， 位于飘逸层（N-drift）衬底4左上角的沟槽（Trench）7，在飘逸层（N-drift） 4右上角为截止环（Stop ring）6，并且截止环（Stop ring）6在经过N+表面注 入后，截止环下方为N+区域（非现有技术中的P-body反型层），即N型杂质的 浓度高于N型衬底的浓度；以及位于沟槽（Trench）7和截止环（Stop ring）6 之间的发射极8和栅极9。
由于调整了半导体制造方法的工艺顺序，先形成截止环（Stop ring）6，然 后在有源区形成沟槽（Trench）7，淀积多晶硅，进行P型体区注入，只会在沟 槽（Trench）7下方形成P型体区，而不会在截止环（Stop ring）6下方形成P 型体区；具体地：因为淀积多晶硅时，会同时将截止环（Stop ring）6上方覆盖 起来，在后续多晶硅的刻蚀中，只会将沟槽（Trench）7上方的区域刻蚀开，而 不会将所述截止环（Stop ring）6上方的区域刻蚀开。所以，当P型体区注入时， 只会在沟槽（Trench）7下方形成P型体区。避免现有技术中最外面场限环耗尽 层与截止环下面形成的主体非常近或者直接相连，而造成的漏电现象，因此， 增加器件的稳定性。
上述优选方案中，因为采用的工艺与现有技术不同，通过更换半导体制造 工艺的顺序，并且增加一个N+表面注入，在不增加版图的基础上，形成真正意 义的截止环，能够有效限制最外侧场限环的展宽，截止环真正起到作用；避免 现有技术中最外面场限环耗尽线与截止环下面形成主体层非常近或者直接相 连，而造成的漏电现象，从而增加器件的稳定性。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任 何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范 围也并不仅仅局限于前述具体实施方式。