电子元件 【技术领域】
本发明涉及电子元件，且特别是关于一种具有特殊形状的焊垫的电子元件。
背景技术
在半导体产业中，集成电路(Integrated Circuits，IC)的生产，主要分为三个阶段：晶片(wafer)的制造、集成电路(IC)的制作以及集成电路的封装(package)等。其中，芯片(die)经由晶片制作、电路设计、电路制作以及切割晶片等步骤而完成，而每一颗由晶片切割所形成的芯片，经由芯片上的焊垫(bonding pad)与外部承载器(carrier)电性连接后，再将芯片封装，其封装的目的在于防止芯片受到湿气、热量、噪声的影响。外部承载器可以是芯片承载基板或是导线架，当芯片与导线架电性连接时，导线架所具有的多个引脚可由芯片封装体内延伸至芯片封装体外，以与外部的线路板(或其它的电子元件)电性连接。而且，引脚与线路板之间可通过沾锡的方式连接引脚与线路板上的焊垫。然而，当引脚与焊垫的接触面积过大时，将使引脚的沾锡量增加，以致于焊锡容易从引脚沾锡的部分沿着引脚进入芯片封装体内部，进而导致芯片封装体损坏。
【发明内容】
本发明提出一种电子元件，其具有良好的可靠性(reliability)。
本发明另提出一种电子元件，其可有效避免焊料从引脚沾锡的部分沿着引脚进入芯片封装体内部的问题。
本发明提出一种电子元件，其包括一承载器、一表面粘着元件与多个焊料。承载器具有多个焊垫，其中至少一焊垫具有一缺口，以使部分焊垫分别具有一位于缺口旁的颈缩部。表面粘着元件配置于承载器上，表面粘着元件具有多个引脚，其中各引脚分别与焊垫其中之一的颈缩部连接，且各焊垫的缺口位于其中一引脚下方，而多个焊料连接于焊垫与引脚之间。
在本发明的一实施例中，承载器包括一线路基板，且焊垫配置于线路基板上。
在本发明的一实施例中，表面粘着元件包括一芯片、一导线架以及一封装胶体，导线架具有引脚，而芯片与引脚电性连接，且封装胶体包覆芯片以及部分导线架。
在本发明的一实施例中，引脚暴露于封装胶体外的部分折弯并往封装胶体的下方延伸。
在本发明的一实施例中，焊垫的其中之一的缺口形状为多边形或弧形。
本发明提出一种电子元件，包括一承载器、一表面粘着元件与多个焊料。承载器具有多个焊垫，各焊垫具有外露于承载器表面的一第一焊接部与一第二焊接部，且第一焊接部与第二焊接部分离。表面粘着元件配置于承载器上，表面粘着元件具有多个引脚，其中各引脚分别与焊垫的其中之一的第一焊接部与第二焊接部连接，而多个焊料连接于焊垫与引脚之间。
在本发明的一实施例中，表面粘着元件包括一芯片、一导线架以及一封装胶体，导线架具有引脚，而芯片与引脚电性连接，且封装胶体包覆芯片以及部分导线架。
在本发明的一实施例中，引脚其中之一具有一第一角落与一第二角落，且第一角落与第二角落位于封装胶体之外，焊垫的其中之一的第一焊接部与第二焊接部分别与第一角落及第二角落连接。
在本发明的一实施例中，引脚其中之一具有一第一侧与一第二侧，且焊垫的其中之一的第一焊接部与第二焊接部分别邻近第一侧及第二侧。
在本发明的一实施例中，承载器包括一线路基板，且焊垫配置于线路基板上。
综上所述，本发明通过在焊垫上形成缺口、或者是将焊垫外露于承载器之外的部分分为彼此分离的两部分的方式降低引脚与焊垫的接触面积，进而减少引脚的沾锡量。因此，本发明的电子元件可避免现有技术中因引脚沾锡量过多而导致焊锡沿着引脚进入芯片封装体的问题产生。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下。
【附图说明】
图1A绘示本发明一实施例的电子元件的爆炸图；
图1B为图1A的电子元件的剖面图；
图1C为图1B的焊垫的上视图；
图1D为图1C的焊垫地一种变化结构的上视图；
图2A绘示本发明另一实施例的电子元件的爆炸图；
图2B为图2A的电子元件的剖面图；
图3A绘示本发明一实施例的电子元件的爆炸图；
图3B为图3A的电子元件的剖面图；
图3C为图3B的焊垫的上视图；
图3D为图3C的焊垫的一种变化结构的上视图；
图4A绘示本发明另一实施例的电子元件的爆炸图；
图4B为图4A的电子元件的剖面图。
【主要元件符号说明】
100、300：电子元件
110、310：承载器
112、112a、112b、312：焊垫
114：基层
120、320：表面粘着元件
122、122a、322：引脚
124、324：芯片
126、326：封装胶体
128、328：导线
130、130a、330：焊料
312a、A1：第一焊接部
312b、A2：第二焊接部
314：线路基板
322a：第一角落
322b：第二角落
322c：第一侧
322d：第二侧
F：表面
L：导线架
N、N1：缺口
NE：颈缩部
OP：开口
OP1：第一开口
OP2：第二开口
OP3：第三开口
OP4：第四开口
S、S1：防焊层
W：线路层
【具体实施方式】
图1A绘示本发明一实施例的电子元件的爆炸图，而图1B为图1A的电子元件的剖面图，图1C为图1B的焊垫的上视图，图1D为图1C的焊垫的一种变化结构的上视图。图2A绘示本发明另一实施例的电子元件的爆炸图，而图2B为图2A的电子元件的剖面图。
请同时参照图1A、图1B与图1C，本实施例的电子元件100包括一承载器110、一表面粘着元件120与多个焊料130。承载器110具有多个焊垫112。此外，于本实施例中，承载器110可以是一线路基板，且焊垫112配置于此线路基板上，此外，线路基板可为单层或多层线路板。
于本实施例中，承载器110还可具有一基层114、一线路层W与一防焊层S，其中线路层W具有焊垫112并配置于基层114上，而防焊层S覆盖线路层W。而且，防焊层S可具有多个开口OP，以暴露出焊垫112。
值得注意的是，本实施例是以开口OP来定义焊垫112，也就是说，线路层W的被开口OP所暴露出的部分为焊垫112。图1A为方便说明，而省略承载器110的基层114与防焊层S，而仅绘示出焊垫112。
至少一焊垫112具有一缺口N，以使部分焊垫112分别具有一位于缺口N旁的颈缩部NE。在本实施例中，缺口N的形状例如是多边形、弧形或是其它适当的形状，其中多边形可为三角形、矩形、梯形、五角形或六角形，而弧形则可为半圆形、半椭圆形或U形。
请参照图1C，于本实施例中，焊垫112的形状可以是与开口OP的形状相同。另外，请参照图1D，于其它实施例中，焊垫112a的形状也可以是与防焊层S1的第一开口OP1的形状不同。
由图1B可知，表面粘着元件120配置于承载器110上。表面粘着元件120具有多个引脚122，且引脚122与焊垫112的颈缩部NE连接，各焊垫112的缺口N位于其中一个引脚122的下方。而且，焊料130连接于焊垫112与引脚122之间。此外，图1仅绘示二个引脚122与二个焊垫112做为代表，但其并非用以限定本发明。举例来说，本实施例的引脚122与焊垫112的数量也可以是二个以上。
值得注意的是，相较于现有的焊垫，本实施例的焊垫112额外具有一位于引脚122下方的缺口N，以适度地减少引脚122与焊垫112的接触面积，进而避免引脚122的沾锡量过剩。如此一来，本实施例的电子元件100可避免现有技术中因引脚沾锡量过多而导致焊锡沿着引脚进入芯片封装体的问题产生。除此之外，由于缺口N可以拉长焊料130到电子元件100内部的距离，因此缺口N可以有效降低焊料130进入电子元件100内部的机率，进而增进电子元件100的可靠性。
此外，于本实施例中，表面粘着元件120还包括一芯片124、一导线架L以及一封装胶体126，其中导线架L可具有引脚122，而芯片124可以是配置于导线架L上并通过两条导线128分别与二引脚122电性连接。芯片124例如是一发光二极管芯片或者是其它适于与引脚电性连接的芯片。在其它实施例中，导线架L还可依据实际设计需求而具有一芯片承载座，以承载芯片124。封装胶体126包覆芯片124、导线128以及导线架L邻近于芯片124的部分。另外，于本实施例中，引脚122暴露于封装胶体126外的部分可以是折弯并往远离封装胶体126的方向延伸。另外，请同时参照图2A与图2B，于其它实施例中，引脚122a暴露于封装胶体126外的部分也可以是折弯并往封装胶体126的下方延伸，且焊垫112b亦具有一位于引脚122a下方的缺口N1。
图3A绘示本发明一实施例的电子元件的爆炸图，而图3B为图3A的电子元件的剖面图，图3C为图3B的焊垫的上视图，图3D为图3C的焊垫的一种变化结构的上视图。图4A绘示本发明另一实施例的电子元件的爆炸图，而图4B为图4A的电子元件的剖面图。
请同时参照图3A、图3B与图3C，本实施例的电子元件300包括一承载器310、一表面粘着元件320与多个焊料330。承载器310具有多个焊垫312，各焊垫312具有外露于承载器310的表面F的一第一焊接部312a与一第二焊接部312b，且第一焊接部312a与第二焊接部312b电性连接，但是外露于承载器310的表面F的第一焊接部312a与第二焊接部312b在空间上是彼此分离的。于本实施例中，承载器310可为一线路基板，此线路基板可为单层或多层线路板，且焊垫312配置于线路基板上。
具体而言，于本实施例中，承载器310具有一基层314、一线路层W与一防焊层S，而线路层W具有焊垫312，且防焊层S具有多个第一开口OP1与多个第二开口OP2以分别暴露出焊垫312的第一焊接部312a与第二焊接部312b。图3A为方便说明，而省略承载器310的基层314与防焊层S，而仅绘示出第一焊接部312a与第二焊接部312b。
值得注意的是，本实施例是分别以第一开口OP1与第二开口OP2来定义焊垫312的第一焊接部312a与第二焊接部312b，也就是说，线路层W的被第一开口OP1与第二开口OP2所暴露出的部分分别为第一焊接部312a与第二焊接部312b。而且，第一焊接部312a与第二焊接部312b可通过线路层W的被防焊层S覆盖的部分电性连接。
第一焊接部312a与第二焊接部312b的形状例如为多边形、圆形、半圆形、椭圆形或半椭圆形，其中多边形可以是三角形、矩形、梯形、五角形或六角形。
请参照图3C，于本实施例中，第一焊接部312a与第一开口OP1的形状及尺寸相同，且第二焊接部312b与第二开口OP2的形状及尺寸相同。另外，请参照图3D，于其它实施例中，第一焊接部A1与防焊层S1的第三开口OP3的尺寸不同，且第二焊接部A2与第四开口OP4的尺寸不同。
表面粘着元件320配置于承载器310上。表面粘着元件320具有多个引脚322，其中各引脚322分别与焊垫312的第一焊接部312a与第二焊接部312b连接，且焊料330连接于焊垫312与引脚322之间。此外，于本实施例中，引脚322具有一第一角落322a与一第二角落322b，且焊垫312的第一焊接部312a与第二焊接部312b分别与第一角落322a及第二角落322b连接。另外，于本实施例中，引脚322具有一第一侧322c与一第二侧322d，且焊垫312的第一焊接部312a与第二焊接部312b分别邻近第一侧322c及第二侧322d。此外，图3仅绘示二个引脚322与二个焊垫312做为代表，但并非用以限定本发明。举例来说，本实施例的引脚322与焊垫312也可以是二个以上。
值得注意的是，相较于现有技术，本实施例的焊垫312外露于承载器310的表面F的部分可分为彼此分离的第一焊接部312a与第二焊接部312b，因此焊垫312与引脚322的接触面积较小。如此一来，本实施例可减少引脚322的沾锡量，进而可避免现有技术中因引脚沾锡量过多而导致焊锡沿着引脚进入芯片封装体的问题产生。
此外，于本实施例中，表面粘着元件320包括一芯片324、一导线架L以及一封装胶体326，其中导线架L可具有引脚322。芯片324例如是配置于导线架L上并通过两条导线328而分别与二引脚322电性连接，且封装胶体326可包覆芯片324、两条导线328以及导线架L邻近芯片324的部分。芯片324例如是一发光二极管芯片、或者是适于与引脚322电性连接的芯片。于本实施例中，引脚322暴露于封装胶体326外的部分例如是折弯并往远离封装胶体326的方向延伸。此外，同时请参照图4A与图4B，于其它实施例中，引脚322e暴露于封装胶体326外的部分例如是折弯并往封装胶体326的下方延伸。
综上所述，本发明通过在焊垫上形成缺口、或者是将焊垫外露于承载器之外的部分分为彼此分离的两部分的方式降低引脚与焊垫的接触面积，进而减少引脚的沾锡量。因此，本发明的电子元件可避免现有技术中因引脚沾锡量过剩而导致焊锡沿着引脚进入芯片封装体的问题产生。除此之外，由于焊垫的缺口可以拉长焊料到电子元件内部的距离，因此缺口可以有效降低焊料进入电子元件内部的机率，进而增进电子元件的可靠性。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。