一种实现多种高速总线PCB链路共用的装置及其设计方法.pdf

上传人:大师****2 文档编号:1286985 上传时间:2018-04-12 格式:PDF 页数:9 大小:475.29KB
返回 下载 相关 举报
摘要
申请专利号:

CN201610961607.5

申请日:

2016.11.04

公开号:

CN106503369A

公开日:

2017.03.15

当前法律状态:

实审

有效性:

审中

法律详情:

实质审查的生效IPC(主分类):G06F 17/50申请日:20161104|||公开

IPC分类号:

G06F17/50

主分类号:

G06F17/50

申请人:

郑州云海信息技术有限公司

发明人:

武宁; 李永翠

地址:

450000 河南省郑州市郑东新区心怡路278号16层1601室

优先权:

专利代理机构:

济南信达专利事务所有限公司 37100

代理人:

刘继枝

PDF下载: PDF下载
内容摘要

本发明公开了一种实现多种高速总线PCB链路共用的装置及其设计方法,根据各IO总线功能特点,开发各自对应的独立IO子卡;系统主板上传输的各总线都合并成一个网络;通过IO子卡进行功能切换。本发明的一种实现多种高速总线PCB链路共用的装置及其设计方法和现有技术相比,根据不同客户的需求,进行系统功能装配,降低PCB板上总线设计数量,实现各IO总线功能融合,提升产品设计新颖性及降低产品开发费用。

权利要求书

1.一种实现多种高速总线PCB链路共用的设计方法,其特征在于,所述的设计方法为:
根据各IO总线功能特点,开发各自对应的独立IO子卡;
系统主板上传输的各总线都合并成一个网络;
通过IO子卡进行功能切换。
2.根据权利要求1所述的一种实现多种高速总线PCB链路共用的设计方法,其特征在
于,具体步骤如下:
开发SAS/SATA/PCIE子卡;
在主板及其他附件子卡上的总线进行三网合一处理;
当需要使用哪种总线进行信号数据传输时,将对应总线子卡与主板相连。
3.根据权利要求1所述的一种实现多种高速总线PCB链路共用的设计方法,其特征在
于,SAS方案是采用LSI SAS3008有源子卡模式,SATA和PCIE采用无源子卡模式。
4.一种实现多种高速总线PCB链路共用的装置,其特征在于,在主板上设计两个
Connector端子,端子连接三总线各自的子卡,中板、linkboard 板和存储背板上的三类总
线网络合并成一个走线网络。

说明书

一种实现多种高速总线PCB链路共用的装置及其设计方法

技术领域

本发明涉及计算机系统架构方案设计领域,具体地说是一种实现多种高速总线
PCB链路共用的设计方法。

背景技术

随着产品功能的增加,如LED控制、推动按钮输入控制、系统监控或湿度传感、风扇
控制功能的要求等, IO端口数量无法满足设计要求。IO的数量不够成为产品设计的一个限
制因素。

传统Server产品系统方案设计时,往往考虑方向是产品能扩展支持更多的IO端口
类型,来满足不同客户的需求,而各类型IO总线(如PCIE/SATA/USB等)在PCB设计时,都是独
自连接到各自的IO端口,因而PCB板上高速走线种类及数量较多,为保证各类型高速走线SI
信号传输质量,通常以增大PCB板面积和叠层层数等方式,满足各高速走线都能在满足耦合
空间数值下布线到各自IO端口。因而,此类产品设计虽然IO支持功能性较好,但缺乏技术新
颖性,且产品设计成本会偏高,影响产品在市场上的竞争力。

发明内容

本发明的技术任务是提供一种实现多种高速总线PCB链路共用的设计方法,即将在PCB
板上各自独立走线都合并成一个信号传输网络,根据各IO总线功能,设计各自独立子卡,充
当IO功能切换的开关。

本发明的技术任务是按以下方式实现的,一种实现多种高速总线PCB链路共用的
设计方法,所述的设计方法为:

根据各IO总线功能特点,开发各自对应的独立IO子卡;

系统主板上传输的各总线都合并成一个网络;

通过IO子卡进行功能切换。

优选的,具体步骤如下:

开发SAS/SATA/PCIE子卡;

在主板及其他附件子卡上的总线进行三网合一处理;

当需要使用哪种总线进行信号数据传输时,将对应总线子卡与主板相连。

优选的,SAS方案是采用LSI SAS3008有源子卡模式,SATA和PCIE采用无源子卡模
式。

优选的,一种实现多种高速总线PCB链路共用的装置,在主板上设计两个
Connector端子,端子连接三总线各自的子卡,中板、linkboard 板和存储背板上的三类总
线网络合并成一个走线网络。

本发明的一种实现多种高速总线PCB链路共用的装置及其设计方法和现有技术相
比,有益效果如下:

1、在PCB板上各自独立走线都合并成一个信号传输网络,根据各IO总线功能,设计各自
独立子卡,充当IO功能切换的开关,根据不同客户的需求,进行系统功能装配;

2、实现多IO功能PCB链路设计融合共用,降低PCB板上走线数量及设计复杂度;

3、降低产品开发费用,提升了产品系统方案设计需求的新颖性及扩展了实现融合模式
的一种思路;

4、提高设计质量,改善产品的性能。

附图说明

附图1三类型总线系统互联总拓扑图;

附图2为SAS接口走线系统应用拓扑图;

附图3为SATA接口走线系统应用拓扑图;

附图4为PCIE接口走线系统应用拓扑图。

具体实施方式

CPU: Central Processing Unit 中央处理器;PCH: Platform Controller Hub
平台IO控制器;SAS:Serial Attached SCSI 串行连接SCSI;SATA: Serial Advanced
Technology Attachment 串行ATA接口规范;PCIE: Peripheral Component Interconnect
Express 周边装置互连高速接口;HDD: Hard disk drive 硬盘存储器;Link board: 连接
转接板;Connector: 高速连接器。

对于大数据存储方式,其HDD硬盘存储接口,有M.2 SATA接口,SAS接口和NVME
PCIE接口等。而各客户对产品的定位不同,因而会从这三类接口中任选一种作为数据存储
的方案。为满足客户对产品功能需求的不同,产品开发时会同时设计上此三类总线,为降低
PCB设计的复杂度,对各接口总线的主传输路径进行3网合一融合处理,并对各存储接口对
立开发IO子卡,充当各接口功能切换的开关,从而实现不同客户对产品需求的定位,提升了
产品市场竞争力。

实施例1:

对于实现大数据存储,同时,兼容客户对产品的定位,产品设计往往会同时设计上
PCIE, SATA和SAS三类信号存储传输总线。然后,这三类总线独自进行PCB链路布线话,会增
大PCB设计复杂度及设计成本的提升。因而,针对此类产品设计提出一种多总线PCB链路融
合设计模式,其过程如下:

独立开发SAS/SATA/PCIE子卡,即要同时开发三块子卡,SAS/SATA/PCIE对应总线各一
块。将其作为和主板相连的独立开关,当需要使用哪种总线进行信号数据传输时,即将对应
总线子卡与主板想连即可,而三类总线除各自子卡外,在主板及其他附件子卡上的总线都
进行三网和一处理,这样,大大降低了PCB板设计复杂度及减少了开发成本。

如附图1所示,此产品设计时,三类总线系统互连架构图,从图中可知,在主板上设
计了两个Connector端子,用于连接三总线各自的子卡,而中板,linkboard板和存储背板上
的三类总线网络合并成了一个走线网络。而各总线对应的独立子卡就像是功能开关,根据
不同客户对产品存储方案接口的需求不同,进行功能切换。

如附图2、3、4所示,为SAS/SATA/PCIE各总线实现系统存储方案互连示意图,从图
中可知,SAS方案是采用LSI SAS3008有源子卡,而SATA和PCIE都是采用无源子卡模式。假
如,沿用传统模式设计话,SAS3008芯片将会设计在主板上,这样,当不采用SAS存储方案模
式话,芯片使用势必会带来设计成本的浪费。

本发明提出一种实现多种高速总线PCB链路共用的设计方法。此种设计方法在满
足各IO接口功能可实现的基础上,通过将各IO接口总线合并,降低了PCB板上总线数量,从
而降低了PCB设计复杂度及设计开发费用,提升了产品设计新颖性及扩展了实现融合模式
的一种思路,提高设计质量,改善产品的性能。

通过上面具体实施方式,所述技术领域的技术人员可容易的实现本发明。但是应
当理解,本发明并不限于上述的几种具体实施方式。在公开的实施方式的基础上,所述技术
领域的技术人员可任意组合不同的技术特征,从而实现不同的技术方案。

一种实现多种高速总线PCB链路共用的装置及其设计方法.pdf_第1页
第1页 / 共9页
一种实现多种高速总线PCB链路共用的装置及其设计方法.pdf_第2页
第2页 / 共9页
一种实现多种高速总线PCB链路共用的装置及其设计方法.pdf_第3页
第3页 / 共9页
点击查看更多>>
资源描述

《一种实现多种高速总线PCB链路共用的装置及其设计方法.pdf》由会员分享,可在线阅读,更多相关《一种实现多种高速总线PCB链路共用的装置及其设计方法.pdf(9页珍藏版)》请在专利查询网上搜索。

本发明公开了一种实现多种高速总线PCB链路共用的装置及其设计方法,根据各IO总线功能特点,开发各自对应的独立IO子卡;系统主板上传输的各总线都合并成一个网络;通过IO子卡进行功能切换。本发明的一种实现多种高速总线PCB链路共用的装置及其设计方法和现有技术相比,根据不同客户的需求,进行系统功能装配,降低PCB板上总线设计数量,实现各IO总线功能融合,提升产品设计新颖性及降低产品开发费用。 。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 物理 > 计算;推算;计数


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1