金氧半导体晶体管的制造工艺 本发明涉及一种半导体工艺，且特别涉及一种金氧半导体晶体管(MOS Transistor)的制造工艺。
公知的MOS工艺是在一基底上依次形成栅极氧化层与多晶硅层，再进行回火步骤，以使多晶硅层中的多晶硅晶粒变大，接着图案化多晶硅层，以形成栅极，再将掺质掺杂入栅极两侧的基底中，以形成源极/漏极。
然而，在公知MOS工艺的回火过程中，位于新成长的晶粒边界(Grain Boundary)附近的多晶硅会与栅极氧化层反应而生成挥发性的SiO，如此将耗损晶粒边界附近的栅极氧化层，而使整个栅极氧化层产生厚度不均的现象。
当元件集成度逐渐增加时，栅极氧化层的厚度也随之降低。当栅极氧化层变薄时，上述厚度不均现象的影响会逐渐明显，举例说明如下。如果栅极氧化层在上述的回火工艺中所造成的厚度变异为6～10左右，当栅极氧化层的厚度为100时，栅极氧化层的厚度变化率仅为10％左右，此时元件尚具有足够的稳定性；然而当栅极氧化层的厚度降至25时，栅极氧化层的厚度变化率则增加至50％左右，此时会对元件的稳定性造成相当大的影响。
另外，在公知方法的回火过程中，位于栅极中地掺质极易因高温以及多晶硅晶粒变大的双重影响下，而扩散至下方的基底中，进而改变元件的电特性，并可能造成元件失效而降低产品的合格率。
本发明提供一种金氧半导体晶体管的制造工艺，是在一基底上依次形成栅极介电层与多晶硅层，再将氮离子植入多晶硅层与栅极介电层接触的区域中；接着，进行回火步骤，以使多晶硅层中的多晶硅晶粒变大，接着图案化多晶硅层，以形成栅极，再将掺质掺杂入栅极两侧的基底中，以形成源极/漏极。
本发明提供一种金氧半导体晶体管的栅极制造工艺，是在一基底上依次形成栅极介电层与多晶硅层，再将氮离子植入多晶硅层与栅极介电层接触的区域中。接着，进行回火步骤，以使多晶硅层中的多晶硅晶粒变大，接着图案化多晶硅层，以形成栅极。
本发明所提出的金氧半导体晶体管制造工艺，是在进行回火步骤时，在此部分的多晶硅的晶粒成长的过程中，利用所植入的氮，抑制多晶硅与栅极氧化层接触区域中晶粒边界的成长，使栅极氧化层不致产生凹凸不平的情形，以有效地降低栅极介电层受晶粒边界影响所造成的损失量，即减少栅极介电层的厚度变化率，以提高元件的稳定性。
另外，在本发明所提出的金氧半导体晶体管制造工艺中，由于有一层薄的含氮区域位于栅极底部，所以在回火使多晶硅层的多晶硅晶粒变大之时，可借助含氮区域的阻挡来防止多晶硅层中的掺质扩散至下方基底中，进而避免元件的电特性改变，且能增加产品的合格率。
为使本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说：图面说明：
图1至图2是本发明的一较佳实施例的金氧半导体晶体管的制造工艺流程剖面图。附图标记说明：
100：基底
102、102a：栅极介电层
104：多晶硅层
104a：栅极
106：源极/漏极区
108：氮离子实施例：
图1至图2所示，是本发明较佳实施例的金氧半导体晶体管工艺示意图。请参照图1，首先提供基底100，再在基底100上依次形成栅极介电层102与多晶硅层104，其中栅极介电层102的材质包括二氧化硅。
接着，请参照图2，将氮离子108植入至多晶硅层104与栅极介电层102相连接处，其中所使用的植入剂量及能量需视实际情况进行调整。
接着进行回火步骤，以使多晶硅层104中的晶粒变大。接着，进行微影蚀刻工艺，图案化多晶硅层104以形成栅极104a。接着，进行离子植入步骤，在栅极104a的两侧基底中形成源极/漏极区106，此掺质可以是硼离子、砷离子或磷离子。其中，图案化多晶硅层104的步骤，也可以在回火步骤之前进行。
本发明是在栅极104a与栅极介电层102a接触的部分中植入氮，因此在进行回火步骤时，在此部分的多晶硅的晶粒成长的过程中，利用所植入的氮，抑制多晶硅与栅极氧化层接触区域中晶粒边界的成长，使栅极氧化层不致产生凹凸不平的情形，以有效地降低栅极介电层受晶粒边界影响所造成的损失量，即减少栅极介电层的厚度变化率，以提高元件的稳定性。
另外，在本发明的方法中，由于有一层薄的含氮区域位于栅极104a的底部，所以在回火使多晶硅层的多晶硅晶粒变大之时，可通过此含氮区域的阻挡来防止多晶硅层中的掺质扩散至下方的基底中，进而避免元件电特性的改变，并能增加产品的合格率。
另外，本发明的氮离子植入步骤只要在回火步骤之前进行即可，因此也可在图案化多晶硅层之后进行，而回火步骤也可在图案化多晶硅层之后进行。
虽然本发明已以一较佳实施例公开如上，但其并非用以限定本发明，任何熟悉该项技术的人员，在不脱离本发明的精神和范围内，可作各种的更动与润饰，但本发明的保护范围应当以权利要求书所限定的为准。