快闪存储器的形成方法 【技术领域】
本发明涉及集成电路及半导体器件的制造工艺，尤其涉及快闪存储器的形成方法。
背景技术
通常，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器，易失性存储器易于在电源中断时丢失其数据，而非易失性存储器即使在供电电源关闭后仍能保持片内信息。与其它的非易失性存储技术(例如，磁盘驱动器)相比，非易失性半导体存储器具有成本低、密度大的特点。因此，非易失性存储器已广泛地应用于各个领域，包括嵌入式系统，如PC及外设、电信交换机、蜂窝电话、网络互联设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储类产品，如数字相机、数字录音机和个人数字助理。
随着集成电路制作工艺中集成度的不断增加，提升快闪存储器的集成密度已成为趋势，然而，随着存储单元的尺寸不断缩小，避免漏电流以使电荷保存在存储器单元中变得相当重要，但是现有技术制作的快闪存储器有许多漏电会影响存储器单元中所储存的电荷，其中包括PN结漏电流，晶体管亚阈值漏电，静态漏电流等等。
现有快闪存储器的制作方法，包括如下步骤，如图1所示，首先，提供半导体衬底100，所述半导体衬底100内形成有隔离结构101；在半导体衬底100上依次沉积栅介质层102和第一多晶硅层；在第一多晶硅层上旋涂光刻胶层(未示出)，经过曝光显影工艺后，定义出浮栅图形；以光刻胶层为掩膜，沿浮栅图形刻蚀多晶硅层和栅介质层102至露出半导体衬底100，形成浮栅104。
如图2所示，在浮栅104上形成层间绝缘层106，所述层间绝缘层106的材料为氧化硅-氮化硅-氧化硅层(ONO)或氧化硅或氮氧化硅等；然后，在层间绝缘层106及半导体衬底100上形成第二多晶硅层108，所述第二多晶硅层108填充满浮栅104之间凹槽，第二多晶硅层108表面不平坦，在凹槽处是呈凹陷状。
如图3所示，用化学机械研磨法研磨第二多晶硅层108，使其表面平坦，形成平坦化的第二多晶硅层108a。如图3a所示，由于第二多晶硅层108a与层间绝缘层106的粘附能力差，在经过化学机械研磨工艺时，第二多晶硅层108a会与层间绝缘层106产生位错，容易从层间绝缘层106上剥落下来，只残留位于浮栅104之间的第二多晶硅层108a。
如图4所示，在平坦后的第二多晶硅层108a上形成光刻胶层(未示出)，经过曝光显影工艺后，定义出与浮栅位置对应的控制栅图形；以光刻胶层为掩膜，沿控制栅图形刻蚀第二多晶硅层108a至露出半导体衬底100，形成控制栅108b。如图4a所示，由于第二多晶硅层在化学机械研磨过程中容易从层间绝缘层上剥落2，无法刻蚀形成控制栅，或只在层间绝缘层表面残留部分第二多晶硅层。
【发明内容】
本发明解决的问题是提供一种快闪存储器的形成方法，防止研磨第二多晶硅层后，第二多晶硅层从层间绝缘层上剥落而无法形成控制栅。
为解决上述问题，本发明提供一种快闪存储器的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有浮栅以及位于浮栅上的层间绝缘层；在半导体衬底上形成多晶硅层，所述多晶硅层覆盖浮栅；在多晶硅层上形成研磨保护层；平坦化研磨保护层和多晶硅层；刻蚀多晶硅层至露出半导体衬底，在浮栅位置的层间绝缘层上形成控制栅。
可选的，所述研磨保护层是光刻胶层、正硅酸乙酯膜层或硼磷硅玻璃与富硅玻璃的堆叠层。
可选的，形成光刻胶层的方法是旋涂法或化学气相沉积法。所述光刻胶层的厚度为500纳米～2000纳米。
可选的，形成正硅酸乙酯膜层的方法为化学气相沉积法。所述正硅酸乙酯的厚度为500埃～2000埃。
可选的，形成氧化绝缘膜层的方法为化学气相沉积法。所述氧化绝缘膜层的厚度为2000埃～5000埃。
可选的，硼磷硅玻璃与富硅玻璃的堆叠层中富硅玻璃位于多晶硅层上，硼磷硅玻璃位于富硅玻璃上。形成硼磷硅玻璃和富硅玻璃的方法为化学气相沉积法。所述硼磷硅玻璃的厚度为3000埃～6000埃，富硅玻璃的厚度为200埃～1000埃。
可选的，平坦化研磨保护层和多晶硅层的方法为化学机械研磨法。
与现有技术相比，本发明具有以下优点：在多晶硅层上形成研磨保护层，对多晶硅层产生压应力，加强其与层间绝缘层之间的粘附力，后续平坦化多晶硅层的过程中，多晶硅层不会从层间绝缘层上剥落下来，提高后续形成控制栅的质量。
【附图说明】
图1至图4是现有工艺形成快闪存储器的示意图；
图3a是现有工艺形成快闪存储器过程中多晶硅层产生剥落的示意图；
图4a是现有工艺形成的快闪存储器控制栅上产生缺陷的电镜图；
图5是本发明形成快闪存储器的具体实施方式流程图；
图6a至图6d是本发明形成快闪存储器的第一实施例示意图；
图7a至图7d是本发明形成快闪存储器的第二实施例示意图；
图8a至图8e是本发明形成快闪存储器的第三实施例示意图；
图9a至图9d是本发明形成快闪存储器的第四实施例示意图；
图10是采用本发明工艺形成的快闪存储器多晶硅层与层间绝缘层相接面的电镜图。
【具体实施方式】
本发明在多晶硅层上形成研磨保护层，对多晶硅层产生压应力，加强其与层间绝缘层之间的粘附力，后续平坦化多晶硅层的过程中，多晶硅层不会从层间绝缘层上剥落下来，提高后续形成控制栅的质量。
图5是本发明形成快闪存储器的具体实施方式流程图。如图5所示，执行步骤S11，提供半导体衬底，所述半导体衬底上形成有浮栅以及位于浮栅上的层间绝缘层；执行步骤S12，在半导体衬底上形成多晶硅层，所述多晶硅层覆盖浮栅；执行步骤S13，在多晶硅层上形成研磨保护层；执行步骤S14，平坦化研磨保护层和多晶硅层；执行步骤S15，刻蚀多晶硅层至露出半导体衬底，在浮栅位置的层间绝缘层上形成控制栅。
下面结合附图对本发明地具体实施方式做详细的说明。
实施例一
图6a至图6d是本发明形成快闪存储器的第一实施例示意图。如图6a所示，提供半导体衬底200，所述半导体衬底200可以是硅、绝缘体上硅、外延硅或硅锗等；半导体衬底200内形成有隔离结构201，所述隔离结构201可以是浅沟槽隔离或局部氧化隔离，形成隔离结构201的工艺为本领域技术人员公知的技术。
在半导体衬底200上形成栅介质层202，所述栅介质层的材料可以是氧化硅或氧化硅-氮化硅-氧化硅(ONO)等。传统形成栅介质层202的工艺是热氧化法，在高温环境下，将半导体衬底200暴露在含氧环境中，所述工艺通常在炉管中实现；通常形成的栅介质层202的厚度都在几十埃左右。
用低压化学气相沉积法(LPCVD)在栅介质层202上形成第一多晶硅层。用旋涂法在第一多晶硅层上涂覆第一光刻胶层(未示出)，对第一光刻胶层进行曝光及显影工艺，定义出浮栅图形；以第一光刻胶层为掩膜，沿浮栅图形用干法刻蚀法刻蚀第一多晶硅层和栅介质层202至露出半导体衬底200，形成浮栅204。
如图6b所示，用化学气相沉积法在半导体衬底200及浮栅204上形成层间绝缘层206，所述层间绝缘层206的材料为氧化硅-氮化硅-氧化硅层(ONO)或氧化硅或氮氧化硅等；刻蚀层间绝缘层206，保留浮栅204表面的层间绝缘层206；然后，用低压化学气相沉积在层间绝缘层206及半导体衬底200上形成第二多晶硅层208，且第二多晶硅层208填充满浮栅204之间凹槽，因此第二多晶硅层208表面不平坦，在凹槽处是呈凹陷状。
用旋涂法在第二多晶硅层208上形成研磨保护层210，所述研磨保护层210为光刻胶，厚度为500纳米～2000纳米，具体可以是500纳米、1000纳米、1500纳米或2000纳米等。对以光刻胶为材料的研磨保护层210进行甩干和烘干工艺。
本实施例中，由于在第二多晶硅层208上形成了以光刻胶为材料的研磨保护层210，对第二多晶硅层208产生压应力，使第二多晶硅层208与层间绝缘层206之间的粘附力加强。
如图6c所示，用化学机械研磨法平坦化研磨保护层210和第二多晶硅层208至预定厚度，并使第二多晶硅层208表面平坦，形成平坦化的第二多晶硅层208a。
由于第二多晶硅层208与层间绝缘层206之间的粘附力加强了，在用化学机械研磨法平坦化第二多晶硅层208后，第二多晶硅层208来不会发生位错而从层间绝缘层206上剥落下来。
如图6d所示，在平坦后的第二多晶硅层208a上旋涂第二光刻胶层(未示出)，经过曝光显影工艺后，定义出与浮栅位置对应的控制栅图形；以第二光刻胶层为掩膜，沿控制栅图形用干法刻蚀法刻蚀第二多晶硅层208a至露出半导体衬底200，形成控制栅208b。
实施例二
图7a至图7d是本发明形成快闪存储器的第二实施例示意图。如图7a所示，提供半导体衬底300，所述半导体衬底300可以是硅、绝缘体上硅、外延硅或硅锗等；半导体衬底300内形成有隔离结构301，所述隔离结构301可以是浅沟槽隔离或局部氧化隔离，形成隔离结构301的工艺为本领域技术人员公知的技术。
在半导体衬底300上形成栅介质层302，所述栅介质层的材料可以是氧化硅或氧化硅-氮化硅-氧化硅(ONO)等。传统形成栅介质层302的工艺是热氧化法，在高温环境下，将半导体衬底300暴露在含氧环境中，所述工艺通常在炉管中实现；通常形成的栅介质层302的厚度都在几十埃左右。
用低压化学气相沉积法(LPCVD)在栅介质层302上形成第一多晶硅层。用旋涂法在第一多晶硅层上涂覆第一光刻胶层(未示出)，对第一光刻胶层进行曝光及显影工艺，定义出浮栅图形；以第一光刻胶层为掩膜，沿浮栅图形用干法刻蚀法刻蚀第一多晶硅层和栅介质层302至露出半导体衬底300，形成浮栅304。
如图7b所示，用化学气相沉积法在半导体衬底300及浮栅304上形成层间绝缘层306，所述层间绝缘层306的材料为氧化硅-氮化硅-氧化硅层(ONO)或氧化硅或氮氧化硅等；刻蚀层间绝缘层306，保留浮栅304表面的层间绝缘层306；然后，用低压化学气相沉积在层间绝缘层306及半导体衬底300上形成第二多晶硅层308，且第二多晶硅层308填充满浮栅304之间凹槽，因此第二多晶硅层308表面不平坦，在凹槽处是呈凹陷状。
用化学气相沉积法在第二多晶硅层308上形成研磨保护层310，所述研磨保护层310为正硅酸乙酯，厚度为500埃～2000埃，具体可以是500埃、1000埃、1500埃或2000埃等。
本实施例中，由于在第二多晶硅层308上形成了以正硅酸乙酯为材料的研磨保护层310，对第二多晶硅层308产生压应力，使第二多晶硅层308与层间绝缘层306之间的粘附力加强。
如图7c所示，用化学机械研磨法平坦化研磨保护层310和第二多晶硅层308至预定厚度，并使第二多晶硅层308表面平坦，形成平坦化的第二多晶硅层308a。
由于第二多晶硅层308与层间绝缘层306之间的粘附力加强了，在用化学机械研磨法平坦化第二多晶硅层308后，第二多晶硅层308来不会发生位错而从层间绝缘层306上剥落下来。
如图7d所示，在平坦后的第二多晶硅层308a上旋涂第二光刻胶层(未示出)，经过曝光显影工艺后，定义出与浮栅位置对应的控制栅图形；以第二光刻胶层为掩膜，沿控制栅图形用干法刻蚀法刻蚀第二多晶硅层308a至露出半导体衬底300，在形成控制栅308b。
实施例三
图8a至图8e是本发明形成快闪存储器的第三实施例示意图。如图8a所示，提供半导体衬底400，所述半导体衬底400可以是硅、绝缘体上硅、外延硅或硅锗等；半导体衬底400内形成有隔离结构401，所述隔离结构401可以是浅沟槽隔离或局部氧化隔离，形成隔离结构401的工艺为本领域技术人员公知的技术。
在半导体衬底400上形成栅介质层402，所述栅介质层的材料可以是氧化硅或氧化硅-氮化硅-氧化硅(ONO)等。传统形成栅介质层402的工艺是热氧化法，在高温环境下，将半导体衬底400暴露在含氧环境中，所述工艺通常在炉管中实现；通常形成的栅介质层402的厚度都在几十埃左右。
用低压化学气相沉积法(LPCVD)在栅介质层402上形成第一多晶硅层。用旋涂法在第一多晶硅层上涂覆第一光刻胶层(未示出)，对第一光刻胶层进行曝光及显影工艺，定义出浮栅图形；以第一光刻胶层为掩膜，沿浮栅图形用干法刻蚀法刻蚀第一多晶硅层和栅介质层402至露出半导体衬底400，形成浮栅404。
如图8b所示，用化学气相沉积法在半导体衬底400及浮栅404上形成层间绝缘层406，所述层间绝缘层406的材料为氧化硅-氮化硅-氧化硅层(ONO)或氧化硅或氮氧化硅等；刻蚀层间绝缘层406，保留浮栅404表面的层间绝缘层406；然后，用低压化学气相沉积在层间绝缘层406及半导体衬底400上形成第二多晶硅层308，且第二多晶硅层408填充满浮栅404之间凹槽，因此第二多晶硅层408表面不平坦，在凹槽处是呈凹陷状。
用化学气相沉积法在第二多晶硅层408上形成研磨保护层410，所述研磨保护层410为氧化绝缘膜，具体可以是氧化硅等；厚度为2000埃～5000埃，具体可以是2000埃、3000埃、4000埃或5000埃等。
如图8c所示，用回蚀法刻蚀研磨保护层410至在第二多晶硅层408的凹陷部分形成侧墙410a。
本实施例中，由于以氧化绝缘膜为材料的侧墙410a在第二多晶硅层408的凹陷部分对第二多晶硅层408产生压应力，使第二多晶硅层408与层间绝缘层406之间的粘附力加强。
如图8d所示，用化学机械研磨法平坦化侧墙410a和第二多晶硅层408至预定厚度，并使第二多晶硅层308表面平坦，形成平坦化的第二多晶硅层408a。
由于第二多晶硅层408与层间绝缘层406之间的粘附力加强了，在用化学机械研磨法平坦化第二多晶硅层408后，第二多晶硅层408来不会发生位错而从层间绝缘层406上剥落下来。
如图8e所示，在平坦后的第二多晶硅层408a上旋涂第二光刻胶层(未示出)，经过曝光显影工艺后，定义出与浮栅位置对应的控制栅图形；以第二光刻胶层为掩膜，沿控制栅图形用干法刻蚀法刻蚀第二多晶硅层408a至露出半导体衬底400，在形成控制栅408b。
实施例四
图9a至图9d是本发明形成快闪存储器的第四实施例示意图。如图9a所示，提供半导体衬底500，所述半导体衬底500可以是硅、绝缘体上硅、外延硅或硅锗等；半导体衬底500内形成有隔离结构501，所述隔离结构501可以是浅沟槽隔离或局部氧化隔离，形成隔离结构501的工艺为本领域技术人员公知的技术。
在半导体衬底500上形成栅介质层502，所述栅介质层的材料可以是氧化硅或氧化硅-氮化硅-氧化硅(ONO)等。传统形成栅介质层502的工艺是热氧化法，在高温环境下，将半导体衬底500暴露在含氧环境中，所述工艺通常在炉管中实现；通常形成的栅介质层502的厚度都在几十埃左右。
用低压化学气相沉积法(LPCVD)在栅介质层502上形成第一多晶硅层。用旋涂法在第一多晶硅层上涂覆第一光刻胶层(未示出)，对第一光刻胶层进行曝光及显影工艺，定义出浮栅图形；以第一光刻胶层为掩膜，沿浮栅图形用干法刻蚀法刻蚀第一多晶硅层和栅介质层502至露出半导体衬底500，形成浮栅504。
如图9b所示，用化学气相沉积法在半导体衬底500及浮栅504上形成层间绝缘层506，所述层间绝缘层506的材料为氧化硅-氮化硅-氧化硅层(ONO)或氧化硅或氮氧化硅等；刻蚀层间绝缘层506，保留浮栅504表面的层间绝缘层506；然后，用低压化学气相沉积在层间绝缘层506及半导体衬底500上形成第二多晶硅层508，且第二多晶硅层508填充满浮栅504之间凹槽，因此第二多晶硅层508表面不平坦，在凹槽处是呈凹陷状。
用化学气相沉积法在第二多晶硅层508上形成研磨保护层510，所述研磨保护层510为富硅玻璃511和硼磷硅玻璃512的堆叠层，其中，先用化学气相沉积法在第二多晶硅层508上形成富硅玻璃511，然后用化学气相沉积法在富硅玻璃511上形成硼磷硅玻璃512。
在第二多晶硅层508和硼磷硅玻璃512之间形成富硅玻璃511，是为了防止硼磷硅玻璃512渗透入第二多晶硅层508中，造成污染，影响后续形成的控制栅的性能。
本实施例中，富硅玻璃511的厚度为200埃～1000埃，具体可以是200埃、400埃、500埃、800埃或1000埃等。硼磷硅玻璃512的厚度为3000埃～6000埃，具体可以是3000埃、4000埃、5000埃或6000埃等。
本实施例中，由于在第二多晶硅层508上形成了以富硅玻璃511和硼磷硅玻璃512的堆叠层为材料的研磨保护层510，对第二多晶硅层508产生压应力，使第二多晶硅层508与层间绝缘层506之间的粘附力加强。
如图9c所示，用化学机械研磨法平坦化研磨保护层510和第二多晶硅层508至预定厚度，并使第二多晶硅层508表面平坦，形成平坦化的第二多晶硅层508a。
由于第二多晶硅层508与层间绝缘层506之间的粘附力加强了，在用化学机械研磨法平坦化第二多晶硅层508后，第二多晶硅层508来不会发生位错而从层间绝缘层506上剥落下来。
如图9d所示，在平坦后的第二多晶硅层508a上旋涂第二光刻胶层(未示出)，经过曝光显影工艺后，定义出与浮栅位置对应的控制栅图形；以第二光刻胶层为掩膜，沿控制栅图形用干法刻蚀法刻蚀第二多晶硅层508a至露出半导体衬底500，在形成控制栅508b。
图10是采用本发明工艺形成的快闪存储器多晶硅层与层间绝缘层相接面的电镜图。如图10所示，由于本发明在对第二多晶硅层进行化学机械研磨工艺前，先于其表面形成研磨保护层，对第二多晶硅层产生压应力，加强其与层间绝缘层之间的粘附力，使后续平坦化第二多晶硅层的过程中，第二多晶硅层不会产生位错，第二多晶硅层与层间绝缘层之间的相接面1没有剥落现象产生。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。