高K介电材料的选择性蚀刻.pdf

提供一种相对多晶硅材料选择性蚀刻高k电介质层的方法。该高k电介质层有Ar溅射部分去除，然后使用包含BCl3的蚀刻气体蚀刻该高k电介质层。该高k电介质层和该多晶硅材料可形成在基片上。为了部分去除该高k电介质层，将含有Ar的溅射气体提供进蚀刻室，其中设置该基片，由该溅射气体生成等离子，然后停止该溅射气体。为了蚀刻该高k电介质层，将该蚀刻气体提供进该蚀刻室，由该蚀刻气体生成等离子，然后停止该蚀刻气体。

1.  一种用于相对多晶硅材料选择性蚀刻高k电介质层的方法，包括：
通过Ar溅射部分去除该高k电介质层；以及
使用包含BCl₃的蚀刻气体蚀刻该高k电介质层。

2.  根据权利要求1所述的方法，其中该高k电介质层和该多晶硅材料形成在基片上，该部分去除包括：
将溅射气体提供进设置该基片的蚀刻室中，该溅射气体包括Ar；
由该溅射气体生成等离子以部分去除该高k电介质层；以及
停止该溅射气体。

3.  根据权利要求2所述的方法，其中该蚀刻该高k电介质层包括：
将该蚀刻气体提供进该蚀刻室；
由该蚀刻气体生成等离子以蚀刻该高k电介质层；以及
停止该蚀刻气体。

4.  根据权利要求2所述的方法，其中该溅射气体不含化学蚀刻气体。

5.  根据权利要求2所述的方法，其中该溅射气体不含Cl、HBr和F。

6.  根据权利要求2所述的方法，其中该溅射气体是纯Ar。

7.  根据权利要求1所述的方法，其中该通过Ar溅射部分去除该高k电介质层所提供的该高k电介质对该多晶硅材料的高选择比为大约2至20。

8.  根据权利要求7所述的方法，其中该通过Ar溅射部分去除该高k电介质层所提供的该高k电介质对该多晶硅材料的高选择比为大约5至20。

9.  根据权利要求1所述的方法，其中该高k电介质层是金属氧化物层。

10.  根据权利要求1所述的方法，其中该高k电介质层是形成在图案化多晶硅层之上，第二多晶硅层形成在该高k电介质层之上，该方法进一步包括：
通过蚀刻该第二多晶硅层暴露待蚀刻的高k电介质层。

11.  一种相对多晶硅材料选择性蚀刻多层堆栈中的高k电介质层的方法，该堆栈包括形成在基片上的图案化的第一多晶硅层、形成在该第一多晶硅层之上的该高k电介质层和形成在该高k电介质层之上的第二多晶硅层，该方法包括：
穿过具有密集区域和稀疏区域掩模特征的掩模蚀刻该第二多晶硅层；以及
穿过该掩模相对该图案化多晶硅层选择性蚀刻该高k电介质层，包括：
通过Ar溅射部分去除该高k电介质层；以及
使用包含BCl3的蚀刻气体进一步蚀刻该高k电介质层，
其中通过Ar溅射的部分去除与使用该蚀刻气体的进一步蚀刻的结合降低相对该密集区域和该稀疏区域的微负载。

12.  根据权利要求11所述的方法，其中该多层堆栈进一步包括形成在该第二多晶硅层上的接触层、形成在该接触层上的掩模。

13.  根据权利要求11所述的方法，其中在选择性蚀刻该高k电介质层期间，还穿过该掩模特征去除该第一多晶硅层。

14.  根据权利要求13所述的方法，其中氧化物层形成在该基片上、该第一多晶硅层下方，选择性蚀刻该高k电介质层穿过该掩模特征去除该第一多晶硅层并且在该基片上留下该氧化物层。

15.  一种用于相对多晶硅材料选择性蚀刻高k电介质层的设备，包括：
等离子处理室，包括：
形成等离子处理室外壳的室壁；
在该等离子处理室外壳内支撑基片的基片支撑件；
调节该等离子处理室外壳中压力的压力调节器；
至少一个用于提供功率至该等离子处理室外壳以维持等离子的电极；
提供气体进入该等离子处理室外壳的气体入口；以及
从该等离子处理室外壳排出气体的气体出口；
与该气体入口流体连通的气体源，包括；
溅射气体源；以及
高k电介质蚀刻气体源；
控制器以可控制地方式连接到该气体源和该至少一个电极，包括：
至少一个处理器；以及
计算机可读介质包括：
用于相对该多晶硅材料选择性蚀刻该高k电介质层的计算机可读代码，包括：
用于从该溅射气体源提供Ar溅射气体的计算机可读代码；
用于由该溅射气体生成等离子以部分去除该高k电介质层的计算机可读代码；
用于停止该溅射气体的计算机可读代码；
用于从该高k电介质蚀刻气体源提供蚀刻气体的计算机可读代码；
用于由该蚀刻气体生成等离子以蚀刻该高k电介质层的计算机可读代码；以及
用于停止该蚀刻气体的计算机可读代码。

高K介电材料的选择性蚀刻
背景技术
[0001]本发明涉及半导体器件制作过程中的蚀刻工艺。更具体地，本发明涉及用于具有高k介电常数材料层的半导体器件的蚀刻工艺。
[0002]传统上，ONO(氧化矽)层已经用于存储装置的闪存栅极堆栈。然而，ONO的介电常数不足以满足日益增加的工作电压要求。因此，引入高介电常数材料(也称为高k介电材料)以替代ONO。
[0003]SiO2的介电常数大约为3.9。如果用高k材料(像Al₂O₃，氧化铝)替代SiO₂，介电常数将增加到大约9.0。除了Al₂O₃，HfO₂和Ta₂O₃也认为是闪存栅极堆栈中替换ONO的高k材料的候选。其中，使用Al₂O3、HfO₂和Al₂O₃/HfO₂/Al₂O₃夹层结构。
[0004]然而，发现蚀刻高k介电材料相比于蚀刻ONO更加困难，因为其蚀刻副产物不易挥发。因为这一点，所以发现高k介电材料的蚀刻速率和对多晶硅膜的蚀刻比相比于ONO膜低得多。为了增加高k材料对多晶硅的蚀刻速率和选择比，人们已经进行了许多努力。为了实现对多晶硅的良好的蚀刻比，传统的BCl₃基蚀刻化学制剂要求低偏置电压。然而，这种低偏压BCl₃工艺有严重的微负载问题。
发明内容
[0005]为了实现前面所述以及按照本发明的目的，提供一种相对多晶硅材料选择性蚀刻高k电介质层的方法。该高k电介质层由Ar溅射部分去除，然后使用包含BCl₃的蚀刻气体蚀刻该高k电介质层。该高k电介质层和该多晶硅材料可形成在基片。为了部分去除该高k电介质层，将含有Ar的溅射气体提供进设置该基片的蚀刻室，由该溅射气体生成等离子，然后停止该溅射气体。为了蚀刻该高k电介质层，将该蚀刻气体提供进该蚀刻室，由该蚀刻气体生成等离子，然后停止该蚀刻气体。
[0006]在本发明另一表现形式中，提供一种相对多晶硅材料选择性蚀刻多层堆栈中的高k电介质层的方法。该堆栈包括形成在基片上的图案化的第一多晶硅层，该高k电介质层形成在该第一多晶硅层上，第二多晶硅层形成在该高k电介质层之上。穿过具有密集区域和稀疏区域的掩模特征的掩模蚀刻该第二多晶硅层。穿过该掩模相对该图案化多晶硅层选择性蚀刻该高k电介质层。该高k电介质层的选择性蚀刻包括(a)通过Ar溅射部分去除该高k电介质层，以及(b)使用包含BCl₃的蚀刻气体进一步蚀刻该高k电介质层。通过Ar溅射的部分去除与使用该蚀刻气体的进一步蚀刻的结合减小关于该密集区域和该稀疏区域的微负载。
[0007]在本发明的另一表现形式中，提供一种相对多晶硅材料选择性蚀刻高k电介质层的设备。该设备包括等离子处理室。该等离子处理室包括形成等离子处理室外壳的室壁，用于在该等离子处理室外壳内支撑基片的基片支撑件，调节该等离子处理室外壳中压力的压力调节器，至少一个用于提供功率至该等离子处理室外壳以维持等离子的电极，用于提供气体进入该等离子处理室外壳的气体入口，和用于从该等离子处理室外壳排出气体的气体出口。该等离子处理室进一步包括与该气体入口流体连通的气体源。该气体源包括溅射气体源和高k电介质蚀刻气体源。控制器以可控制地方式连接到该气体源和该至少一个电极。该控制器包括至少一个处理器，以及具有用于相对该多晶硅材料选择性蚀刻该高k电介质层的计算机可读代码的计算机可读介质。该计算机可读代码包括用于从该溅射气体源提供Ar溅射气体的计算机可读代码，用于由该溅射气体生成等离子以部分去除该高k电介质层的计算机可读代码，用于停止该溅射气体的计算机可读代码，用于从该高k电介质蚀刻气体源提供蚀刻气体的计算机可读代码，用于由该蚀刻气体生成等离子以蚀刻该高k电介质层的计算机可读代码和用于停止该蚀刻气体的计算机可读代码。
[0008]本发明的这些和其他特征将在下面的具体描述中结合附图更详细地说明。
附图说明
[0009]在附图中，本发明作为示例而不是作为限制来说明，其中类似的参考标号指出相似的元件，其中：
[0010]图1是按照本发明一个实施例，形成在待蚀刻基片上的包括高k电介质层和多晶硅层的多层堆栈一个示例的示意图。
[0011]图2A-2B分别是图1的堆栈沿切线2A-2A和2B-2B的剖视示意图。
[0012]图3是按照本发明一个实施例，相对于多晶硅材料选择性蚀刻高k电介质层的高层流程图。
[0013]图4是可用于本发明优选实施例的处理室的示意图。
[0014]图5A和5B说明适于实现控制器的计算机系统。
[0015]图6是按照本发明一个实施例，两部分选择性蚀刻工艺的详细流程图。
[0016]图7A是按照本发明一个实施例，形成在待蚀刻基片上的包括高k电介质层和多晶硅层的多层堆栈另一示例的剖视示意图。
[0017]图7B是图7A的堆栈沿切线7B-7B的剖视示意图。
[0018]图7C-7D是按照本发明一个实施例，在选择性蚀刻过程中的堆栈的剖视示意图。
具体实施方式
[0019]现在将根据其如在附图中说明的几个实施方式来具体描述本发明。在下面的描述中，阐述许多具体细节以提供对本发明的彻底理解。然而，对于本领域技术人员，显然，本发明可不利用这些具体细节的一些或者全部而实施。在有的情况下，公知的工艺步骤和/或结构没有说明，以避免不必要的混淆本发明。
[0020]为了便于理解，图1示意性说明按照本发明一个实施例，形成在待蚀刻基片106上的包括高k电介质层102和多晶硅层104的多层堆栈100，其中相对多晶硅材料选择性蚀刻该高k电介质层。该基片106可由硅基材料组成。优选地，该硅基材料基本上是晶体硅，其可以是硅晶片的一部分。如图1所示，氧化物层110(如栅极氧化物)可以形成在该基片106上该高k电介质层102和该多晶硅层104下面。在这个示例中，该多晶硅层104是图案化多晶硅层，其具有如凸起或沟槽的特征。
[0021]该高k电介质层102形成在该图案化多晶硅层104之上，从而覆盖该多晶硅层104的顶部和侧壁，也覆盖这些特征的底部(即，在该氧化物层110上)，如图1所示。原子层沉积、溅射或化学气相沉积可用来沉积该高k介电材料层。在本说明书和权利要求书中，高k介电材料的介电常数至少为8(K≥8)。该高k电介质层可由金属氧化物组成，如Al₂O₃(氧化铝)、HfO₂、或Ta₂O₃。该高k电介质层102可由具有Al₂O₃/HfO₂/Al₂O₃夹层结构的氧化物层组成。另外，在本发明的实施例中，该高k电介质层可由介电常数至少是8的材料形成 如Hf硅酸盐(K≅11]]>)，HfO₂(K≅25-30]]>)，Zr硅酸盐(K≅11-13]]>)，ZrO₂(K≅22-28]]>)，Al₂O₃(K≅8-12]]>))，La₂O₃(K≅25-30]]>)，SrTiO₃(K≅200]]>)，SrZrO₃(K≅25]]>)，TiO₂(K≅80]]>)，和Y2O₃(K≅8-15]]>)，这些是氧化物。
[0022]图2A-2B分别是图1的堆栈100沿切线2A-2A和2B-2B的剖视示意图。如图2A-2B所示，该堆栈100还包括形成在该高k电介质层102之上的第二多晶硅层108。在该高k电介质层选择性蚀刻之前，可以穿过掩模相对于该高k电介质层102选择性蚀刻这样一个第二多晶硅层108，从而待蚀刻的高k电介质层102暴露在该堆栈100的表面上。如图2A和2B所示，该第二多晶硅层108之上的一个或多个其它层112(包括掩模)可通过预先的图案化和蚀刻工艺形成并且图案化。
[0023]如图2A-2B所示，该高k电介质层102沿蚀刻方向的厚度随着位置显著变化，由此对该高k电介质层102的蚀刻提出了挑战。例如，将如图2A所示的该高k电介质层102的厚度T₁与如图2B所示的该高k电介质层102的段114的厚度T₂对比，该厚度T₂比厚度T₁大几倍。为了去除该高k电介质层102未被遮蔽的部分，该高k介电段114应当一直向下蚀刻至该氧化物层110(图2B)。该高k电介质层段114不完全的蚀刻会形成不希望有的纵梁(stringer)或围挡(fence)。如果该高k电介质层102对该多晶硅层104的蚀刻选择比小于1，为了消除纵梁或围挡的不正确的蚀刻会导致蚀刻该高k电介质层102较薄位置处的该氧化物层110。该氧化物层110中的刺穿会导致对器件的损伤。
[0024]本发明的实施例提供该高k电介质层102相对多晶硅材料的选择性蚀刻。图3是按照本发明一个实施例，相对多晶硅材料选择性蚀刻高k电介质层的高层流程图。待蚀刻的高k电介质层可例如通过使用蚀刻室穿过一个或多个图案化掩模蚀刻沉积在该高k电介质层102上的一个或多个层而暴露(步骤302)。例如，如图2A-2B所示，在该选择性蚀刻前的堆栈100可具有包括图案化掩模的图案化层112，穿过其选择性蚀刻该高k电介质层。在选择性蚀刻步骤中，首先，该高k电介质层102通过高选择性Ar溅射(步骤304)部分去除。然后，使用包含BCl₃的蚀刻气体蚀刻该高k电介质层102(步骤306)。随后的一个或多个工艺可在同一蚀刻室中执行(步骤308)。例如，可以蚀刻掉其余的多晶硅层104。
[0025]该Ar溅射在平的表面上通常不能以良好的蚀刻速率蚀刻高k介电材料。然而，发现Ar溅射可以大得多的蚀刻速率去除暴露的侧壁高k材料(高k围挡)。由此，获得该侧壁高k电介质层相对该多晶硅材料非常高的选择比。这个溅射过程还具有非常微小或稍反向的微负载。所有这些特性对于高k围挡蚀刻都是非常有益的。然而，由于溅射本身特性，在不希望的溅射副产物变得过多之前，Ar溅射步骤只能运行有限的时间。还应当注意到，本发明不限于具体的高k电介质层/多晶硅层构造，而是适用于任何相对多晶硅材料选择性蚀刻高k电介质层的情况。
[0026]图4是用于执行本发明实施例的处理室400的示意图。在这个实施例中，该等离子处理室400包括电感线圈404、下电极408、气体源410和排气泵420。该气体源410可包括Ar溅射气体源412、高k电介质蚀刻气体源414，如BCl₃源。该气体源410可进一步包括其他气体源416和418，用于其他工艺，如用于在该高k电介质层之上和/或下面的层的蚀刻工艺。在该等离子处理室400内，该基片106设在该下部电极408上。下部电极408结合合适的基片夹紧机构(例如，静电、机械夹紧等)，用于支撑该基片106。该反应器顶部428结合介电窗。该反应器顶部428、室壁452和下电极408形成受限等离子容积440。由气体源410通过气体入口443向该受限制的等离子容积提供气体并且通过排气泵420从该受限制的等离子容积排出气体。该排气泵420形成该等离子处理室的气体出口。第一RF源444电连接至该线圈404。第二RF源448电连接至该下电极408。在这个实施例中，该第一和第二RF源444、448包括13.56MHz电源。将RF功率连接到电极的不同组合是可能的。控制器435以可控的方式连接到该第一RF源444、该第二RF源448、该排气泵420和该气体源410。该控制器435能够控制各种气体的流率。在这个示例中，该处理室是Versys2300、Versys2300Star、Versys2300Kiyo，能够从California，Fremont的Lam Research Corporation得到。该底部和顶部RF源两者都提供在13.56MHz频率的功率信号。
[0027]图5A和5B说明了一个计算机系统500，其适于实现用于本发明的实施方式的控制器435。图5A示出该计算机系统一种可能的物理形式。当然，该计算机系统可以具有从集成电路、印刷电路板和小型手持设备到巨型超级计算机的范围内的许多物理形式。计算机系统500包括监视器502、显示器504、机箱506、磁盘驱动器508、键盘510和鼠标512。磁盘514是用来与计算机系统500传入和传出数据的计算机可读介质。
[0028]图5B是计算机系统500的框图的一个例子。连接到系统总线520的是各种各样的子系统。处理器522(也称为中央处理单元，或CPU)连接到存储设备，包括存储器524。存储器524包括随机访问存储器(RAM)和只读存储器(ROM)。如本领域所公知的，ROM用作向CPU单向传输数据和指令，而RAM通常用来以双向的方式传输数据和指令。这两种类型的存储器可包括下面描述的任何合适的计算机可读介质。固定磁盘526也是双向连接到CPU522；其提供额外的数据存储并且也包括下面描述的任何计算机可读介质。固定磁盘526可用来存储程序、数据等，并且通常是次级存储介质(如硬盘)，其比主存储器慢。可以理解的是保留在固定磁盘526内的信息可以在适当的情况下作为虚拟存储器以标准的方式结合在存储器524中。可移动存储器514可以采用下面描述的任何计算机可读介质的形式。
[0029]CPU 522还连接到各种输入/输出设备，如显示器504、键盘510、鼠标512和扬声器530。通常，输入/输出设备可以是下面的任何一种：视频显示器、轨迹球、鼠标、键盘、麦克风、触摸显示器、转换器读卡器、磁带或纸带阅读器、书写板、触针、语音或手写识别器、生物阅读器或其他计算机。CPU 522可选地可使用网络接口540连接到另一台计算机或者电信网络。利用这样的网络接口，计划在执行上述方法步骤地过程中，CPU可从网络接收信息或者向网络输出信息。此外，本发明的方法实施方式可在CPU 522上单独执行或者可在如Internet的网络上与共享该处理一部分的远程CPU一起执行。
[0030]另外，本发明的实施方式进一步涉及具有计算机可读介质的计算机存储产品，在计算机可读介质上有用于执行各种计算机实现的操作的计算机代码。该介质和计算机代码可以是那些为本发明目的专门设计和构建的，或者它们可以是对于计算机软件领域技术人员来说公知并且可以得到的类型。计算机可读介质的例子包括，但不限于：磁介质，如硬盘、软盘和磁带；光介质，如CD-ROM和全息设备；磁-光介质，如光软盘；以及为了存储和执行程序代码专门配置的硬件设备，如专用集成电路(ASIC)、可编程逻辑器件(PLD)以及ROM和RAM器件。计算机代码的例子包括如由编译器生成的机器代码，以及包含高级代码的文件，该高级代码能够由计算机使用解释器来执行。计算机可读介质还可以是在载波中由计算机数据信号携带的并且表示能够被处理器执行的指令序列的计算机代码。
[0031]图6是按照本发明一个实施例，两部分选择性蚀刻工艺的更详细的流程图。将溅射气体提供进蚀刻室，在其中设置有基片106(步骤602)。该溅射气体包括Ar。按照本发明一个实施例，该溅射气体可包括其他气体，如Xe、Ne。优选地，该溅射气体不含化学蚀刻气体，如Cl、HBr或F。更优选地，纯Ar气体用于该溅射。由该溅射气体生成等离子以去除该高k电介质层(步骤604)，和停止该溅射气体(步骤606)。由于高k围栏蚀刻速率大大增加，所以在这个步骤获得高k围栏对多晶硅的高选择比。在一个示例中，大约200sccmAr以大约40mT的压力提供进该室。提供大约600瓦特的功率以及大约150伏特的偏置电压。该Ar溅射在大约60℃温度下实施大约30秒。因为溅射的本身特性，在不希望的溅射副产物变得过多之前，Ar溅射步骤只能运行有限的时间。所以，接着是传统的基于BCl₃高k蚀刻步骤以去除其余的高k围栏。在这个步骤中，将蚀刻气体提供进该蚀刻室(步骤608)。该蚀刻气体包括BCl₃。该蚀刻气体还可包括Ar。该高k电介质蚀刻气体化学制剂可以是BCl₃、Cl₂和Ar的混合物。其他气体如HBr可以添加到该蚀刻气体。优选地，该蚀刻气体包括至少40％的BCl₃。更一般地，该蚀刻气体所包括的BCl₃是总气体流量的大约20到100％。由该蚀刻气体生成等离子(步骤610)，以便蚀刻该高k电介质。停止该蚀刻气体(步骤612)。在一个示例中，该高k电介质蚀刻气体包括大约160sccmBCl₃和大约240sccmAr。将该蚀刻气体在大约5mT压力下引入该室。提供600瓦特功率和400伏特偏压。该工艺在大约120℃温度下实施以获得更好的选择比和更小的微负载。
[0032]图7A是按照本发明一个实施例，形成在基片706上的包括高k电介质层702和图案化多晶硅层704的多层堆栈700的另一示例的剖视示意图。该堆栈700可以是通常用于NAND闪存器件的结构。该基片706可以是硅基材料。优选地，该硅基材料基本上是晶体硅，其可以是硅晶片的一部分。如图7A所示，在该基片706中形成浅沟稀疏区域708。栅极氧化物层710形成在该基片706表面上。该栅极氧化物层710可通过将该基片706暴露于氧气而形成。以浮动栅极(F-极)的形式提供该多晶硅层704。该多晶硅层704可通过将第一多晶硅层沉积在该浅沟稀疏区域708和栅极氧化物710上形成，以及然后使用第一掩模(未示)图案化为浮动栅极特征。该图案化多晶硅层704可具有大约95nm的厚度。
[0033]该高k电介质层702形成在该图案化的第一多晶硅层704之上，以便覆盖该浮动栅极的顶部和侧壁，并还覆盖特征的底部。原子层沉积、溅射或化学气相沉积可用来沉积高介电常数材料层。该高k电介质层702可具有大约18nm的厚度。第二多晶硅层712形成在该高k电介质层702之上。该第二多晶硅层712的厚度可以是在该浮动栅极704顶部距该高k电介质层702大约90nm，以及在特征底部距该高k电介质层702大约110nm。该第二多晶硅层712将被图案化为控制栅极并因此可称作“C-极”。由于该高k电介质层702提供在两个多晶硅层704和712之间，其可称为多晶硅层间(interpoly)电介质层(IPD)。该高k电介质层702可由金属氧化物组成，如Al₂O₃(氧化铝)、HfO₂、Ta₂O₃。或上面讨论的其他高k氧化物。优选地，该高k电介质层702是由具有Al₂O₃/HfO₂/Al₂O₃夹层结构的氧化物层组成的。
[0034]如图7A所示，该堆栈700还可包括钨基接触层714(如WSix)，形成在该第二多晶硅层712之上。该接触层714可具有大约70nm的厚度。该第二多晶硅层712可以在沉积该接触层714之前平坦化。另外，氧化物层716可以形成在该接触层714之上，其可以光刻方式图案化为硬掩模。该氧化物层716可具有大约220nm的厚度。
[0035]图7B是图7A的堆栈700沿切线7B-7B的剖视图。在图7B中，将该氧化物层716描述为提供在该接触层714上的图案化硬掩模718。该硬掩模718可用于形成NAND闪存单元。首先穿过该图案化硬掩模718蚀刻该钨基接触层714和该第二多晶硅层712。图7C示意性说明该堆栈700的剖视图，其中在蚀刻该接触层714和该第二多晶硅层712之后，暴露待蚀刻的高k电介质层702。如这些图所示的，存储单元(即，栅极结构)密集地填满密集区域720，而没有存储单元形成在稀疏(iso)区域730。该稀疏区域730可具有选择栅极结构。
[0036]如上面所讨论的，该多晶硅层间高k电介质层702通过两部分工艺有选择地蚀刻，该工艺包括：第一部分，Ar溅射；以及第二部分，使用BCl₃基蚀刻气体的高k电介质蚀刻。该高k电介质层702的厚度随着位置而显著变化。在这个示例中，该高k电介质层(IPD层)702的蚀刻包括在该第一多晶硅层704顶部上蚀刻大约18nm(T₁)的薄高k电介质层和在该第一多晶硅层704的侧壁或台阶处蚀刻穿透大约110nm(T₂)的该高k电介质段，T₂是T₁的六倍还多。因此，如果该高k电介质层对该多晶硅材料的蚀刻选择比小于一(1)，该第一多晶硅层704将首先被去除，该栅极氧化物710在该高k电介质蚀刻工艺期间将暴露。这种暴露很可能导致该栅极氧化物刺穿，产生器件缺陷。因此，为了获得良好的工艺窗口，高k电介质对多晶硅材料的高选择比对于IPD蚀刻是必需的。为了获得良好的选择比，仅在低偏置电压下使用通常的基于BCl₃蚀刻化学制剂。然而，这种低偏压BCl₃蚀刻工艺伴随显著的微负载效应，其中高k电介质蚀刻在该密集区域720不完全关闭。
[0037]按照本发明，提供该两部分高k电介质蚀刻，其中在传统的高k电介质蚀刻工艺之前，执行Ar溅射。该高k电介质层部分通过Ar溅射去除，然后使用包含BCl₃的蚀刻气体进一步蚀刻。该高k电介质层由Ar溅射部分去除与使用蚀刻气体进一步蚀刻该高k电介质层的新颖的结合不仅提高选择比，而且降低相对该密集区域和该稀疏区域的微负载。例如，在Ar溅射步骤中获得大约2至20的高k电介质对多晶硅材料的高选择比，优选地大约5至20。通过在该基于BCl₃的高k电介质蚀刻之前实施该Ar溅射，在该密集区域720不关闭该高k电介质蚀刻而是蚀刻穿透至所需的位置。结果，获得零到稍反向的微负载。图7D是按照本发明一个实施例，该堆栈700在该选择性蚀刻工艺之后的剖视示意图。
[0038]尽管本发明依照多个实施方式描述，但是存在落入本发明范围内的改变、置换和各种替代等同物。还应当注意，有许多实现本发明方法和设备的可选方式。所以，其意图是下面所附的权利要求解释为包括所有这样的落入本发明主旨和范围内的改变、置换和各种替代等同物。