通过分子键合组装晶片的方法 技术领域 本发明涉及通过将初始衬底上形成的至少一个层转移到最终衬底上来制造多层 半导体晶片或衬底的领域，其中被转移的层对应于初始衬底的一部分。 被转移的层还可 以包括整个或一部分部件，或者包括若干个微部件。
背景技术 更具体而言，本发明涉及将层从被称为 “施主衬底” 的衬底转移到被称为 “接 收衬底”的最终衬底上时出现的不均匀变形 (heterogeneous deformation) 的问题。 尤其， 在需要将一层或多层微部件转移到最终支撑衬底上的三维部件集成技术 (3D 集成 ) 的情况 下、在电路转移的情况下、以及在背光照明成像器的制造中，已经观察到这样的变形。 被转移的层包括至少部分地制造在初始衬底上的微部件 ( 电子器件、光电器件等等 )，再 将这些层堆叠到自身可包括部件的最终衬底上。 特别是由于单一层上的微部件的在很大 的程度上缩小的尺寸和庞大的数量，每个被转移的层都必须以相当高的精度定位在最终 衬底上，以便与下面的层精确对准。 另外，在层被转移之后可能还需要对层进行处理， 例如形成其他微部件、使微部件露出表面、制造互连等等。
但是申请人发现，在转移之后的有些情况下，形成与转移之前所形成的微部件 对准的额外的微部件即使不是不可能，也是非常困难的。
参考显示制造三维结构的示例的图 1A 至图 1E 描述这种未对准的现象，所述制 造三维结构的示例包括将形成在初始衬底上的微部件层转移到最终衬底上、以及在键合 之后在初始衬底的暴露表面上形成额外的微部件层。 图 1A 和图 1B 显示了其上形成有第 一系列微部件 11 的初始衬底 10。 使用限定与待制造的微部件 11 相对应的图案形成区域 的掩模，通过光刻来形成微部件 11。
如图 1C 所示，之后初始衬底 10 的包括微部件 11 的表面与最终衬底 20 的一个表 面直接接触。 通常通过分子键合 (molecular bonding) 来实现初始衬底 10 与最终衬底 20 之间的键合。 因此，在衬底 10 和 20 之间的键合界面处获得微部件 11 的隐埋层。 在键 合之后，如图 1D 所示，初始衬底 10 被减薄以去除位于微部件 11 的层上方的材料的一部 分。 于是得到由最终衬底 20 和与初始衬底 10 的剩余部分相对应的层 10a 所组成的复合 结构 30。
如图 1E 所示，制造三维结构的下一个步骤是在被减薄的初始衬底 10 的暴露表面 上形成第二层微部件 12，或者与层 10a 中所包括的部件对准 ( 进行接触、互连等 ) 在暴露 表面上进行额外的技术处理。 为了简单起见，我们将在下文中用术语 “微部件” 来表示 在必须被精确定位的层中或层上进行若干技术步骤处理所得到的器件。 因此，这些微部 件可以是有源部件或无源部件，仅进行接触或表示互连。
为了形成与隐埋的微部件 11 对准的微部件 12，使用与形成微部件 11 所使用的掩 模相类似的光刻掩模。 被转移的层，例如层 10a，典型地对于微部件和形成层的晶片两者 均包括标记，在诸如光刻过程中所进行的技术处理阶段，定位和对准工具特别会使用到
这些标记。
但是，即使使用定位工具，在有些微部件 11 和 12 之间仍然会出现偏差，例如图 1E 中显示的偏差 Δ11、Δ22、Δ33、Δ44( 分别对应于在微部件对 111/121、112/122、113/123 和 114/124 之间观察到的偏差 )。
产生这些偏差的原因是在初始衬底在与最终衬底的组装中初始衬底的层中出现 的不均匀变形。 变形导致一些微部件 11 移位。 另外，转移之后形成在衬底的暴露表面 上的一些微部件 12 表现出相对于微部件 11 的位置变化，这些位置变化可以是几百纳米数 量级的，甚至是微米数量级的。
两层微部件 11 和 12 之间的这种未对准现象 ( 也被称为 “覆盖” ) 可能引起短 路、堆叠中的变形或者两层微部件之间的错误连接。 因此这种覆盖 (overlay) 现象导致所 制造的多层半导体晶片的质量和价值下降。 由于对微部件的微型化及每层微部件的集成 密度的要求不断提高，这种现象的影响愈加严重。
三维结构制造中的对准问题是已知的。 Burns 等人所著的文献 “AWafer-Scale 3-D Circuit Integration Technology”， IEEE Transactions On Electron Devices， vol.53， No.10， Oct.2006 描述了一种检测键合的衬底之间的对准变化的方法。 Haisma 等人所著 的文献 “Silicon-Wafer Fabrication and(Potential)Applications of Direct-Bonded Silicon”， Philips Journal of Research，Vol.49，No.1/2，1995 强调了晶片的平整的重要性，特别是在 抛光步骤中，以便获得优质的最终晶片，即微部件之间具有最小可能偏差 (offset)。
更宽泛地讲，在衬底转移到其他衬底的过程中，不希望在衬底中引入不均匀的变形。 发明内容
本发明提出一种将衬底转移到另一衬底上时限制在衬底中出现的不均匀的变形 的方案。
为此目的，本发明提出一种在两个晶片或衬底之间通过分子键合实现的键合方 法，包括 ：
a) 使待组装的晶片的表面至少部分接触，
b) 从施加到两个晶片的至少其中之一上的压力点引发第一键合波传播，
c) 在涵盖所述压力点的区域施加第二键合波传播。
因此，如下文所详述，在通常用于引起分子键合的第一键合波传播之后，引发 在包括压力点的区域之上的第二键合波传播，减小了引发第一键合波传播在晶片中造成 的不均匀变形，同时在两个晶片相接触的全部表面上进行分子键合。
通过这样尽量减小分子键合时压力点的施加所导致的变形，大大降低了后续形 成微部件的附加层过程中产生覆盖的风险。
优选在所述两个晶片其中之一的边缘附近施加压力点，以允许第一键合波传播 长距离，以及在远离压力点的部分形成几乎不具有变形的区域。
根据本发明的一个方面，在步骤 a) 中，在待组装的晶片的表面之间嵌入分隔元 件，该元件在步骤 c) 中被去掉以引发所述第二键合波传播。 在实施方式的变形中，在步 骤 b) 之后和步骤 c) 之前，也可以向晶片内部移动所述分隔元件，从而使第一键合波传播过程中形成的键合界面部分地打开。
根据本发明的另一方面，在步骤 a) 中使晶片完全接触。 然后，在步骤 c) 之前， 在至少位于压力点附近的区域使组装的晶片的表面部分地非键合，然后使所述表面再次 接触，以便引发第二键合波传播。 优选使组装的晶片的表面在包括压力点的区域非键 合，这有助于在该区域中释放应力。
本发明还提供一种用于制造复合三维结构的方法，该方法包括在第一衬底的一 个表面上制造第一层微部件的步骤以及将第一衬底的带有第一层微部件的表面键合到第 二衬底上的步骤，以及其特征在于按照本发明的组装方法来组装第一和第二衬底。
采用本发明的组装方法的含义是，在转移微部件层时消除覆盖现象，并且可以 制造非常高质量的多层半导体晶片。 微部件层可以特别包括图像传感器。
在这种情况下，第二衬底的材料可以是透明材料，例如硅石或石英。 附图说明
图 1A 至图 1E 是显示根据现有技术的三维结构的产品的示意图， 图 2 至图 5 是根据本发明的一个实施例通过分子键合的键合方法的示意图 ； 图 6 至图 10 是根据本发明的一个实施例通过分子键合的组装方法的示意图 ； 图 11A 至图 11D 是显示采用本发明的组装方法制造的三维结构的示意图， 图 12 是用于执行图 11A 至图 11D 所示的三维结构的制造的流程图。具体实施方式
本发明通常应用于复合结构的制造，其至少包括通过分子键合将第一衬底或晶 片键合到第二衬底或晶片上。
通过分子键合来键合本质上是已知的技术。 作为提醒，通过分子键合来键合的 原理是基于两个表面的直接接触，即无需使用特殊的键合材料 ( 胶、蜡、焊料等等 )。 这 种操作要求即将被键合的表面充分光滑，没有颗粒或污染物，而且表面彼此之间必须足 够接近以能够引发接触，距离典型小于几纳米。 在这种情况下，两个表面之间的吸引力 很高，足以引起分子键合 ( 两个待键合表面的原子或分子之间的电子相互作用的一组吸 引力 ( 范德华力 ) 所引起的键合 )。
通过施加局部压力来实现分子键合的引发，例如在与另一晶片紧密接触的晶片 上使用 触针 (stylus)，以便从这一引发点触发键合波的传播。 用术语 “键合波” 来表示键合波前或分子键合的波前，该波前从引发点传播并且对应于吸引力 ( 范德华力 ) 从引发点向两个晶片之间紧密接触的整个表面 ( 键合界面 ) 的散布。
申请人已经证实，在通过分子键合将单一衬底键合到另一衬底的阶段之后，所 述单一衬底中的某些图案或微部件之间发生相对位移。 更具体而言，申请人进行的实验 已经表明，在通过分子键合来键合的引发点，即在施加压力的点的区域产生应力 ( 拉伸 和 / 或压缩 )。 这些应力源于衬底中出现的不均匀变形，并因此导致某些图案或微部件彼 此之间发生相对的和不等的位移。
申请人观察到，变形主要位于引发点或键合开始处或其附近，而且这些变形是 弹性的。 这些变形可遍布以压力施加点为圆心半径达 15cm[ 厘米 ] 的范围。作为比较，在远离引发点的衬底的一部分中，即在键合波传播的部分，观察到 的变形最小。 特别是，变形位于引发点事实上可以通过该区域对应于为了引发键合波的 压力施加区域来解释。 局部压力的施加产生应力，当离开压力施加点时该应力减小。
作为结果，本发明提出在键合衬底时控制分子键合过程，从而在执行正常的用 于分子键合的第一键合波传播之后，至少在压力点附近的区域，即在位于距离压力施加 点小于 15cm 的区域，引发第二键合波传播，从而达到至少一部分变形。 优选地，在覆盖 或包括包括压力施加点的区域内进行第二键合波传播。
因此，当第二键合波传播到达与第一键合波传播的引发点对应的压力施加点的 区域时，由于不同方向的传播，可以特别的释放由第一键合波传播引发所导致的应力， 因此在该减小晶片中的变形，同时在两个晶片相接触的整个表面上通过分子键合实现键 合。
另外，与第一键合波传播不同，根据本发明的第二键合波传播的引发不对晶片 赋予新的应力或新的变形。 事实上，在两个晶片之间存在第一键合波传播的过程中， 通过分子键合产生部分键合的同时，在晶片的已键合部分在压力点附近以外呈现最小变 形的情况下引发第二键合波传播。 因此，可以从不存在任何应力的区域实现第二键合 波传播的引发，而不必在新的点施加压力，因为已经从已有的局部键合区域开始分子键 合。 换言之，在第一键合波传播之后，通过在未键合部分或者两个晶片之间的重新打开 部分，再次关闭键合界面，来引发第二键合波传播，该部分靠近两个晶片之间不存在应 力的键合区域。 现在参考图 2 至图 5 描述根据本发明的组装方法的第一实施例。 在图 2 中，第 一晶片或衬底 20 被置于包括衬底支撑装置 40 的键合机中。 衬底支撑装置 40 包括支撑板 40a，支撑板 40a 例如通过与支撑板 40a 相连的静电或抽吸系统支撑第一晶片 20，目的是 通过分子键合将第一晶片 20 组装到第二晶片或衬底 30 上。
如上所述，以已知的方式预先制备待键合的分别属于晶片 20 和 30 的表面 21 和 31( 抛光、清洁、疏水 / 亲水处理等等 ) 以便能够进行分子键合。
然后如图 3 所示，晶片 20、30 的表面 21、31 被放置成除区域 42 以外彼此紧密 接触，在区域 42 中以楔子 41 的形式在两个晶片之间嵌入分隔元件。
如图 4 所示，例如使用 触针，从与晶片 30 的施加压力点的区域对应的 引发点 43 引发第一键合波传播 44。 点 43 处经受的压力的施加在该点周围产生用应力线 45a 至 45e 表示的应力，其强度作为与引发点 43 之间的距离的函数而下降。
第一键合波传播 44 的引发点可以位于晶片 30 上的任意点。 但是，为了获得 具有尽可能最小变形的区域，引发点优选位于晶片的边缘，使得第一键合波能够长距离 传播，以便在远离引发点部分形成与位于引发点 43 附近的区域相比几乎不具有变形的区 域。 在图 4 中，我们发现当第一键合波 44 沿着由引发点 43 向晶片 30 的相对最远端的方 向 A 传播时，第一键合波传播 44 的形状逐渐变得平滑，这表示当离开引发点 43 时，造成 晶片 21 中的不均匀偏差的应力明显减小。
一旦第一键合波传播到达引发点 43 相对最远端，移开楔子 41 以再次关闭区域 42 并随后引发第二键合波传播 46，第二键合波传播 46 从没有变形或者几乎没有变形的键合 区域沿方向 B 前进，如图 5 所示。 在第二键合波传播的过程中传播的键合波在引发点 43
的位置或区域中呈现平滑的形状。 该第二键合波传播可以完全再次关闭两个晶片之间的 键合界面，同时校正第一键合波传播 44 的过程中的引发点 43 附近产生的变形。 如图 5 中所示，该第二键合波传播在涵盖包括或者覆盖引发点或压力 43 的区域延伸。
优选把引发点 43 选择在较靠近楔子 41 的位置，从而确保两个晶片在压力施加点 附近的区域分离。 这有助于更加有效地释放在压力点处出现的应力。 如果引发点的位置 比较靠近晶片的中心而不是靠近晶片的边缘，则应当将楔子放置在较接近晶片中心的位 置。
在一个变体中，在引发第一键合波传播之后，可将最初位于晶片边缘的诸如楔 子 41 的分隔元件移向晶片内侧，以便使已键合界面部分地非键合。 这可以使已键合界面 在引发点或其附近打开，特别是当分隔元件最初位于远离引发点的区域时，例如位于靠 近晶片中心的区域。
图 6 至 10 显示了根据本发明的组装方法的另一实施例，其与上文描述的实施例 的不同之处在于通过重新打开两个晶片之间的键合界面来产生第二键合波。
更具体而言，如图 6 和图 7 所示，在与上文所述相同的条件下，第一和第二晶片 或衬底 50，60 各自的表面 51 和 61 紧密接触，第一晶片 50 被衬底支撑装置 70 的支撑板 70a 保持。 通过在一点上施加压力，第一键合波传播 64 从引发点 63 被引发并沿方向 A 向 晶片 50 的相对最远端传播，如图 8 所示。 点 63 处经受的压力的施加在该点周围产生应 力线 65a 至 65e 所表示的应力，其强度作为与引发点 63 的距离的函数而下降。 在该实施例中，两个晶片之间不放置阻碍物，从而在第一键合波传播 64 的过程 中在整个键合界面上实现分子键合。 为了引发第二键合波传播，通过在区域 62 中打开 键合界面来实现两个晶片之间的部分非键合 (unbonding)( 图 9)。 例如通过插入例如由 制成的刀片 (blade)，或者向键合界面喷射流体 ( 水、空气、气体等等 )，可以 实现晶片的部分非键合。 通过嵌入像上文所述的楔子 41 那样的楔子也可以实现部分非键 合。
可以从两个晶片边缘处的任意位置重新打开键合界面。 但是，优选在引发点 63 处执行两个晶片之间的部分非键合。 通过在引发点 63 处重新打开键合界面可以释放该点 周围所产生的应力，因为晶片 60 在区域 62 内的部分不再与晶片 50 键合。 分隔元件 ( 例 如刀片或楔子 ) 的插入长度或流体喷射的穿透功率是引发点在晶片上的位置 ( 靠近晶片的 边缘或中心 ) 的函数。
然后再次关闭非键合区域 62 以引发第二键合波传播 66，第二键合波传播 66 沿如 图 10 所示的方向 B 移动，并可以在没有变形的情况下完成两个晶片之间的键合界面的再 次关闭。 如图 10 中所示，该第二键合波传播是在包括或涵盖引发点或压力 63 的区域上 延伸。
用来引发第二键合波传播的非键合 / 重新键合步骤可以重复数次，改变或者不 改变非键合区域，以便进一步使晶片 60 或两个晶片 50 和 60 所承受的应力和变形最小 化。
根据本发明的方法可应用于适合分子键合的任何类型的材料的组装，特别是诸 如硅、锗、玻璃、石英等等的半导体材料的组装。 待组装的晶片可以只在其上的一部分 上包括微部件。
在特别地但是不排除其他的领域中，采用本发明的组装方法是用于三维结构的制造。 现在参考图 11A 至图 11D 及图 12 来描述根据本发明的实施例通过将形成在初始 衬底上的微部件层转移到最终衬底上来制造三维结构的方法。
三维结构的制造首先在初始晶片或衬底 100 的表面上形成第一系列微部件 110( 图 11A，步骤 S1)。 初始衬底 100 可以是例如硅层的单层结构，或者也可以是例如 SOI 型结构的多层结构。 使用限定与待制造的微部件 110 对应的图案形成区域的掩模， 通过光刻来形成微部件 110。 在通过光刻形成微部件 110 的过程中，初始衬底 100 被保持 在衬底支撑装置 120 上。 衬底支撑装置包括支撑板 120a，初始衬底 100 例如通过与支撑 板 120a 连接的静电或抽吸系统直接置于在支撑板 120a 上。
然后将初始衬底 100 的包括微部件 110 的表面与最终晶片或衬底 200 的一个表面 紧密接触放置 ( 步骤 S2) 以通过分子键合而进行键合。 也可以在初始衬底 100 的包括微 部件 110 的表面上和 / 或在将与之紧密接触的最终衬底 200 的表面上形成氧化物层，例如 SiO2 层。
然后如上文所述，通过在引发点施加局部压力来引发允许两个衬底之间的分子 键合的第一键合波传播 ( 步骤 S3)。
然后在至少靠近第一键合波传播的引发点的区域引发第二键合波传播 ( 步骤 S4)。 该第二键合波传播优选的穿过第一键合波传播的引发点。
如上文参考图 2 至图 5 所述，可通过抽出引发第一键合波传播时嵌在两个衬底 100、200 之间以便留出用于引发第二键合波传播的未键合区域的分隔元件来引发第二键 合波传播。 根据上文参考图 6 至图 10 所述的另一变体，可通过部分地重新打开和关闭在 第一键合波传播的引发过程中获得的键合界面来引发第二键合波传播。
在第二键合波传播之后，初始衬底 100 和最终衬底 200 在其整个接触表面上通过 分子键合键合在一起，在包含微部件 110 的初始衬底 100 中没有变形或者几乎没有变形 ( 图 11B)。 因此在衬底 100 和 200 之间的键合界面处获得微部件 110 的隐埋层。
在键合之后，如图 11C 所示，将初始衬底 100 减薄以去除微部件层 110 上方材料 的一部分 ( 步骤 S5)。 在衬底 100 为 SOI 型衬底的情况下，可以有利地利用隐埋绝缘层 来限定 (define) 剩余的层 100a 的厚度。 结果得到由最终衬底 200 和与初始衬底 100 的剩 余部分相对应的层 100a 形成的复合结构 300。 可特别通过化学机械抛光 (CMP)、化学蚀 刻 (chemical eching)、或者沿着先前通过原子注入在衬底中形成的脆弱面分开或裂开来减 薄初始衬底 100。
如图 11D 所示，制造三维结构的下一个步骤包括在减薄的初始衬底 100 的暴露表 面上形成第二层微部件 140( 图 11D，步骤 S6)。 为了形成与隐埋微部件 110 对准的微部 件 140，使用与形成微部件 110 所使用的掩模相类似的光刻掩模。 在形成微部件 110 的过 程中，由最终衬底 200 和层 100a 形成的复合结构 300 被保持在与装置 120 相同的衬底支 撑装置 130 的支撑板 130a 上。 然后将光刻掩模应用到层 100a 的自由表面上。
在一个变体中，通过层的堆叠来形成三维结构，已按照本发明的组装方法转移 每一层，每一层与直接相邻的层对准。
由于本发明的引发分子键合的方法，初始衬底 100 可键合到最终衬底上，而不
出现变形，或者至少减小了这种变形，根据这种方式，在初始衬底 100 转移到最终衬底 200 之前或之后，不再能观测到到微部件 110 的明显偏差。 因此可在晶片的整个表面上均 匀地将残留的偏差值降低到 200nm[ 纳米 ] 或甚至是 100nm 以下。 即使是在初始衬底转移 之后，微部件 140，即使其具有很小的尺寸 ( 例如＜ 1μm[ 微米 ])，也容易与微部件 110 对准。
因此，本发明的组装方法可以消除电路层转移到另一层或支撑衬底上出现的覆 盖现象，以及制造非常高的质量多层半导体晶片。