半导体器件以及形成集成无源器件的方法 技术领域 本发明一般涉及半导体器件，并且更具体地涉及半导体器件以及形成集成无源 器件的方法。
背景技术 半导体器件在现代电子产品中是常见的。 半导体器件在电部件的数量和密集程 度方面不同。 分立的半导体器件通常包含一种类型的电部件，例如发光二极管 (LED)、 小信号晶体管、电阻器、电容器、电感器以及功率金属氧化物半导体场效应晶体管 (MOSFET)。 集成半导体器件典型地包含数百到数百万个电部件。 集成半导体器件的例 子包括微控制器、微处理器、电荷耦合器件、太阳能电池以及数字微镜器件 (DMD)。
半导体器件执行广泛的功能，诸如高速计算、传送和接收电磁信号、控制电子 器件、将太阳光转换为电力以及为电视显示产生视觉投影。 在娱乐、通信、功率转换、 网络、计算机以及消费品领域中都能找到半导体器件。 在军事应用、航空、汽车、工业 控制器以及办公室设备中也找得到半导体器件。
半导体器件利用半导体材料的电特性。 半导体材料的原子结构允许它的导电性 由电场或者基极电流 (base current) 的施加或者通过掺杂的工艺来操纵。 掺杂将杂质引入 到半导体材料以操纵和控制半导体器件的导电。
半导体器件包含有源和无源的电结构。 有源结构包括双极和场效应晶体管，其 控制电流的流动。 通过改变掺杂的程度以及电场或者基极电流的施加，晶体管促进或者 限制电流的流动。 无源结构包括电阻器、电容器和电感器，其产生执行各种电功能所必 要的电压和电流之间关联。 无源和有源结构被电连接来形成电路，所述电路允许半导体 器件执行高速计算以及其它有用的功能。
半导体器件通常使用两种复杂的制造工艺来制造，即前端制造和后端制造，每 种工艺都潜在地涉及数百个步骤。 前端制造涉及多个小片 (die) 在半导体晶圆 (wafer) 的 表面上的形成。 每个小片典型地是相同的并且包含通过将有源和无源部件电连接所形成 的电路。 后端制造涉及从完成的晶圆中分割出 (singulate) 单独的小片并且对该小片进行 封装以提供结构支持和环境隔离。
半导体制造的一个目标是生产更小的半导体器件。 更小的器件通常消耗更少的 功率、具有更高的性能并且可以更高效地被生产。 另外，更小的半导体器件具有更小的 占用面积 (footprint)，这对于更小的终端产品是理想的。更小的小片尺寸可以通过前端工 艺的改进来实现，产生具有更小、更高密度的有源和无源部件的小片。 后端工艺可以通 过电互连和封装材料方面的改进来产生具有更小的占用面积的半导体器件封装。
半导体制造的另一个目标是产生更高性能的半导体器件。 器件性能方面的提高 可以通过形成能够以更高速度操作的有源部件来实现。 在诸如射频 (RF) 无线通信的高频 应用中，集成无源器件 (IPD) 常常被包含在半导体器件内。 IPD 的例子包括电阻器、电 容器和电感器。 典型的 RF 系统需要在一个或者多个半导体封装中有多个 IPD 来执行必
要的电功能。
图 1 示出常规的 IPD 半导体器件。 半导体小片 10 包含模拟或者数字电路，该模 拟或者数字电路被实现为形成在诸如硅的基底材料上并且根据该小片的电设计和功能电 互连的有源器件、无源器件、导电层以及介电层。 电阻层 12、导电层 14、电阻层 16 以及 绝缘层 18 和 26 形成在半导体小片 10 下面。 邻近半导体小片 10 安装有分立的半导体器 件 22。 使用成型工艺来沉积密封剂 24 并且接着在半导体小片 10 上形成导电层 28a-28k。 在导电层 28a-28k 被形成绝缘层 30 和泵 32。 导电层 14、电阻层 16、绝缘层 18 和导电层 28d 构成金属 - 绝缘体 - 金属 (MIM) 电容器。 导电层 28b-28f 被沉积在半导体小片 10 底 下并且被缠绕以表现电感特性。
当在半导体封装中形成诸如电感器的 IPD 时，电感器的桥典型地位于半导体小 片下方。 该 IPD 构造限制了可以被实现在封装内的电感器的尺寸。 另外，为实现高 Q 值 的电感器，半导体小片 10 需要高电阻率的硅基底材料。 否则，来自电感器的涡电流损失 可能干扰或者不利地影响该小片的操作。 高电阻率的衬底给制造工艺增加了成本。 发明内容 对于不使用高电阻率的半导体衬底的半导体封装中的大值电感器有需要。 因 此，在一个实施例中，本发明是制造半导体器件的方法，该方法包括提供具有电阻率的 半导体小片并且在所述半导体小片上形成第一电容器的步骤。 所述第一电容器电连接到 所述半导体小片。 所述方法还包括将密封剂沉积在所述第一电容器上以及所述半导体小 片周围的步骤。 所述密封剂具有比所述半导体小片的电阻率高的电阻率。 所述方法还包 括通过形成电连接于所述第一电容的第一导电层、在所述第一导电层上形成第一绝缘层 以及在所述第一绝缘层上形成第二导电层而在所述密封剂的第一表面上形成第一互连结 构的步骤。 所述第二导电层具有离所述半导体小片的占用面积预先确定的距离在所述密 封剂上被形成并且被缠绕以用作电感器的部分。 所述第二导电层的所述部分通过所述第 一导电层电连接到所述第一电容器。
在另一个实施例中，本发明是制造半导体器件的方法，该方法包括提供半导体 小片、在所述半导体小片上形成第一电容器、将密封剂沉积在所述第一电容器上以及所 述半导体小片周围、在所述密封剂的第一表面上形成第一导电层、在所述第一导电层上 形成第一绝缘层以及在所述第一绝缘层上形成第二导电层的步骤。 所述第二导电层具有 离所述半导体小片的占用面积预先确定的距离被形成并且被缠绕以用作电感器的部分。 所述第二导电层的所述部分电连接到所述第一导电层。
在另一个实施例中，本发明是制作半导体器件的方法，该方法包括提供半导体 小片、在所述半导体小片上形成电容器、将密封剂沉积在所述电容器上以及所述半导体 小片周围以及在所述密封剂的第一表面上形成第一互连结构的步骤。 所述第一互连结构 包括离所述半导体小片的占用面积预先确定的距离被形成的电感器。
在另一个实施例中，本发明是半导体器件，该半导体器件包括半导体小片以及 形成在所述半导体小片上的电容器。 密封剂被沉积在所述电容器上以及所述半导体小片 的周围。 第一互连结构形成在所述密封剂的第一表面上。 所述第一互连结构包括离所述 半导体小片的占用面积预先确定的距离被形成的电感器。
附图说明 图 1 示意了常规的 IPD 半导体器件 ；
图 2 示意了 PCB，具有不同类型的安装在其表面的封装 ；
图 3a-3c 示意了被安装在 PCB 上的有代表性的半导体封装的进一步的细节 ；
图 4a-4g 示意了形成 IPD 半导体器件的过程，其中该 IPD 半导体器件具有被嵌入 在所述密封剂内的电容器并且远离所述半导体小片所形成的电感器 ；
图 5a-5b 示意了电容器被嵌入在所述密封剂内并且电感器远离所述半导体小片被 形成的 IPD 半导体器件 ；
图 6 示意了形成在底部内建互连结构内的 MIM 电容器 ；以及
图 7 示意了具有顶部和底部内建互连结构以及互连的导电柱的 IPD 半导体器件。
具体实施方式
参考附图在下面的说明中用一个或者多个实施例描述了本发明，在附图中相似 的数字表示相同或者相似的元件。 虽然根据用于实现本发明的目的的最佳模式来描述本 发明，本领域的技术人员将理解的是其旨在覆盖可以被包括在由被下面的公开内容和附 图所支持的随附的权利要求及其等价所定义的本发明的精神和范围内的替换、修改以及 等价。 通常使用两个复杂的制造工艺来制造半导体器件 ：前端制造和后端制造。 前端 制造涉及多个小片在半导体晶圆上的形成。 晶圆上的每个小片包含有源和无源电部件， 所述电部件被电连接以形成功能电路。 诸如晶体管和二极管的有源电部件有控制电流的 流动的能力。 诸如电容器、电感器、电阻器和变压器 (transformer) 的无源电部件产生执 行电路功能所必要的电压和电流之间的关联。
无源和有源部件通过包括掺杂、沉积、光刻、蚀刻和平面化的一系列工艺步骤 被形成在半导体晶圆的表面之上。 掺杂通过诸如离子注入或者热扩散等技术将杂质引入 半导体材料中。 该掺杂工艺改变有源器件中的半导体材料的导电性，将该半导体材料转 换成绝缘体、导体或者响应电场或者基极电流动态地改变半导体材料的导电性。 晶体管 包含变化的掺杂类型和程度的区域，这是必要地被布置使得允许该晶体管根据电场或者 基极电流的施加而促进或者限制电流的流动。
有源和无源部件通过具有不同电特性的材料的层来形成。 这些层可以通过部分 地由所沉积的材料的类型所确定的各种沉积技术来形成。 举例来说，薄膜沉积可以涉及 化学气相沉积 (CVD)、物理气相沉积 (PVD)、电解电镀以及化学镀工艺。 每个层通常被 图形化以形成有源部件部分、无源部件部分或者部件之间的电连接的部分。
这些层可以使用光刻来图形化，所述光刻涉及例如为光致抗蚀剂的光敏材料在 将被图形化的层上的沉积。 使用光将图案从光掩膜向光致抗蚀剂传递。 使用溶剂将光致 抗蚀剂图案的经受光的部分去除，暴露下面的层的将被图形化的部分。 光致抗蚀剂的剩 余部分被去除，留下图形化的层。 可替换地，一些类型的材料通过使用诸如化学镀和电 解电镀等技术将所述材料直接沉积到由先前的沉积 / 蚀刻工艺所形成的区域或者空隙处 中而被图形化。
在现有的图案上沉积材料的薄膜会扩大下面的图案并且产生非均匀平整的表 面。 均匀平整的表面被需要以产生更小并且更密集组装的有源和无源部件。 平面化可以 被用于将材料从晶圆的表面去除并且产生均匀平整的表面。 平面化涉及用抛光垫抛光晶 圆的表面。 研磨材料和腐蚀性化学品在抛光期间被加入到晶圆的表面。 化学品的研磨和 腐蚀性作用的结合的机械作用去除任何不规则的外形，产生均匀平整的表面。
后端制造指将完成的晶圆切割或者分割成单独的小片并且接着封装该小片以 得到结构支持和环境隔离。 为分割出该小片，该晶圆沿被称为划片街区或者划线 (saw streets or scribes) 的晶圆的非功能性区域被刻痕并且被切断 (break)。 使用激光切割工具 或者锯条来分割晶圆。 在分割之后，单独的小片被安装到封装衬底，该封装衬底包括用 于与其它系统部件互连的管脚或者接触垫。 形成在半导体小片上的接触垫接着被连接 到封装内的接触垫。 电连接用焊料凸块、钉头凸块 (studbump)、导电胶或者引线键合 (wirebond) 来制作。 密封剂或者其它成型材料被沉积在所述封装上以提供物理支持和电 隔离。 完成后的封装接着被插入到电系统中并且半导体器件的功能对于其它系统部件可 用。
图 2 示意了具有芯片载体衬底或者印刷电路板 (PCB)52 的电子器件 50，其中多 个半导体封装被安装在其表面上。 电子器件 50 可以具有一种类型的半导体封装或者多种 类型的半导体封装，这取决于应用。 不同类型的半导体封装在图 2 中为示意的目的被示 出。 电子器件 50 可以是使用半导体器件来执行一个或者多个电功能的独立系统。 可 替换地，电子器件 50 可以是较大的系统的子部件。 举例来说，电子器件 50 可以是图形 卡、网络接口卡或者可以被插入计算机的其它信号处理卡。 半导体封装可以包括微处理 器、存储器、专用集成电路 (ASIC)、逻辑电路、模拟电路、 RF 电路、分立器件或者其 它半导体小片或者电部件。
在图 2 中，PCB 52 提供通用的衬底用于被安装在该 PCB 上的半导体封装的结构 支持和电互连。 使用蒸发、电解电镀、化学镀、丝网印刷或者其它合适的金属沉积工艺 在 PCB 52 的表面上或者在 PCB 52 的层之内形成导电的信号轨迹 54。 信号轨迹 54 在半 导体封装、被安装的部件以及其它外部的系统部件中的每一个之间提供电通信。 轨迹 54 还向半导体封装中的每一个提供电源和地连接。
在一些实施例中，半导体器件具有两个封装级。 第一级封装是用于机械地以及 电性地将半导体小片附接于中间载体的技术。 第二级封装涉及机械地以及电性地将该中 间载体附接于 PCB。 在其它实施例中，半导体器件可以仅具有第一级封装，其中小片被 机械地以及电性地直接安装在 PCB 上。
为了示意的目的，若干类型的第一级封装，包括引线键合封装 56 和倒装芯片 58 在 PCB 52 上被示出。 另外，若干类型的第二级封装，包括球栅阵列 (BGA)60、凸 块芯片载体 (BCC)62、双列直插式封装 (DIP)64、栅格阵列封装 (LGA)66、多芯片模块 (MCM)68、四侧无引脚扁平封装 (QFN)70 以及四方扁平封装 72 被示出为安装在 PCB 52 上。 取决于系统要求，被配置为第一和第二级封装样式的任何组合的半导体封装的任何 组合、以及其它电子部件可以被连接到 PCB 52。 在一些实施例中，电子器件 50 包括单 个附接的半导体封装，而其它实施例要求多个互连的封装。 通过在单个衬底上结合一个
或者多个半导体封装，制造商可以将预制的部件并入电子器件和系统。 由于半导体封装 包括复杂的功能，可以使用更便宜的部件以及精简的制造工艺来制造电子器件。 由此得 到的器件出故障的可能性更小并且制造起来更便宜，从而为消费者产生更低的成本。
图 3a-3c 示出示范性的半导体封装。 图 3a 示意被安装在 PCB 52 上的 DIP 64 的 另外的细节。 半导体小片 74 包括有源区域，该有源区域包含被实现为形成在该小片内并 且根据该小片的电设计电互连的有源器件、无源器件、导电层以及介电层的模拟或者数 字电路。 举例来说，电路可以包括一个或者多个晶体管、二极管、电感器、电容器、电 阻器以及在半导体小片 74 的有源区域内形成的其它电路元件。接触垫 76 是诸如铝 (Al)、 铜 (Cu)、锡 (Sn)、镍 (Ni)、金 (Au) 或者银 (Ag) 的导电材料的一个或者多个层，并且 被电连接到形成在半导体小片 74 内的电路元件。 在 DIP 64 的组装期间，使用金硅共晶 层或者诸如热环氧树脂的粘合剂材料将半导体小片 74 安装在中间载体 78 上。 封装主体 包括绝缘封装材料，诸如聚合物或者陶瓷。 导线 80 和引线键合 82 提供在半导体小片 74 和 PCB 52 之间的电互连。 密封剂 84 被沉积在所述封装上以通过防止水分和微粒进入所 述封装并且污染小片 74 或者引线键合 82 来进行环境保护。
图 3b 示 意 了 被 安 装 在 PCB 52 上 的 BCC 62 的 另 外 的 细 节。 使 用 底 部 填 充 (underfill) 或者环氧树脂粘合剂材料 92 将半导体小片 88 安装在载体 90 上。 引线键合 94 在接触垫 96 和 98 之间提供第一级封装互连。 成型化合物或者密封剂 100 被沉积在半导 体小片 88 和引线键合 94 上以便为所述器件提供物理支持和电隔离。 使用诸如电解电镀 或者化学镀等合适的金属沉积工艺在 PCB 52 的表面上形成接触垫 102 以防止氧化。 接触 垫 102 电连接到 PCB 52 中的一个或者多个导电的信号轨迹 54。 凸块 104 形成在 BCC 62 的接触垫 98 和 PCB 52 的接触垫 102 之间。
在图 3c 中，通过倒置芯片型的第一级封装将半导体小片 58 面朝下安装在中间载 体 106。 半导体小片 58 的有源区域 108 包含被实现为根据该小片的电设计所形成的有源 器件、无源器件、导电层以及介电层的模拟或者数字电路。 举例来说，所述电路可以包 括一个或者多个晶体管、二极管、电感器、电容器、电阻器以及有源区域 108 内的其它 电路元件。 半导体小片 58 通过凸块 110 电性地以及机械地被连接到载体 106。
使用凸块 112 通过 BGA 型的第二级封装将 BGA 60 电性地以及机械地连接到 PCB 52。 半导体小片 58 通过凸块 110、信号线 114 以及凸块 112 电连接到 PCB 52 中导电的 信号轨迹 54。 成型化合物或者密封剂 116 被沉积在半导体小片 58 和载体 106 上以便为所 述器件提供物理支持和电隔离。 倒置芯片半导体器件提供从半导体小片 58 上的有源器件 到 PCB 52 上的传导轨迹的短的电传导路径以减小信号传播距离、降低电容以及改进整体 的电路性能。 在另一个实施例中，可以使用倒置芯片样式型的第一级封装将半导体小片 58 电性地以及机械地直接连接到 PCB 52 而不用中间载体 106。
图 4a-4g 相对于图 2 和 3a-3c 示意了形成 IPD 半导体器件的过程，其中电容器被 嵌入在密封剂内并且远离半导体小片的占用面积形成大值电感器。 半导体小片或者晶圆 118 在取向面朝上的有源表面 120 上具有接触垫 119。 有源表面 120 包含被实现为形成在 诸如硅的基底材料上并且根据该小片的电设计和功能电互连的有源器件、无源器件、导 电层以及介电层的模拟或者数字电路。 举例来说，所述电路可以包括一个或者多个晶体 管、二极管以及形成在有源表面 120 内的其它电路元件以实现模拟电路或者数字电路，诸如数字信号处理器 (DSP)、ASIC、存储器或者其它信号处理单元。 半导体小片 118 的 基底材料具有相对低的电阻率，例如小于 100 欧姆 - 厘米，以得到更低的制造成本。 半 导体小片 118 还可以包含诸如电感器、电容器和电阻器的 IPD 用于 RF 信号处理。 典型 的 RF 系统需要在一个或者多个半导体封装中有多个 IPD 以执行必要的电功能。 可替换 地，诸如 SiO2 的绝缘层 122 是被均厚沉积 (blanket deposit) 在表面 120 上而没有有源电路 系统。
半导体小片 118 可以是没有凸块的倒置芯片型小片或者其它半导体小片。 在倒 置芯片的小片的情况下，绝缘层 122 形成在半导体小片 118 的有源表面 120 上。 绝缘层 122 可以是二氧化硅 (SiO2)、氮化硅 (Si3N4)、氮氧化硅 (SiON)、五氧化二钽 (Ta2O5)、 氧化铝 (Al2O3) 或者具有相似的绝缘和结构特性的其它材料的一个或者多个层。 使用印 刷、旋涂、喷涂、烧结或者热氧化来形成绝缘层 122。 通过蚀刻显影工艺去除绝缘层 122 的一部分以暴露接触垫 119。 导电层 123 形成在半导体小片 118 的接触垫 119 上。
在图 4b 中，使用电解电镀、化学镀、层压或者其它合适的金属沉积工艺将电传 导层 124 图形化并且沉积在绝缘层 122 上。 导电层 124 可以是 Al、TaSi、Cu、Sn、Ni、 Au、 Ag 或者其它合适的电传导材料的一个或者多个层。 导电层 124 通过导电层 123 电 连接到半导体小片 118 的接触垫 119。 绝缘层 126 形成在导电层 124 上。 绝缘层 126 可以是 SiO2、 Si3N4、 SiON、 Ta2O5、 Al2O3、聚酰亚胺、苯并环丁烯 (BCB)、聚苯并恶唑 (PBO) 或者其它合适的介电 材料的一个或者多个层。 可以使用印刷、烧结或者热氧化将绝缘层 126 图形化。 可替换 地，绝缘层 126 可以是被均厚沉积而没有在小片区域内部进行图形化。
使用焊膏印刷、压模成型、真空层压、旋涂或者其它合适的涂敷器将可选的密 封剂或者聚合物介电层 128 沉积在绝缘层 22、导电层 124 以及绝缘层 126 上。 密封剂 128 可以是光敏聚合物抗蚀剂 (photosensitive polymer resist) 或者聚合物复合材料，其中该光 敏聚合物抗蚀剂诸如为聚酰亚胺、 BCB、 WPR、 PBO 以及基于环氧树脂的抗蚀剂，该聚 合物复合材料诸如为具有填料的环氧树脂、具有填料的环氧丙烯酸酯或者具有合适的填 料的聚合物。 密封剂 128 具有大于 1E12 欧姆 - 厘米的电阻率、低损耗正切 (tangent)、 低介电常数、3-80ppm/℃的热膨胀系数 (CTE) 以及高热导率。 密封剂 128 是非导电的并 且在环境上保护半导体器件免受外部元件影响。
在图 4c 中，使用电解电镀、化学镀、层压或者其它合适的金属沉积工艺将可选 的电传导层 130a 和 130b 图形化并且沉积在绝缘层 126 上。 导电层 130a 和 130b 可以是 Al、 Cu、 Sn、 Ni、 Au、 Ag 或者其它合适的电传导材料的一个或者多个层。
如图 4d 所示，额外的密封剂 128 形成在导电层 130a 和 130b 上。 通过蚀刻显影 工艺将密封剂 128 的一部分去除以暴露导电层 130a 和 130b。
在图 4a-4d 中所描述的组合件通过可释放热或者光的胶带 (tape) 被附接于临时载 体 117。 载体 117 包含临时的或者合金牺牲的 (sacrificial) 基底材料，诸如硅、聚合物、聚 合物复合材料、金属、陶瓷、玻璃、环氧树指玻璃、氧化铍或者其它合适的低成本的、 刚性材料或者大块半导体材料用于结构支持。
使用焊胶印刷、压模成型、传递成型、液体密封剂成型、真空层压、旋涂或者 其它合适的涂敷器将密封剂或者成型化合物 132 沉积在载体 117 上以及半导体小片 118 和
密封剂 128 周围。 密封剂 132 可以是聚合物复合材料，诸如具有填料的环氧树脂、具有 填料的环氧丙烯酸酯或者具有合适的填料的聚合物。 密封剂 132 具有大于 1E12 欧姆 - 厘 米的电阻率、低损耗正切、低介电常数、3-80ppm/℃的 CTE 以及高热导率。 密封剂 132 是非导电的并且在环境上保护半导体器件免受外部器件以及污染影响。在沉积密封剂 132 之后将临时载体 117 去除。
在 图 4f 中， 在 将 具 有 嵌 入 的 半 导 体 小 片 118 的 成 型 衬 底 从 载 体 117 上 剥 离 (debond) 之后在密封剂 128 和密封剂 132 上形成绝缘或者钝化层 136。 绝缘层 136 可以 是 SiO2、Si3N4、SiON、Ta2O5、Al2O3、诸如 PBO 的光敏聚合物介电抗蚀剂 (photosensitive polymer dielectricresist)、 WPR 或者其它低温固化的基于环氧树脂的介电抗蚀剂的一个或 者多个层。 使用印刷、旋涂、喷涂或者烧结来形成绝缘层 136。 通过蚀刻显影工艺将绝 缘层 136 的一部分去除以暴露导电层 130a 和 130b。
使用电解电镀、化学镀、层压或者其它合适的金属沉积工艺将电传导层 138a 和 138b 图形化并且沉积在绝缘层 136 和导电层 130a-130b 上。 导电层 138a-138b 可以是 Al、 Ti、 TiW、 Cu、 Sn、 Ni、 Au、 Ag 或者其它合适的电传导材料的一个或者多个层。 导电 层 138a 电连接到导电层 130a，并且导电层 138b 电连接到导电层 130b。 绝缘或者钝化层 140 形成在绝缘层 136 和导电层 138a-138b 上。 绝缘层 140 可 以是 SiO2、 Si3N4、 SiON、 Ta2O5、 Al2O3、诸如 PBO 的光敏聚合物介电抗蚀剂、 WPR 或 者其它低温固化的基于环氧树脂的介电抗蚀剂的一个或者多个层。 使用印刷、旋涂、喷 涂或者烧结来形成绝缘层 140。 通过蚀刻显影工艺将绝缘层 140 的一部分去除以暴露导电 层 138a 和 138b。
在图 4g 中，使用电解电镀、化学镀、层压或者其它合适的金属沉积工艺将电传 导层 142a-142f 图形化并且沉积在绝缘层 140 和导电层 138a-138b 上。 导电层 142 的单 独的部分可以是电共有的或者电隔离的，这取决于单独的半导体小片的导电性。 导电层 142a-142f 可以是 Al、 Ti、 TiW、 TiN、 Cu、 Sn、 Ni、 Au、 Ag 或者其它合适的电传导材 料的一个或者多个层。 导电层 142a 电连接到导电层 138a，并且导电层 142b 电连接到导 电层 138b。 导电层 138a、138b、142a 和 142b 用作再分布层 (RDL) 以延伸互相连接。
绝缘或者钝化层 144 形成在绝缘层 140 和导电层 142a-142f 上。 绝缘层 144 可 以是 SiO2、 Si3N4、 SiON、 Ta2O5、 Al2O3、诸如 PBO 的光敏聚合物介电抗蚀剂、 WPR、 液体焊料掩膜或者其它低温固化的基于环氧树脂的介电抗蚀剂的一个或者多个层。 使用 印刷、旋涂、喷涂、烧结或者热氧化来形成绝缘层 144。 通过蚀刻显影工艺将绝缘层 144 的一部分去除以暴露导电层 142a、142b 和 142f。
在图 5a 中，在图 4a-4g 中所描述的半导体器件 145 被倒置 (inverted) 并且使用 蒸发、电解电镀、化学镀、球状滴落 (ball drop) 或者丝网印刷工艺将电传导凸块材料沉 积在导电层 142a、142b 和 142f 上。 凸块材料可以是 Al、 Sn、 Ni、 Au、 Ag、 Pb、 Bi、 Cu、焊料及其组合，连同可选的助熔剂溶液 (flux solution)。 举例来说，凸块材料可以是 共晶 Sn/Pb、高铅焊料或者无铅焊料。 使用合适的附接或者焊接 (bonding) 工艺将凸块材 料焊接于导电层 142。 在一个实施例中，通过将凸块材料加热到其熔点之上使该材料重 熔 (reflow) 以形成球形的团或者凸块 146。 在一些应用中，凸块 146 第二次被重熔以改进 到导电层 142 的电接触。 凸块还可以被压缩焊接于导电层 142。 凸块 146 的高度至少为
100 微米 (μm)。 凸块 146 代表可以形成在导电层 142 上的一种类型的互连结构。 该互 连结构还可以使用焊接线、钉头凸块、微凸块或者其它电互连。 导电层 138 和 142、绝缘 层 136、140 和 144 以及凸块 146 的组合构成底部内建互连结构 148。
半导体器件 145 包含一个或者多个无源电路元件或者 IPD 用于 RF 信号处理。 在一个实施例中，导电层 124、绝缘层 126 以及可选的导电层 130b 是 MIM 电容器。 该 MIM 电容器被嵌入在高电阻率的密封剂 128 中，其结合高电阻率的密封剂 132 而形成用 于内建互连结构 148 的衬底。 在另一个实施例中，沟道式电容器可以被嵌入在密封剂 128 中。 嵌入的电容器 124-130 因此在密封之前以及在内建互连结构 148 的形成之前预形成 在半导体小片 118 上。 导电层 130a、138a 以及 142a 为额外的 RF 或者基带信号处理提供 电互连。
导电层 142 的单独的部分从平面图角度 (in plan-view) 可以被缠绕或者盘绕以产 生或者表现电感特性。 举例来说，导电层 142c-142e 构成绕线电感器，如在图 5b 中从平 面图角度所显示的那样。 导电层 142c-142e 离半导体小片 118 的占用面积或者向下投影 149 预先确定的水平距离形成在密封剂 132 上。 电感器 142c-142e 位于远离嵌入的 MIM 电容器 124-130 和半导体小片 118 的占用面积 149 至少 50 微米远，并且通过由导电层 138b 所形成的 RDL 桥电连接到嵌入的 MIM 电容器 124-130 和半导体小片 118。 通过使 电感器 142c-142e 位于远离低电阻率的半导体小片 118，并且被高电阻率的密封剂 128 和 密封剂 132 分开，由电感器引起的涡电流损失不会干扰或者不利地影响小片的操作。 另 外，由于没有互连凸块 146 形成在电感器 142c-142e 下面，对于较大值的电感器，导电层 142c-142e 的厚度可以至少为 100μm。 IPD 半导体器件 145 提供高频应用所需要的电气特征，诸如谐振器、高通滤波 器、低通滤波器、带通滤波器、对称型高 Q 值调谐变压器、匹配网络以及调谐电容器。 IPD 可以被用作前端无线 RF 部件，其可以被放置在天线和收发机之间。 IPD 电感器可以 是高 Q 值平衡 - 不平衡变压器、变压器或者线圈，以高达 100 千兆赫兹操作。 在一些应 用中，多个平衡 - 不平衡变压器形成在同一衬底上，允许多波段操作。 举例来说，两个 或者更多个平衡 - 不平衡变压器被用在移动电话或者其它全球移动通信系统 (GSM) 的四 波段中，每个平衡 - 不平衡变压器专用于四波段器件的操作的频段。 典型的 RF 系统需要 在一个或者多个半导体封装中有多个 IPD 以及其它高频电路以执行必要的电功能。
图 6 示出了在图 4a-4g 和 5a-5b 中所描述的半导体结构的可替换的实施例。 在 图 6 中，导电层 142 还包含部分 142g。 导电层 142g、绝缘层 140 以及导电层 138b 的组 合形成用于额外的 RF 信号处理的另一个 MIM 电容器。
IPD 半导体器件的另一个实施例在图 7 中被示出。 半导体小片或者晶圆 150 在 取向面朝上的有源表面 154 上具有接触垫 152。 有源表面 154 包含被实现为形成在诸如 硅的基底材料上并且根据该小片的电设计和功能电互连的有源器件、无源器件、导电层 以及介电层的模拟或者数字电路。 举例来说，所述电路可以包括一个或者多个晶体管、 二极管以及形成在有源表面 154 内的其它电路元件以实现模拟电路或者数字电路，诸如 DSP、 ASIC、存储器或者其它信号处理单元。 半导体小片 150 的基底材料具有相对低的 电阻率，例如小于 100 欧姆 - 厘米，以得到更低的制造成本。 半导体小片 150 还可以包 含诸如电感器、电容器和电阻器的 IPD 用于 RF 信号处理。 典型的 RF 系统需要在一个或
者多个半导体封装中有多个 IPD 以执行必要的电功能。
半导体小片 150 可以是没有凸块的倒置芯片型小片或者其它半导体小片。 在倒 置芯片的小片的情况下，绝缘层 156 形成在半导体小片 150 的有源表面 154 上。 绝缘层 156 可以是 SiO2、 Si3N4、 SiON、 Ta2O5、 Al2O3 或者具有相似的绝缘和结构特性的其它材 料的一个或者多个层。 使用印刷、旋涂、喷涂、烧结或者热氧化来形成绝缘层 156。 通 过蚀刻显影工艺去除绝缘层 156 的一部分以暴露接触垫 152。 导电层 157 形成在半导体小 片 150 的接触垫 152 上。
使用电解电镀、化学镀、层压或者其它合适的金属沉积工艺将电传导层 158 图 形化并且沉积在绝缘层 156 上。 导电层 158 可以是 Al、 TaSi、 Cu、 Sn、 Ni、 Au、 Ag 或 者其它合适的电传导材料的一个或者多个层。 导电层 158 通过导电层 157 电连接到半导 体小片 150 的接触垫 152。
绝缘层 160 形成在导电层 158 上。 绝缘层 160 可以是 SiO2、 Si3N4、 SiON、 Ta2O5、 Al2O3、聚酰亚胺、 BCB、 PBO 或者其它合适的介电材料的一个或者多个层。 使 用印刷、烧结或者热氧化来形成绝缘层 160。 可替换地，绝缘层 160 可以是被均厚沉积而 没有在小片区域内部进行图形化。
使用焊膏印刷、压模成型、真空层压、旋涂或者其它合适的涂敷器将可选的密 封剂或者聚合物介电层 162 沉积在绝缘层 156、绝缘层 160 以及导电层 158 上。 密封剂 162 可以是光敏聚合物抗蚀剂或者聚合物复合材料，其中该光敏聚合物抗蚀剂诸如为聚酰 亚胺、 BCB、 WPR、 PBO 以及基于环氧树脂的抗蚀剂，该聚合物复合材料诸如为具有填 料的环氧树脂、具有填料的环氧丙烯酸酯或者具有合适的填料的聚合物。 密封剂 162 具 有大于 1E12 欧姆 - 厘米的高电阻率、低损耗正切、低介电常数、3-80ppm/℃的 CTE 以及 高热导率。 密封剂 162 是非导电的并且在环境上保护半导体器件免受外部元件影响。
使用电解电镀、化学镀、层压或者其它合适的金属沉积工艺将可选的电传导层 164a 和 164b 图形化并且沉积在绝缘层 160 上。 导电层 164a 和 164b 可以是 Al、Cu、Sn、 Ni、 Au、 Ag 或者其它合适的电传导材料的一个或者多个层。
额外的密封剂 162 在导电层 164a 和 164b 上被形成。 通过蚀刻显影工艺将密封 剂 162 的一部分去除以暴露导电层 164a 和 164b。
临时载体通过可释放热或者光的胶带被附接在密封剂 162 上。 使用焊胶印刷、 压模成型、传递成型、液体密封剂成型、真空层压、旋涂或者其它合适的涂敷器将密封 剂或者成型化合物 170 沉积在临时载体和半导体小片 150 以及密封剂 162 上。 密封剂 170 可以是聚合物复合材料，诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯或者具有 合适的填料的聚合物。 密封剂 170 具有大于 1E12 欧姆 - 厘米的高电阻率、低损耗正切、 低介电常数、3-80ppm/℃的 CTE 以及高热导率。 密封剂 170 是非导电的并且在环境上保 护半导体器件免受外部器件以及污染影响。 在沉积密封剂 170 之后将临时载体去除。
多个通孔在密封剂 170 中被形成并且被填充有导电材料来形成导电柱 166a、 166b 和 166c。 导电柱 166c 被绝缘层 168 包围。 在将具有嵌入的半导体小片 150 的成型 衬底从临时载体上剥离之后在密封剂 162 和密封剂 170 的第一侧上形成绝缘或者钝化层 172。 绝缘层 172 可以是 SiO2、 Si3N4、 SiON、 Ta2O5、 Al2O3、诸如 PBO 的光敏聚合物介 电抗蚀剂、 WPR、液体焊料掩膜或者其它低温固化的基于环氧树脂的介电抗蚀剂的一个或者多个层。 使用印刷、旋涂、喷涂或者烧结来形成绝缘层 172。 通过蚀刻显影工艺将 绝缘层 172 的一部分去除以暴露导电层 164a 和 164b。
使用电解电镀、化学镀、层压或者其它合适的金属沉积工艺将电传导层 174a 和 174b 图形化并且沉积在绝缘层 172 和导电层 164a-164b 上。 导电层 174a-174b 可以是 Al、 Ti、 TiW、 Cu、 Sn、 Ni、 Au、 Ag 或者其它合适的电传导材料的一个或者多个层。 导电 层 174a 电连接到导电层 164a，并且导电层 174b 电连接到导电层 164b。
绝缘或者钝化层 176 在绝缘层 172 和导电层 174a-174b 上被形成。 绝缘层 176 可 以是 SiO2、 Si3N4、 SiON、 Ta2O5、 Al2O3、诸如 PBO 的光敏聚合物介电抗蚀剂、 WPR、 液体焊料掩膜或者其它低温固化的基于环氧树脂的介电抗蚀剂的一个或者多个层。 使用 印刷、旋涂、喷涂或者烧结来形成绝缘层 176。 通过蚀刻显影工艺将绝缘层 176 的一部分 去除以暴露导电层 174a 和 174b。
使 用 电 解 电 镀、 化 学 镀、 层 压 或 者 其 它 合 适 的 金 属 沉 积 工 艺 将 电 传 导 层 180a-180g 图形化并且沉积在绝缘层 176 和导电层 174a-174b 上。 导电层 180 的单独 的部分可以是电共有的或者电隔离的，这取决于单独的半导体小片的导电性。 导电层 180a-180g 可以是 Al、 Ti、 TiW、 TiN、 Cu、 Sn、 Ni、 Au、 Ag 或者其它合适的电传导材 料的一个或者多个层。 导电层 180a 电连接到导电层 174a，并且导电层 180b 电连接到导 电层 174b。 导电层 174a、174b、180a 和 180b 用作 RDL 以延伸互相连接。
绝缘或者钝化层 182 在绝缘层 176 和导电层 180a-180g 上被形成。 绝缘层 182 可 以是 SiO2、 Si3N4、 SiON、 Ta2O5、 Al2O3、诸如 PBO 的光敏聚合物介电抗蚀剂、 WPR、 液体焊料掩膜或者其它低温固化的基于环氧树脂的介电抗蚀剂的一个或者多个层。 使用 印刷、旋涂、喷涂、烧结或者热氧化来形成绝缘层 182。 通过蚀刻显影工艺将绝缘层 182 的一部分去除以暴露导电层 180a、180b 和 180f。
使用蒸发、电解电镀、化学镀、球状滴落或者丝网印刷工艺将电传导的凸块材 料沉积在导电层 180a、180b 和 180f 上。 凸块材料可以是 Al、 Sn、 Ni、 Au、 Ag、 Pb、 Bi、 Cu、焊料及其组合，连同可选的助熔剂溶液。 举例来说，凸块材料可以是共晶 Sn/ Pb、高铅焊料或者无铅焊料。 使用合适的附接或者焊接工艺将凸块材料焊接于导电层 180。 在一个实施例中，通过将凸块材料加热到其熔点之上使该材料重熔以形成球形的团 或者凸块 184。 在一些应用中，凸块 184 第二次被重熔以改进到导电层 180 的电接触。 凸块还可以被压缩焊接于导电层 180。 凸块 184 的高度至少为 100μm。 凸块 184 代表 可以形成在导电层 180 上的一种类型的互连结构。 互连结构还可以使用焊接线、钉头凸 块、微凸块或者其它电互连。 导电层 174 和 180、绝缘层 172、176 和 182 以及凸块 184 的组合构成底部内建互连结构 186。
在相对内建互连结构 186 的密封剂 170 的第二侧上形成绝缘或者钝化层 190。 绝 缘层 190 可以是 SiO2、 Si3N4、 SiON、 Ta2O5、 Al2O3、诸如 PBO 的光敏聚合物介电抗蚀 剂、 WPR、液体焊料掩膜或者其它低温固化的基于环氧树脂的介电抗蚀剂的一个或者多 个层。 使用印刷、旋涂、喷涂、烧结或者热氧化来形成绝缘层 190。 通过蚀刻显影工艺 将绝缘层 190 的一部分去除以暴露导电柱 166a-166c。
使 用 电 解 电 镀、 化 学 镀、 层 压 或 者 其 它 合 适 的 金 属 沉 积 工 艺 将 电 传 导 层 192a-192c 图形化并且沉积在绝缘层 190 和导电柱 166a-166c 上。 导电层 192a-192c 可以是 Al、 Cu、 Sn、 Ni、 Au、 Ag 或者其它合适的电传导材料的一个或者多个层。 导电 层 192a-192c 分别通过导电柱 166a-166c 电连接，导电柱 166a-166c 又电连接到导电层 174a-174b。
绝缘或者钝化层 194 在绝缘层 190 和导电层 192 上被形成。 绝缘层 194 可以是 SiO2、 Si3N4、 SiON、 Ta2O5、 Al2O3、诸如 PBO 的光敏聚合物介电抗蚀剂、 WPR、液体焊 料掩膜或者其它低温固化的基于环氧树脂的介电抗蚀剂的一个或者多个层。 使用印刷、 旋涂、喷涂或者烧结来形成绝缘层 194。 通过蚀刻显影工艺将绝缘层 194 的一部分去除以 暴露导电层 192。
使 用 电 解 电 镀、 化 学 镀、 层 压 或 者 其 它 合 适 的 金 属 沉 积 工 艺 将 电 传 导 层 196a-196f 图形化并且沉积在绝缘层 194 和导电层 192a-192c 上。导电层 196 的单独的部分 可以是电共有的或者电隔离的，这取决于单独的半导体小片的导电性。 导电层 196a-196f 可以是 Al、 Cu、 Sn、 Ni、 Au、 Ag 或者其它合适的电传导材料的一个或者多个层。 导 电层 196a 电连接到导电层 192a，导电层 196c 电连接到导电层 192b，并且导电层 196f 电 连接到导电层 192c。 导电层 192b 和 192c 用作 RDL 以延伸互相连接。
绝缘或者钝化层 198 在绝缘层 194 和导电层 196 上被形成。 绝缘层 198 可以是 SiO2、 Si3N4、 SiON、 Ta2O5、 Al2O3、诸如 PBO 的光敏聚合物介电抗蚀剂、 WPR、液体焊 料掩膜或者其它低温固化的基于环氧树脂的介电抗蚀剂的一个或者多个层。 使用印刷、 旋涂、喷涂、烧结或者热氧化来形成绝缘层 198。 通过蚀刻显影工艺将绝缘层 198 的一部 分去除以暴露导电层 196。 导电层 192 和 196、绝缘层 190 和 198 的组合构成顶部内建互 连结构 200。
半导体器件 202 包含一个或者多个无源电路元件或者 IPD 用于 RF 信号处理。 在 一个实施例中，导电层 158、绝缘层 160 以及导电层 164b 是 MIM 电容器。 该 MIM 电容 器被嵌入在高电阻率的密封剂 162 中，其结合高电阻率的密封剂 170 而形成用于内建互连 结构 186 的衬底。 在另一个实施例中，沟道式电容器可以被嵌入在密封剂 162 中。 嵌入 的电容器 158-164 因此在密封之前以及在内建互连结构 186 的形成之前预形成在半导体小 片 150 上。 导电层 180g、绝缘层 176 和导电层 174b 的组合以及导电层 196e、绝缘层 194 和导电层 192b 的组合每个都形成另一个 MIM 电容器用于额外的 RF 信号处理。 导电层 164a、174a 以及 180a 为额外的 RF 或者基带信号处理提供电互连。
导电层 180 的单独的部分从平面图角度可以被缠绕或者盘绕以产生或者表现电 感器的理想特性。 举例来说，导电层 180c-180e 构成绕线电感器，与图 5b 相似。 同样 地，导电层 196b-196d 构成另一个绕线电感器。 导电层 180c-180e 离半导体小片 150 的 占用面积或者向下投影 204 预先确定的水平距离形成在密封剂 170 上。 电感器 180c-180e 位于离半导体小片 150 和嵌入的 MIM 电容器 158-164 的占用面积至少 50 微米，并且通 过由导电层 174b 所形成的 RDL 桥电连接至到嵌入的 MIM 电容器 158-164 和半导体小片 150 的传导。 通过使电感器 180c-180e 远离低电阻率的半导体小片 150，并且被高电阻率 的密封剂 162 和密封剂 170 分开，由电感器引起的涡电流损失不会干扰或者不利地影响小 片的操作。 另外，由于没有互连凸块 184 在电感器 180c-180e 下面被形成，对于较大值 的电感器，导电层 180c-180e 的厚度可以至少为 100μm。
IPD 半导体器件 202 提供高频应用所需要的电气特征，诸如谐振器、高通滤波器、低通滤波器、带通滤波器、对称型高 Q 值调谐变压器、匹配网络以及调谐电容器。 IPD 可以被用作前端无线 RF 部件，其可以被放置在天线和收发机之间。 IPD 电感器可以 是高 Q 值平衡 - 不平衡变压器、变压器或者线圈，以高达 100 千兆赫兹操作。 在一些应 用中，多个平衡 - 不平衡变压器在同一衬底上被形成，允许多波段操作。 举例来说，两 个或者更多个平衡 - 不平衡变压器被用在移动电话或者其它 GSM 通信的四波段中，每个 平衡 - 不平衡变压器专用于四波段器件的操作的频段。 典型的 RF 系统需要在一个或者多 个半导体封装中有多个 IPD 以及其它高频电路以执行必要的电功能。
虽然已详细地示意了本发明的一个或者多个实施例，本领域的技术人员将理解 对这些实施例的修改和适应性变化可以被进行而不背离在下面的权利要求中所阐明的本 发明的范围。