《多标准性能可重构式I/Q正交载波发生器.pdf》由会员分享，可在线阅读，更多相关《多标准性能可重构式I/Q正交载波发生器.pdf（13页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104079315A43申请公布日20141001CN104079315A21申请号201410287623122申请日20140624H04B1/40200601H03L7/099200601H03L7/08520060171申请人中国科学院半导体研究所地址100083北京市海淀区清华东路甲35号72发明人刘晓东吴南健王海永楼文峰陈晶晶张钊74专利代理机构中科专利商标代理有限责任公司11021代理人宋焰琴54发明名称多标准性能可重构式I/Q正交载波发生器57摘要本发明公开了一种多标准性能可重构式I/Q正交载波发生器，该发生器通过合理的频率分配，可实现015GHZ连续覆盖的I。
2、/Q载波输出以及510GHZ、153GHZ连续覆盖的差分信号输出；同时，通过配置可编程电荷泵102、环路滤波器103参数、多路压控振荡器104及与之相对应的第一多路选择器105、五级除二分频链路109及相应的第二多路选择器110、第三多路选择器112，可以产生不同环路带宽、不同相位噪声、不同功耗水品、不同锁定时间的各种频率下的载波信号，实现多标准性能可重构式I/Q正交载波的产生。51INTCL权利要求书2页说明书7页附图3页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书7页附图3页10申请公布号CN104079315ACN104079315A1/2页21一种多标准性能可重。
3、构式I/Q正交载波发生器，其包括鉴频鉴相器101，用于对输入的参考信号和可编程多模分频器107的输出信号的频率和相位进行比较；可编程电荷泵102，受鉴频鉴相器101输出信号控制，产生充、放电电流，进而对环路滤波器进行充、放电，改变其输出电压；环路滤波器103，用于将可编程电荷泵102的充、放电电流转化为控制多路控振荡器104的模拟电压；多路压控振荡器104，受所述模拟电压的控制产生所需的锁相环锁定频率范围；第一多路选择器105，用于将多路压控振荡器104的输出信号进行通道选取，以决定由哪一个压控振荡器提供振荡频率；除二预分频器106，用于将来自第一多路选择器105的输出信号进行除二预分频，以降。
4、低可编程多模分频器107的最高工作频率；可编程多模分频器107，用于控制锁相环主环路的分频比，最终决定锁相环的锁定频率；主环路输出缓冲器108，用于将锁相环主环路信号进行输出；五级除二分频链路109，用于产生015GHZ的I/Q信号，并分两路分别输出到接收机和发射机；第二多路选择器110和第三多路选择器112，用于对五级除二分频链路109的输出信号进行通道选取；到接收机输出缓冲器111和到发射机输出缓冲器113，用于将所述两路信号分别输出到接收机和发射机；输入缓冲器114，用于接收外部输入信号进入五级除二分频链路109。2根据权利要求1所述的多标准性能可重构式I/Q正交载波发生器，其特征在于，。
5、鉴频鉴相器101的一个输入端与外部参考信号FREF连接，另外一个输入端与可编程多模分频器107的输出信号FDIV连接，鉴频鉴相器101根据两个输入信号的频率差及相位差产生相应的脉冲电压信号，以此来驱动电荷泵对环路滤波器103进行充、放电。3根据权利要求2所述的多标准性能可重构式I/Q正交载波发生器，其特征在于，可编程电荷泵102是充、放电电流可配置电荷泵，其输入端与鉴频鉴相器101的输出端连接，输出端与环路滤波器103的输入端连接，其工作状态受数字处理器116的第一输出控制，从而可利用数字处理器116对锁相环的环路带宽进行调节。4根据权利要求3所述的多标准性能可重构式I/Q正交载波发生器，其特。
6、征在于，多路压控振荡器104产生所需510GHZ及153GHZ的振荡信号，其振荡频率由数字信号A、B、P及环路滤波器103的输出电压共同决定，A用于压控振荡器的选取，B用于子频带的选取，P用于包含频率预置模块的混合信号压控振荡器的预置信号的设置，当A选取该混合信号压控振荡器进行工作时，预置模块根据P的配置与来自环路滤波器的输出电压共同产生控制电压作用到压控振荡器核心上，从而产生所需的振荡频率，其中A、B和P分别是数字处理器116的第二、第三和第四输出。5根据权利要求4所述的多标准性能可重构式I/Q正交载波发生器，其特征在于，多路压控振荡器104包含了三个相互独立的压控振荡器，其中第一压控振荡器。
7、覆盖510GHZ权利要求书CN104079315A2/2页3频率范围，第二压控振荡器覆盖153GHZ频率范围，第三压控振荡器具有频率预置功能，能够实现快速锁定，缩短锁定时间，由数字处理器116选取某一个压控振荡器进行工作，构成锁相环主环路。6根据权利要求5所述的多标准性能可重构式I/Q正交载波发生器，其特征在于，第一多路选择器105的输入端与多路压控振荡器104的输出端连接，输出端分别与除二预分频器106、五级除二分频链路109及主环路输出缓冲器108的输出端连接，其工作状态受数字处理器116的第五输出控制，第一多路选择器105由针对不同工作频段所设计的缓冲器并行组合构成，每一个缓冲器受数字处。
8、理器116的第五输出控制，可单独打开或者关闭，关闭后该缓冲器不消耗功耗。7根据权利要求6所述的多标准性能可重构式I/Q正交载波发生器，其特征在于，可编程多模分频器107的输入端与除二预分频器106的输出端连接，输出端与鉴频鉴相器101的输入端连接，可编程多模分频器107的工作状态受数字处理器116的第六输出控制。8根据权利要求7所述的多标准性能可重构式I/Q正交载波发生器，其特征在于，五级除二分频链路109用来产生015GHZ的I/Q信号，并分两路分别输出到接收机和发射机，该五级除二分频链路109的输入端与第一多路选择器105、外部信号输入缓冲器114的输出端连接，输出端分别与第二多路选择器1。
9、10和第三多路选择器112的输出端连接，五级除二分频链路109的工作状态受数字处理器116的第七输出的控制。9根据权利要求8所述的多标准性能可重构式I/Q正交载波发生器，其特征在于，五级除二分频链路109由5个除二分频器级联构成，每一级的除二分频器均采用电流模逻辑，可产生I/Q形式的输出信号，由5位数字信号来控制前N11N15级除二分频器的开启，以实现最低除2、最高除32的分频输出。10根据权利要求9所述的多标准性能可重构式I/Q正交载波发生器，其特征在于，第二多路选择器110及第三多路选择器112均由5个针对不同工作频段所设计的缓冲器构成，这5个缓冲器分别连接在五级除二分频链路109的每一级。
10、除二分频器的输出端，各由5位数字信号控制其中某个缓冲器的打开与关断，当五级除二分频链路109的前N11N15级除二分频器开启时，意味着频率综合器需要选取第N1级除二分频器的分频结果进行输出，因而第二多路选择器110或第三多路选择器112中与该级除二分频器相连的缓冲器将打开，而其它缓冲器将全部关闭，从而实现了所需频率的选取。权利要求书CN104079315A1/7页4多标准性能可重构式I/Q正交载波发生器技术领域0001本发明涉及无线通信应用中的射频无线收发机技术领域，尤其涉及一种多标准性能可重构式I/Q正交载波发生器，该发生器基于分数分频结构，能够产生015GHZ连续覆盖的I/Q载波输出以及5。
11、10GHZ、153GHZ连续覆盖的差分信号输出。背景技术0002频率综合器是无线收发机的重要组成部分，它为收发机提供本地振荡信号，它的性能好坏直接决定着收发系统的性能水平，而其功耗也往往占据收发机整体功耗的很大比重。近年来，随着无线通信技术的不断进步，越来越多的收发机向多模多标准发展，出现了许多宽带多频段满足多种通信标准的单一终端收发机芯片。作为收发机的关键组成，此类收发系统中频率综合器需要提供的本振信号频率范围非常宽，而不同通信标准下又要求锁定时间、相位噪声性能等有所不同，如果用多个频率综合器来分别实现，则往往会使系统复杂化，成本也将难以控制。为了降低成本，提高集成度，就希望有单个频率综合器。
12、可以满足各种通信标准下对本振信号的需求；同时，如果频率综合器的性能包括锁定时间、功耗水平、相位噪声等能够实现重构，将使其应用变得更加灵活。发明内容0003有鉴于此，本发明的主要目的在于提供一种多标准性能可重构式I/Q正交载波发生器，使其能够满足收发机对5GHZ以下频段各种标准的本振的需求。该多标准性能可重构式I/Q正交载波发生器中多路压控振荡器需至少覆盖510GHZ，这样经过除二分频链路才有可能产生015GHZ的正交I/Q信号输出。0004为达到上述目的，本发明提供了一种多标准性能可重构式I/Q正交载波发生器，该I/Q正交载波发生器包括鉴频鉴相器，用于对输入的参考信号和可编程多模分频器的输出信。
13、号的频率和相位进行比较；可编程电荷泵，受鉴频鉴相器输出信号控制，产生充、放电电流，进而对环路滤波器进行充、放电，改变其输出电压；环路滤波器，用于将可编程电荷泵的充、放电电流转化为控制多路控振荡器的模拟电压；多路压控振荡器，受所述模拟电压的控制产生所需的锁相环锁定频率范围；第一多路选择器，用于将多路压控振荡器的输出信号进行通道选取，以决定由哪一个压控振荡器提供振荡频率；除二预分频器，用于将来自第一多路选择器的输出信号进行除二预分频，以降低可编程多模分频器的最高工作频率；可编程多模分频器，用于控制锁相环主环路的分频比，最终决定锁相环的锁定频率；主环路输出缓冲器，用于将锁相环主环路信号进行输出；五级。
14、除二分频链路，用于产生015GHZ的I/Q信号，并分两路分别输出到接收机和发射机；第二多路选择器和第三多路选择器，用于对五级除二分频链路的输出信号进行通道选取；到接收机输出缓冲器和到发射机输出缓冲器，用于将所述两路信号分别输出到接收机和发射机；输入缓冲器，用于接收外部输入信号进入五级除二分频链路。0005从上述技术方案可以看出，本发明具有以下有益效果1本发明提供的多标准性说明书CN104079315A2/7页5能可重构式I/Q正交载波发生器，采用标准CMOS工艺，单片集成实现，满足实际应用的低成本要求，同一芯片提供了覆盖015GHZ内所有频段的I/Q本地振荡信号。同时，本发明采用多路压控振荡器。
15、、可编程电荷泵、环路滤波器、第一多路选择器、第二多路选择器、第三多路选择器等模块，使得该载波发生器的功耗水平、锁相环锁定时间、环路带宽以及相位噪声性能等能够实现重构。2本发明提供的多标准性能可重构式I/Q正交载波发生器，由于采用了可编程电荷泵，其充放电电流可进行编程配置，因而可以实现对环路带宽的自动调节。3本发明提供的多标准性能可重构式I/Q正交载波发生器，由于在锁相环中采用了多路压控振荡器，压控振荡器的整体调谐范围覆盖了510GHZ及153GHZ，且组成该多路压控振荡器的各独立压控振荡器的特性各不相同，其特性不相同之处会包括频率覆盖范围不同、功耗水平不同、相位噪声性能不同、组成结构不同。4本。
16、发明提供的多标准性能可重构式I/Q正交载波发生器，所采用的第一多路选择器为针对不同工作频段所设计的缓冲器并行组合构成，从而不仅有针对性地增强了带负载能力而且降低了在不同频段应用时锁相环环路的功耗水平。5本发明提供的多标准性能可重构式I/Q正交载波发生器，采用可编程多模分频器来完成大范围地分频比控制，从而实现锁相环主环路在510GHZ及153GHZ的频率锁定，同时也能够满足不同的参考频率配置1050MHZ要求。6本发明提供的多标准性能可重构式I/Q正交载波发生器，利用主环路输出缓冲器来输出锁相环主环路本振，需要注意的是，主环路输出信号只是差分信号，而非I/Q信号。主环路输出的本振信号为510GH。
17、Z及153GHZ，可为其它芯片提供信号源输出。7本发明提供的多标准性能可重构式I/Q正交载波发生器，采用五级除二分频链路来产生015GHZ的I/Q信号，并最终输出到接收机和发射机。除二分频能够保证输出的I/Q信号具有良好的匹配性，五级除二分频器的级联使得输出频率最低能够达到01GHZ以下。8本发明提供的多标准性能可重构式I/Q正交载波发生器，利用第二多路选择器和第三多路选择器来实现对五级除二分频链路输出信号通路的选取，最终将输出信号分别提供给到接收机输出缓冲器和到发射机输出缓冲器。附图说明0006图1为本发明提供的一种多标准性能可重构式I/Q正交载波发生器系统框图；0007图2为本发明提供的多。
18、标准性能可重构式I/Q正交载波发生器系统中可编程电荷泵的一个实例电路框图；0008图3为本发明提供的多标准性能可重构式I/Q正交载波发生器系统中环路滤波器的一个实例电路图；0009图4为本发明提供的多标准性能可重构式I/Q正交载波发生器系统中多路压控振荡器中一个压控振荡器的实例电路图；0010图5为本发明提供的多标准性能可重构式I/Q正交载波发生器系统中多路压控振荡器中可实现频率预置功能从而实现环路快速锁定的混合信号压控振荡器的一个实例电路图；具体实施方式0011为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照说明书CN104079315A3/7页6附图，对本发明进一步。
19、详细说明。0012本发明提出一种多标准性能可重构式I/Q正交载波发生器，它是一种频率综合器。由于在5GHZ以下的频率范围内，集中了非常多的无线通信标准，如无线广域网2G3G，无线广域网4G、城域网，无线局域网，无线体域网，医疗通信，数字广播数字电视等等，因而本发明将该正交载波发生器的频率输出范围设计在5GHZ以下。同时，主环路提供了输出端口，可以提供510GHZ的差分信号输出；而分频输出部分则提供了外部信号输入到除二分频链路的端口，为芯片之间实现MIMO提供了平台。0013图1为本发明提供的多标准性能可重构式I/Q正交载波发生器的系统框图，该载波发生器包括鉴频鉴相器101，可编程电荷泵102，。
20、环路滤波器103，多路压控振荡器104，第一多路选择器105，除二预分频器106，可编程多模分频器107，主环路输出缓冲器108，五级除二分频链路109，第二多路选择器110，到接收机输出缓冲器111，第三多路选择器112，到发射机输出缓冲器113，输入缓冲器114，非易失性存储器115，数字处理器116。0014鉴频鉴相器101用于对输入的参考信号和可编程多模分频器107的输出信号的频率和相位进行比较。鉴频鉴相器101根据两个信号的频率差及相位差产生相应的脉冲电压信号，以此来驱动电荷泵对环路滤波器进行充、放电。鉴频鉴相器101的一个输入端与外部参考信号FREF连接，另外一个输入端与可编程多模。
21、分频器107的输出信号FDIV连接，输出端与可编程电荷泵102的输入端连接。鉴频鉴相器101的输出电压脉冲控制可编程电荷泵102的充、放电。0015可编程电荷泵102受鉴频鉴相器101输出信号控制，产生充、放电电流，从而改变环路滤波器输出的控制电压。可编程电荷泵102的输入端与鉴频鉴相器101的输出端连接，输出端与环路滤波器103的输入端连接，同时，其工作状态受数字处理器116的输出C30控制。可编程电荷泵102优选为充、放电电流可配置电荷泵，本发明中，它由4位数字信号进行控制，电流大小可从单位电流I调节至15I，从而可利用数字处理器116对锁相环的环路带宽进行调节。0016环路滤波器103采。
22、用低通滤波器实现，用于将可编程电荷泵102的充、放电电流转化为控制多路压控振荡器104的模拟电压。该环路滤波器103的输入端与可编程电荷泵102的输出端连接，输出端与多路压控振荡器104的输入端连接。0017多路压控振荡器104，用于产生所需510GHZ及153GHZ的振荡信号，其振荡频率由数字信号A20、B60、P50及环路滤波器103的输出电压共同决定。其中，A20用于压控振荡器的选取，它有3位控制位，每一位分别控制相应的压控振荡器的使能端，当需要选取其中一个压控振荡器进行工作时，对应的控制位配置为高电平，其它所有的控制位则配置为低电平；B60用于子频带的选取，它有7位控制位，每一位分别控。
23、制压控振荡器中电容阵列的位开关，通过打开、关断开关来改变电容阵列整体电容值大小，从而改变压控振荡器的振荡频率；P50用于包含频率预置模块的混合信号压控振荡器的预置信号的设置，当A20选取该混合信号压控振荡器进行工作时，预置模块根据P50的配置与来自环路滤波器的输出电压共同产生控制电压作用到压控振荡器核心上，从而产生所需的振荡频率。多路压控振荡器104的输入端与环路滤波器103的输出端连接，输出端与第一多路选择器105的输入端连接，同时，其工作状态受数字处理器116的输出A20、B60、P50的控制。多路压控振荡器104包含了三个相互独立的压控振荡器，其中，由说明书CN104079315A4/7。
24、页7A2控制的压控振荡器覆盖510GHZ频率范围，具有非常好的相位噪声性能；由A1控制的压控振荡器覆盖153GHZ频率范围，具有非常低的功耗；由A0控制的压控振荡器具有频率预置功能，从而能够实现快速锁定，大大缩短锁定时间。根据实际应用需求如功耗要求、频段要求、锁定时间要求、相位噪声要求等，数字处理器116选取某一个压控振荡器进行工作，构成锁相环主环路，配合五级除二分频链路109可以实现宽频段的频率配置。0018第一多路选择器105，用于将多路压控振荡器104的输出信号进行通道选取，以决定具体由哪一个压控振荡器提供振荡频率。该多路选择器105的输入端与多路压控振荡器104的输出端连接，输出端分别。
25、与除二预分频器106、五级除二分频链路109及主环路输出缓冲器108的输出端连接；同时，其工作状态受数字处理器116的输出MUX120的控制。第一多路选择器105由针对不同工作频段所设计的缓冲器并行组合构成，每一个缓冲器受MUX120的控制，可单独打开或者关闭，关闭后该缓冲器不消耗功耗。0019除二预分频器106，用于将来自第一多路选择器105的输出信号进行除二预分频，以降低可编程多模分频器107的最高工作频率，节省功耗。该除二预分频器106的输入端与多路选择器105的输出端连接，输出端与可编程多模分频器107的输出端连接。0020可编程多模分频器107用来控制锁相环反馈到鉴频鉴相器101的信。
26、号FDIV的分频比，最终决定锁相环的锁定频率。由于参考信号FREF的频率是一定的，FDIV的频率最终也将与FREF一致，改变可编程多模分频器107的配置将改变其分频比，从而最终改变了压控振荡器的振荡频率，实现了对锁定频率的控制。该可编程多模分频器107的输入端与除二预分频器106的输出端连接，输出端与鉴频鉴相器101的输入端连接，同时，其工作状态受数字处理器116的输出M110的控制。本发明中，可编程多模分频器107由12位数字信号来控制其分频比大小，它由8级2/3分频单元以及4个分频比扩展逻辑单元组成，分频比范围为16511，以满足宽带锁相环的工作要求。0021主环路输出缓冲器108用于将锁。
27、相环主环路信号进行输出。该主环路输出缓冲器108的输入端与多路选择器105的输出端连接，输出端为片外提供锁相环主环路本振信号输出。0022五级除二分频链路109用来产生015GHZ的I/Q信号，并分两路分别输出到接收机和发射机。该五级除二分频链路109的输入端与第一多路选择器105、外部信号输入缓冲器114的输出端连接，输出端分别与第二多路选择器110和第三多路选择器112的输出端连接；同时，其工作状态受数字处理器116的输出N40的控制。五级除二分频链路109由5个除二分频器级联构成，每一级的除二分频器均采用电流模逻辑CML，可产生I/Q形式的输出信号。它由5位数字信号来控制前N11N15级。
28、除二分频器的开启，以实现最低除2、最高除32的分频输出。0023第二多路选择器110和第三多路选择器112，用于对五级除二分频链路109的输出信号进行通道选取。第二多路选择器110的输入端与五级除二分频链路109输出端连接，输出端与到接收机输出缓冲器111连接，同时，其工作状态受数字处理器116的输出MUX240的控制。第三多路选择器112的输入端与五级除二分频链路109的输出端连接，输出端与到发射机输出缓冲器113连接，同时，其工作状态受数字处理器116的输出MUX340的控制。第二多路选择器110及第三多路选择器112均由5个针对不同工作频段所设计的缓冲器构成，它们分别连接在五级除二分频链。
29、路109每一级除二分频器的输出说明书CN104079315A5/7页8端，各由和5位数字信号控制其中某个缓冲器的打开与关断。当五级除二分频链路109的前N11N15级除二分频器开启时，意味频率综合器需要选取第N1级除二分频器的分频结果进行输出，因而第二多路选择器110或第三多路选择器112中与该级除二分频器相连的缓冲器将打开，而其它缓冲器将全部关闭，从而实现了所需频率的选取。0024到接收机输出缓冲器111和到发射机输出缓冲器113用于将两路信号分别输出到接收机和发射机。到接收机输出缓冲器111的输入端与多路选择器二110的输出端连接，输出端为片外的接收机提供本振信号。到发射机输出缓冲器113。
30、的输入端与多路选择器三112的输出端连接，输出端为片外的发射机提供本振信号。0025输入缓冲器114用于接收外部输入信号进入五级除二分频链路109。该输入缓冲器114的输入端连接外部信号输入，输出端与五级除二分频链路109的输入端连接。0026主环路输出缓冲器108、到接收机输出缓冲器110、到发射机输出缓冲器112实现对输出信号缓冲，增强其带负载能力，使片内信号与片外进行隔离。0027非易失性存储器115，其输入端与数字处理器116的输出连接，输出端与数字处理器116的输入连接，READ和WRITE分别控制该非易失性存储器115的读出和写入过程。0028数字处理器116，其输入端接收外部输入。
31、的编程配置数据以及来自非易失性存储器115所读取的数据，输出端与可编程电荷泵102、多路压控振荡器104、第一多路选择器105、可编程多模分频器107、N级除二分频链路109、第二多路选择器110、到接收机输出缓冲器111、第三多路选择器112、到发射机输出缓冲器113及输入缓冲器114连接。数字处理器116控制整个多标准性能可重构式I/Q正交载波发生器的数字配置，其内部还包含了调制器模块，频率采样模块，频率比较模块，线性插值计算模块。0029基于图1所述的多标准性能可重构式I/Q正交载波发生器的系统框图，图2给出了本发明提供的可编程电荷泵102的一个实例电路框图。该电荷泵为电流可编程的全差分。
32、电荷泵，由可编程参考电流模块201和电荷泵核心模块202两部分组成。其输入信号UP和DN由鉴频鉴相器101提供，输出信号OUTP和OUTN则提供给环路滤波器103。可编程参考电流模块201由4比特数字信号C30控制，实现输出参考电流大小从单位电流I调节至15I。电荷泵核心模块202受输入信号UP和DN的控制，当UP为高时，输出信号OUTP和OUTN对环路滤波器103进行充电，使其输出电压上升；当DN为高时，输出信号OUTP和OUTN对环路滤波器103进行放电，使其输出电压下降。充、放电的电流大小则等于可编程参考电流201所提供的参考电流的大小，通过调整充、放电电流的大小可以实现对锁相环环路带宽。
33、的调整。的源端电荷分别通过的管子释放，消除了电荷共享效应，而且有效的减小电流源关断时间。电流复制支路中的分别和其对应的开关0030基于图1所述的多标准性能可重构式I/Q正交载波发生器的系统框图，图3给出了本发明提供的环路滤波器103的一个实例电路图。该环路滤波器为差分输入差分输出三阶低通滤波器，通过调整器件参数可实现对环路带宽等环路特性的调节。输入端CPOUT_P和CPOUT_N分别由可编程电荷泵102的输出OUTP和OUTN提供，而输出端VC_P和VC_N则提供给多路压控振荡器104作为控制电压。该环路滤波器103由电阻RP2,RP3,RN2,RN3和电容CP1,CP2,CP3,CN1,CN。
34、2,CN3组成。其中，CP1,CP2,RP3的一端都与CPOUT_P连接，而CP1的另一端与GND地连接，CP2的另一端与RP2的一端连接，RP3的另一端则与VC_P连接；RP2的一端与CP2连接，另一端则与GND连接；CP3的一端与VC_P连接，另一端则与GND连接。CN1,CN2,RN3说明书CN104079315A6/7页9的一端都与CPOUT_N连接，而CN1的另一端与GND连接，CN2的另一端与RN2的一端连接，RN3的另一端则与VC_N连接；RN2的一端与CN2连接，另一端则与GND连接；CN3的一端与VC_N连接，另一端则与GND连接。基于图1所述的多标准性能可重构式I/Q正交载。
35、波发生器的系统框图，图4给出了本发明提供的多路压控振荡器104中一个压控振荡器的实例电路图。该压控振荡器采用了NMOS、PMOS上下互补交叉耦合结构。它由PMOS交叉耦合对管MP1,MP2，NMOS交叉耦合对管MN1,MN2，开关K，电感L，以及7比特电容阵列401，射频MOS变容管模块402共同构成。其中，MP1，MP2的源极连接在一起，并与开关K的一端连接，而K的另一端则与电源电压VDD连接。K由来自数字处理器116的输出A2控制，当其为高时，K闭合；当其为低时，K断开，该压控振荡器将不工作。MP1的漏极与MN1的漏极、MN2的栅极、MP2的栅极连接，而其栅极则与MP2的漏极、MN2的漏极。
36、、MN1的栅极连接。MN1，MN2的源极连接在一起，并与GND地相连。电感L的一端连接到MP1的漏极，另一端连接到MP2的漏极。振荡信号的输出端OUT_P连接到MP1的漏极，OUT_N则连接到MP2的漏极，且两者连接到第一多路选择器105的输入端。7比特电容阵列401的一端连接到MP1的漏极，另一端连接到MP2的漏极，它由来自数字处理器116的输出B60控制，B60的每一位分别控制7比特电容阵列401中的一个电容的打开与关断。当B60中的某一位从低变高时，对应的电容打开，电容阵列的整体电容值增加，压控振荡器的振荡频率减小；当B60中的某一位从高变低时，对应的电容关断，电容阵列的整体电容值减小，。
37、压控振荡器的振荡频率增大，从而形成了对压控振荡器振荡频率的粗调谐。射频MOS变容管模块402的一端连接到MP1的漏极，另一端连接到MP2的漏极，它的电容值大小受来自环路滤波器103的输出VC_P和VC_N的控制，VC_P和VC_N的变化使得MOS变容管模块402的电容值发生改变，从而调节了压控振荡器的振荡频率，形成了对压控振荡器振荡频率的精调谐。由于尾电流源管子以及给其提供偏置的偏置电路是一个很大的噪声源，它们管子的1/F噪声将会以混频的形式恶化压控振荡器的相位噪声，所以选择无尾电流形式；同时这也使得信号的振荡幅度有所增加，有利于优化相位噪声性能。该压控振荡器采用7比特电容阵列将整个频带分为1。
38、28个子频带，降低了压控振荡器的增益，拓展了压控振荡器的调谐范围；此外，变容管采用累积型MOS变容管，控制电压采用差分形式输入，从而扩展了每个子频带的频率覆盖范围。该压控振荡器振荡频率范围覆盖510GHZ，其特点是振荡频率高，调谐范围大，相位噪声性能好。0031基于图1所述的多标准性能可重构式I/Q正交载波发生器的系统框图，图5给出了本发明提供的多路压控振荡器104中可实现频率预置功能从而实现环路快速锁定的混合信号压控振荡器的一个实例电路图。该混合信号压控振荡器由预置模块501和压控振荡器核心502组成。预置模块501的输入端与环路滤波器103的输出端VC_P和VC_N连接，输出端则与严控振荡。
39、器核心502的输入端连接；同时，它受来自数字处理器116的输出信号P50的控制。压控振荡器核心502的输入端与预置模块501的输出端连接，输出端OUT_P和OUT_N则与第一多路选择器105的输入端连接；同时，它受来自数字处理器116的输出信号A0和B60的控制。压控振荡器核心502的结构与图4所示压控振荡器的结构相同，当A0为高时，该压控振荡器核心开启工作，当A0为低时，该压控振荡器核心停止工作。B60控制该压控振荡器核心中7比特电容阵列的工作状态。来自数字处理器116的控制信号P50和B60共同决定了该压控振荡器的输出频率。当所述的多标准性能可重构式I/Q正交载波发生器选择多路压控振荡器1。
40、04中该混合信号压控振荡器进行工作说明书CN104079315A7/7页10时，系统存在两种工作模式，分别为工作模式1和工作模式2。在工作模式1时，预置模块将来自环路滤波器103的控制电压输入断开，并将预置模块的输入偏置为内部产生的固定电平，通过调节数字处理器116的输出P50和B60，依次记录输出频率，并将其写入非易失性存储器115中。这样，对应于每一种P50和B60的数字组合，压控振荡器都有一个固定的频率输出。这是一个频率采样过程，我们事实上获取了P50、B60与输出频率的映射关系，该映射关系被存储在非易失性存储器115中，以避免重复校准所增加的工作量以及功耗损失。在工作模式2时，预置模块。
41、的输入连接到来自环路滤波器103的控制电压输出。数字处理器116提取非易失性存储器中所存储的映射关系，通过频率比较模块和线性插值计算模块来获取所需频率的数字配置P50和B60，设置好P50和B60后将混合信号压控振荡器的输出频率预置到与所需频率非常接近的地方，而后依靠环路调节达到最终锁定。当主环路频率需要进行跳变时，数字处理器116调整P50、B60以及可编程多模分频器107的控制信号M110，从而在非常短的时间内将混合信号压控振荡器的输出频率预置到另一个频点，由于控制电压变化非常小，因而将在很短的时间内实现环路重新锁定。该混合信号压控振荡器的特点是环路锁定时间能被大大地减小，但是由于预置模块的存在，功耗有所增加，相位噪声性能也会有所下降。0032以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。说明书CN104079315A101/3页11图1图2说明书附图CN104079315A112/3页12图3说明书附图CN104079315A123/3页13图4图5说明书附图CN104079315A13。