液晶显示装置.pdf

液晶显示装置
    本发明申请是本发明申请人于 2007 年 8 月 31 日提交的申请号为 200710142242.4 的发明申请的分案申请。
     技术领域
     本发明涉及液晶显示装置。具体而言， 本发明涉及具有通过使用晶体管形成的移 位寄存器的液晶显示装置。此外， 本发明涉及该液晶显示装置的驱动方法。另外， 本发明涉 及在显示部分中具有该液晶显示装置的电子装置。背景技术
     近年来， 随着诸如液晶电视的大尺寸显示装置的增长， 液晶显示装置已经得到实 际的发展。尤其是， 通过使用由非晶半导体 ( 下文中也称为非晶硅 ) 形成的晶体管在同一 绝缘基板上形成像素电路和包括移位寄存器等的驱动器电路 ( 下文中也称为内部电路 ) 的 技术已经得到实际的发展， 因为该技术大幅地促成低功耗和低成本。形成于绝缘基板上的 内部电路通过 FPC 等连接到控制器 IC 等 ( 下文中也称为外部电路 )， 且该内部电路的操作 得到控制。
     已经在上述内部电路中设计出通过使用由非晶半导体形成的晶体管而形成的移 位寄存器 ( 例如， 见参考文件 1 ： PCT 国际申请 No.H10-500243 的日文翻译 )。由于在参考 文件 1 中公开的移位寄存器中， 输出端子处于浮置状态的周期长， 因此存在该移位寄存器 的输出信号中容易出现噪声的问题。为了解决参考文件 1 中公开的移位寄存器的问题， 已 经设计出一种其中输出端子不进入浮置状态的移位寄存器结构 ( 例如， 见参考文件 2 ： 2.0 inch a-Si:H TFT-LCD with Low NoiseIntegrated Gate Driver SID′ 05 DIGEST pp.942 to 945)。 发明内容 在 参 考 文 件 2 中， 连接在输出端子和负电压源之间的晶体管在不选择 (non-selection) 周期内导通。 因此， 参考文件 2 中公开的移位寄存器的输出端子并不进入 浮置状态， 参考文件 2 中公开的移位寄存器中输出信号的噪声因此可以减小。
     然而， 已知由非晶半导体形成的晶体管的特性随晶体管导通时间数量、 施加的电 压等而恶化。在恶化的原因中， 阈值电压发生漂移 ( 增大 ) 的阈值电压漂移是移位寄存器 失灵的主要原因之一。因此， 在参考文件 2 中公开的移位寄存器中， 由于连接在输出端子和 负电压源之间的晶体管在不选择周期导通， 该移位寄存器由于晶体管特性恶化而失灵。
     鉴于前述问题， 本发明的目的是提供一种包括移位寄存器的液晶显示装置， 其中 输出信号的噪声在不选择周期内减小且晶体管特性的恶化可以得到抑制， 以及具有该液晶 显示装置的电子装置。
     本发明的液晶显示装置包括形成于绝缘基板上的像素部以及形成于该绝缘基板 上的移位寄存器。 此外， 该移位寄存器包括多个触发器， 且该多个触发器的每一个包括在不
     选择周期内按规定时间间隔导通且向输出端子 ( 扫描线 ) 输出电源电势的晶体管。该晶体 管按规定时间间隔导通并输出电源电势到该扫描线， 使得该多个触发器的每一个抑制了该 扫描线的电势波动和该晶体管的特性恶化。
     本发明的液晶显示装置包括分别具有液晶元件的第一和第二像素、 驱动器电路、 第一布线、 第二布线、 第三布线、 第四布线、 第五布线和第六布线。 该第一像素通过该第五布 线电连接到该驱动器电路， 且该第二像素通过该第六布线电连接到该驱动器电路。该驱动 器电路包括移位寄存器。该移位寄存器包括多个触发器。该多个触发器的至少一个包括第 一晶体管、 第二晶体管、 第三晶体管和第四晶体管。 该第一晶体管的第一端子电连接到该第 一布线 ； 该第一晶体管的第二端子电连接到该第二晶体管的栅极端子 ； 且该第一晶体管的 栅极端子电连接到该第五布线。该第二晶体管的第一端子电连接到该第三布线， 且该第二 晶体管的第二端子电连接到第六布线。 该第三晶体管的第一端子电连接到该第二晶体管的 栅极端子 ； 该第三晶体管的第二端子电连接到该第二布线 ； 且该第三晶体管的栅极端子电 连接到该第四布线。该第四晶体管的第一端子电连接到该第六布线 ； 该第四晶体管的第二 端子电连接到该第二布线 ； 且该第四晶体管的栅极端子电连接到该第四布线。
     本发明的液晶显示装置包括分别具有液晶元件的第一和第二像素、 驱动器电路、 第一布线、 第二布线、 第三布线、 第四布线和第五布线。该第一像素通过该第五布线电连接 到该驱动器电路， 且该第二像素通过该第一布线电连接到该驱动器电路。该驱动器电路包 括移位寄存器。 该移位寄存器包括多个触发器。 该多个触发器的至少一个包括第一晶体管、 第二晶体管、 第三晶体管和第四晶体管。 该第一晶体管的第一端子电连接到该第五布线 ； 该 第一晶体管的第二端子电连接到该第二晶体管的栅极端子 ； 且该第一晶体管的栅极端子电 连接到该第五布线。该第二晶体管的第一端子电连接到该第三布线， 且该第二晶体管的第 二端子电连接到第一布线。该第三晶体管的第一端子电连接到该第二晶体管的栅极端子 ； 该第三晶体管的第二端子电连接到该第二布线 ； 且该第三晶体管的栅极端子电连接到该第 四布线。该第四晶体管的第一端子电连接到该第一布线 ； 该第四晶体管的第二端子电连接 到该第二布线 ； 且该第四晶体管的栅极端子电连接到该第四布线。
     注意， 在本发明中， 该第一晶体管、 第二晶体管、 第三晶体管和第四晶体管的每一 个可以是 N 沟道晶体管。
     此外， 在本发明中， 该第一晶体管、 第二晶体管、 第三晶体管和第四晶体管的每一 个可具有半导体层且该半导体层可以是非晶硅。
     此外， 在本发明中， 电容器可在该第一晶体管的第二端子和栅极端子之间。
     本发明的液晶显示装置包括分别具有液晶元件的第一和第二像素、 驱动器电路、 第一布线、 第二布线、 第三布线、 第四布线、 第五布线、 第六布线和第七布线。该第一像素通 过该第五布线电连接到该驱动器电路， 且该第二像素通过该第六布线电连接到该驱动器电 路。该驱动器电路包括移位寄存器。该移位寄存器包括多个触发器。该多个触发器的至少 一个包括第一晶体管、 第二晶体管、 第三晶体管、 第四晶体管和第五晶体管。该第一晶体管 的第一端子电连接到该第一布线 ； 该第一晶体管的第二端子电连接到该第二晶体管的栅极 端子 ； 且该第一晶体管的栅极端子电连接到该第五布线。该第二晶体管的第一端子电连接 到该第三布线， 且该第二晶体管的第二端子电连接到第六布线。该第三晶体管的第一端子 电连接到该第二晶体管的栅极端子 ； 该第三晶体管的第二端子电连接到该第二布线 ； 且该第三晶体管的栅极端子电连接到该第四布线。 该第四晶体管的第一端子电连接到该第六布 线； 该第四晶体管的第二端子电连接到该第二布线 ； 且该第四晶体管的栅极端子电连接到 该第四布线。该第五晶体管的第一端子电连接到该第六布线 ； 该第五晶体管的第二端子电 连接到该第二布线 ； 且该第五晶体管的栅极端子电连接到该第七布线。
     本发明的液晶显示装置包括分别具有液晶元件的第一和第二像素、 驱动器电路、 第一布线、 第二布线、 第三布线、 第四布线、 第五布线和第六布线。 该第一像素通过该第五布 线电连接到该驱动器电路， 且该第二像素通过该第一布线电连接到该驱动器电路。该驱动 器电路包括移位寄存器。该移位寄存器包括多个触发器。该多个触发器的至少一个包括 第一晶体管、 第二晶体管、 第三晶体管、 第四晶体管和第五晶体管。该第一晶体管的第一端 子电连接到该第五布线 ； 该第一晶体管的第二端子电连接到该第二晶体管的栅极端子 ； 且 该第一晶体管的栅极端子电连接到该第五布线。 该第二晶体管的第一端子电连接到该第三 布线， 且该第二晶体管的第二端子电连接到第六布线。该第三晶体管的第一端子电连接到 该第二布线 ； 该第三晶体管的第二端子电连接到该第二晶体管的栅极端子 ； 且该第三晶体 管的栅极端子电连接到该第四布线。该第四晶体管的第一端子电连接到该第六布线 ； 该第 四晶体管的第二端子电连接到该第二布线 ； 且该第四晶体管的栅极端子电连接到该第四布 线。该第五晶体管的第一端子电连接到该第六布线 ； 该第五晶体管的第二端子电连接到该 第二布线 ； 且该第五晶体管的栅极端子电连接到该第一布线。 注意， 在本发明中， 该第一晶体管、 第二晶体管、 第三晶体管、 第四晶体管和第五晶 体管的每一个可以是 N 沟道晶体管。
     此外， 在本发明中， 该第一晶体管、 第二晶体管、 第三晶体管、 第四晶体管和第五晶 体管的每一个可具有半导体层且该半导体层可以是非晶硅。
     此外， 在本发明中， 电容器可在该第一晶体管的第二端子和栅极端子之间。
     本发明的液晶显示装置包括分别具有液晶元件的第一至第四像素、 第一驱动器电 路、 第二驱动器电路、 第一布线、 第二布线、 第三布线、 第四布线、 第五布线、 第六布线、 第七 布线、 第八布线、 第九布线、 第十布线、 第十一布线和第十二布线。 该第一像素通过该第五布 线电连接到该第一驱动器电路 ； 该第二像素通过该第六布线电连接到该第一驱动器电路 ； 该第三像素通过该第十一布线电连接到该第二驱动器电路 ； 且该第四像素通过该第十二布 线电连接到该第二驱动器电路。该第一驱动器电路包括第一移位寄存器， 该第二驱动器电 路包括第二移位寄存器。该第一移位寄存器包括多个触发器。该多个触发器的至少一个 包括第一晶体管、 第二晶体管、 第三晶体管和第四晶体管。该第一晶体管的第一端子电连 接到该第一布线 ； 该第一晶体管的第二端子电连接到该第二晶体管的栅极端子 ； 且该第一 晶体管的栅极端子电连接到该第五布线。该第二晶体管的第一端子电连接到该第三布线， 且该第二晶体管的第二端子电连接到第六布线。该第三晶体管的第一端子电连接到该第 二布线 ； 该第三晶体管的第二端子电连接到该第二晶体管的栅极端子 ； 且该第三晶体管的 栅极端子电连接到该第四布线。该第四晶体管的第一端子电连接到该第二布线 ； 该第四晶 体管的第二端子电连接到该第六布线 ； 且该第四晶体管的栅极端子电连接到该第四布线。 该第二移位寄存器包括多个触发器。该多个触发器的至少一个包括第五晶体管、 第六晶体 管、 第七晶体管和第八晶体管。 该第五晶体管的第一端子电连接到该第七布线 ； 该第五晶体 管的第二端子电连接到该第六晶体管的栅极端子 ； 且该第五晶体管的栅极端子电连接到该
     第十一布线。该第六晶体管的第一端子电连接到该第九布线， 且该第六晶体管的第二端子 电连接到第十二布线。该第七晶体管的第一端子电连接到该第八布线 ； 该第七晶体管的第 二端子电连接到该第六晶体管的栅极端子 ； 且该第七晶体管的栅极端子电连接到该第十布 线。该第八晶体管的第一端子电连接到该第八布线 ； 该第八晶体管的第二端子电连接到该 第十二布线 ； 且该第八晶体管的栅极端子电连接到该第十布线。
     注意， 在本发明中， 该第五布线和该第十一布线可以电连接， 该第六布线和该第 十二布线可以电连接。
     注意， 在本发明中， 该第五布线和该第十一布线可以是相同布线， 该第六布线和该 第十二布线可以是相同布线。
     注意， 在本发明中， 该第一布线和该第七布线可以电连接 ； 该第二布线和该第八布 线可以电连接 ； 该第三布线和该第九布线可以电连接 ； 且该第四布线和该第十布线可以电 连接。
     注意， 在本发明中， 该第一布线和该第七布线可以是相同布线 ； 该第二布线和该第 八布线可以是相同布线 ； 该第三布线和该第九布线可以是相同布线 ； 且该第四布线和该第 十布线可以是相同布线。
     注意， 在本发明中， 该第一布线和该第七布线可以电连接 ； 该第二布线和该第八布 线可以电连接 ； 该第三布线和该第九布线可以电连接 ； 该第四布线和该第十布线可以电连 接； 该第五布线和该第十一布线可以电连接 ； 且该第六布线和该第十二布线可以电连接。
     注意， 在本发明中， 该第一布线和该第七布线可以是相同布线 ； 该第二布线和该第 八布线可以是相同布线 ； 该第三布线和该第九布线可以是相同布线 ； 该第四布线和该第十 布线可以是相同布线 ； 该第五布线和该第十一布线可以是相同布线 ； 且该第六布线和该第 十二布线可以是相同布线。
     本发明的液晶显示装置包括分别具有液晶元件的第一至第四像素、 第一驱动器电 路、 第二驱动器电路、 第一布线、 第二布线、 第三布线、 第四布线、 第五布线、 第六布线、 第七 布线、 第八布线、 第九布线和第十布线。该第一像素通过该第五布线电连接到该第一驱动 器电路 ； 该第二像素通过该第一布线电连接到该第一驱动器电路 ； 该第三像素通过该第十 布线电连接到该第二驱动器电路 ； 且该第四像素通过该第六布线电连接到该第二驱动器电 路。该第一驱动器电路包括第一移位寄存器， 该第二驱动器电路包括第二移位寄存器。该 第一移位寄存器包括多个触发器。 该多个触发器的至少一个包括第一晶体管、 第二晶体管、 第三晶体管和第四晶体管。该第一晶体管的第一端子电连接到该第五布线 ； 该第一晶体管 的第二端子电连接到该第二晶体管的栅极端子 ； 且该第一晶体管的栅极端子电连接到该第 五布线。该第二晶体管的第一端子电连接到该第三布线， 且该第二晶体管的第二端子电连 接到第一布线。该第三晶体管的第一端子电连接到该第二晶体管的栅极端子 ； 该第三晶体 管的第二端子电连接到该第二布线 ； 且该第三晶体管的栅极端子电连接到该第四布线。该 第四晶体管的第一端子电连接到该第一布线 ； 该第四晶体管的第二端子电连接到该第二布 线； 且该第四晶体管的栅极端子电连接到该第四布线。 该第二移位寄存器包括多个触发器。 该多个触发器的至少一个包括第五晶体管、 第六晶体管、 第七晶体管和第八晶体管。该第 五晶体管的第一端子电连接到该第十布线 ； 该第五晶体管的第二端子电连接到该第六晶体 管的栅极端子 ； 且该第五晶体管的栅极端子电连接到该第十布线。该第六晶体管的第一端子电连接到该第八布线， 且该第六晶体管的第二端子电连接到第六布线。该第七晶体管的 第一端子电连接到该第六晶体管的栅极端子 ； 该第七晶体管的第二端子电连接到该第七布 线； 且该第七晶体管的栅极端子电连接到该第九布线。该第八晶体管的第一端子电连接到 该第六布线 ； 该第八晶体管的第二端子电连接到该第七布线 ； 且该第八晶体管的栅极端子 电连接到该第九布线。
     注意， 在本发明中， 该第一布线和该第六布线可以电连接， 该第五布线和该第十布 线可以电连接。
     注意， 在本发明中， 该第一布线和该第六布线可以是相同布线， 该第五布线和该第 十布线可以是相同布线。
     此外， 在本发明中， 该第二布线和该第七布线可以电连接 ； 该第三布线和该第八布 线可以电连接 ； 且该第四布线和该第九布线可以电连接。
     此外， 在本发明中， 该第二布线和该第七布线可以是相同布线 ； 该第三布线和该第 八布线可以是相同布线 ； 且该第四布线和该第九布线可以是相同布线。
     此外， 在本发明中， 该第一布线和该第六布线可以电连接 ； 该第二布线和该第七布 线可以电连接 ； 该第三布线和该第八布线可以电连接 ； 该第四布线和该第九布线可以电连 接； 且该第五布线和该第十布线可以电连接。 注意， 在本发明中， 该第一布线和该第六布线可以是相同布线 ； 该第二布线和该第 七布线可以是相同布线 ； 该第三布线和该第八布线可以是相同布线 ； 该第四布线和该第九 布线可以是相同布线 ； 且该第五布线和该第十布线可以是相同布线。
     此外， 在本发明中， 该第一晶体管、 第二晶体管、 第三晶体管、 第四晶体管、 第五晶 体管、 第六晶体管、 第七晶体管和第八晶体管的每一个可以是 N 沟道晶体管。
     此外， 在本发明中， 该第一晶体管、 第二晶体管、 第三晶体管、 第四晶体管、 第五晶 体管、 第六晶体管、 第七晶体管和第八晶体管的每一个可具有半导体层且该半导体层可以 是非晶硅。
     此外， 在本发明中， 第一电容器可提供于该第一晶体管的第二端子和栅极端子之 间， 且第二电容器可提供于该第五晶体管的第二端子和栅极端子之间。
     本发明的液晶显示装置包括分别具有液晶元件的第一至第四像素、 第一驱动器电 路、 第二驱动器电路、 第一布线、 第二布线、 第三布线、 第四布线、 第五布线、 第六布线、 第七 布线、 第八布线、 第九布线、 第十布线、 第十一布线、 第十二布线、 第十三布线和第十四布线。 该第一像素通过该第五布线电连接到该第一驱动器电路 ； 该第二像素通过该第六布线电连 接到该第一驱动器电路 ； 该第三像素通过该第十二布线电连接到该第二驱动器电路 ； 且该 第四像素通过该第十三布线电连接到该第二驱动器电路。 该第一驱动器电路包括第一移位 寄存器， 该第二驱动器电路包括第二移位寄存器。该第一移位寄存器包括多个触发器。该 多个触发器的至少一个包括第一晶体管、 第二晶体管、 第三晶体管、 第四晶体管和第五晶体 管。该第一晶体管的第一端子电连接到该第一布线 ； 该第一晶体管的第二端子电连接到该 第二晶体管的栅极端子 ； 且该第一晶体管的栅极端子电连接到该第五布线。该第二晶体管 的第一端子电连接到该第三布线， 且该第二晶体管的第二端子电连接到第六布线。该第三 晶体管的第一端子电连接到该第二布线 ； 该第三晶体管的第二端子电连接到该第二晶体管 的栅极端子 ； 且该第三晶体管的栅极端子电连接到该第四布线。该第四晶体管的第一端子
     电连接到该第二布线 ； 该第四晶体管的第二端子电连接到该第六布线 ； 且该第四晶体管的 栅极端子电连接到该第四布线。该第五晶体管的第一端子电连接到该第二布线 ； 该第五晶 体管的第二端子电连接到该第六布线 ； 且该第五晶体管的栅极端子电连接到该第七布线。 该第二移位寄存器包括多个触发器。该多个触发器的至少一个包括第六晶体管、 第七晶体 管、 第八晶体管、 第九晶体管和第十晶体管。该第六晶体管的第一端子电连接到该第八布 线； 该第六晶体管的第二端子电连接到该第七晶体管的栅极端子 ； 且该第六晶体管的栅极 端子电连接到该第十二布线。该第七晶体管的第一端子电连接到该第十布线， 且该第七晶 体管的第二端子电连接到第十三布线。该第八晶体管的第一端子电连接到该第九布线 ； 该 第八晶体管的第二端子电连接到该第七晶体管的栅极端子 ； 且该第八晶体管的栅极端子电 连接到该第十一布线。该第九晶体管的第一端子电连接到该第十三布线 ； 该第九晶体管的 第二端子电连接到该第九布线 ； 且该第九晶体管的栅极端子电连接到该第十一布线。该第 十晶体管的第一端子电连接到该第十三布线 ； 该第十晶体管的第二端子电连接到该第九布 线； 且该第十晶体管的栅极端子电连接到该第十四布线。
     注意， 在本发明中， 该第五布线和该第十二布线可以电连接， 该第六布线和该第 十三布线可以电连接。 注意， 在本发明中， 该第五布线和该第十二布线可以是相同布线， 该第六布线和该 第十三布线可以是相同布线。
     此外， 在本发明中， 该第一布线和该第八布线可以电连接 ； 该第二布线和该第九布 线可以电连接 ； 该第三布线和该第十布线可以电连接 ； 该第四布线和该第十一布线可以电 连接 ； 且该第七布线和该第十四布线可以电连接。
     注意， 在本发明中， 该第一布线和该第八布线可以是相同布线 ； 该第二布线和该 第九布线可以是相同布线 ； 该第三布线和该第十布线可以是相同布线 ； 该第四布线和该第 十一布线可以是相同布线 ； 且该第七布线和该第十四布线可以是相同布线。
     此外， 在本发明中， 该第一布线和该第八布线可以电连接 ； 该第二布线和该第九布 线可以电连接 ； 该第三布线和该第十布线可以电连接 ； 该第四布线和该第十一布线可以电 连接 ； 该第五布线和该第十二布线可以电连接 ； 该第六布线和该第十三布线可以电连接 ； 且该第七布线和该第十四布线可以电连接。
     此外， 在本发明中， 该第一布线和该第八布线可以是相同布线 ； 该第二布线和该 第九布线可以是相同布线 ； 该第三布线和该第十布线可以是相同布线 ； 该第四布线和该第 十一布线可以是相同布线 ； 该第五布线和该第十二布线可以是相同布线 ； 该第六布线和该 第十三布线可以是相同布线 ； 且该第七布线和该第十四布线可以是相同布线。
     本发明的液晶显示装置包括分别具有液晶元件的第一至第四像素、 第一驱动器电 路、 第二驱动器电路、 第一布线、 第二布线、 第三布线、 第四布线、 第五布线、 第六布线、 第七 布线、 第八布线、 第九布线、 第十布线、 第十一布线和第十二布线。 该第一像素通过该第五布 线电连接到该第一驱动器电路 ； 该第二像素通过该第六布线电连接到该第一驱动器电路 ； 该第三像素通过该第十一布线电连接到该第二驱动器电路 ； 且该第四像素通过该第十二布 线电连接到该第二驱动器电路。该第一驱动器电路包括第一移位寄存器， 该第二驱动器电 路包括第二移位寄存器。该第一移位寄存器包括多个触发器。该多个触发器的至少一个包 括第一晶体管、 第二晶体管、 第三晶体管、 第四晶体管和第五晶体管。该第一晶体管的第一
     端子电连接到该第五布线 ； 该第一晶体管的第二端子电连接到该第二晶体管的栅极端子 ； 且该第一晶体管的栅极端子电连接到该第五布线。 该第二晶体管的第一端子电连接到该第 三布线， 且该第二晶体管的第二端子电连接到第六布线。该第三晶体管的第一端子电连接 到该第二晶体管的栅极端子 ； 该第三晶体管的第二端子电连接到该第二布线 ； 且该第三晶 体管的栅极端子电连接到该第四布线。该第四晶体管的第一端子电连接到该第六布线 ； 该 第四晶体管的第二端子电连接到该第二布线 ； 且该第四晶体管的栅极端子电连接到该第四 布线。该第五晶体管的第一端子电连接到该第六布线 ； 该第五晶体管的第二端子电连接到 该第二布线 ； 且该第五晶体管的栅极端子电连接到该第一布线。该第二移位寄存器包括多 个触发器。该多个触发器的至少一个包括第六晶体管、 第七晶体管、 第八晶体管、 第九晶体 管和第十晶体管。该第六晶体管的第一端子电连接到该第十一布线 ； 该第六晶体管的第二 端子电连接到该第七晶体管的栅极端子 ； 且该第六晶体管的栅极端子电连接到该第十一布 线。该第七晶体管的第一端子电连接到该第九布线， 且该第七晶体管的第二端子电连接到 第十二布线。该第八晶体管的第一端子电连接到该第八布线 ； 该第八晶体管的第二端子电 连接到该第七晶体管的栅极端子 ； 且该第八晶体管的栅极端子电连接到该第十布线。该第 九晶体管的第一端子电连接到该第八布线 ； 该第九晶体管的第二端子电连接到该第十二布 线； 且该第九晶体管的栅极端子电连接到该第十布线。该第十晶体管的第一端子电连接到 该第八布线 ； 该第十晶体管的第二端子电连接到该第十二布线 ； 且该第十晶体管的栅极端 子电连接到该第七布线。 注意， 在本发明中， 该第五布线和该第十一布线可以电连接， 该第六布线和该第 十二布线可以电连接。
     注意， 在本发明中， 该第五布线和该第十一布线可以是相同布线， 该第六布线和该 第十二布线可以是相同布线。
     此外， 在本发明中， 该第一布线和该第七布线可以电连接 ； 该第二布线和该第八布 线可以电连接 ； 该第三布线和该第九布线可以电连接 ； 且该第四布线和该第十布线可以电 连接。
     此外， 在本发明中， 该第一布线和该第七布线可以是相同布线 ； 该第二布线和该第 八布线可以是相同布线 ； 该第三布线和该第九布线可以是相同布线 ； 且该第四布线和该第 十布线可以是相同布线。
     此外， 在本发明中， 该第一布线和该第七布线可以电连接 ； 该第二布线和该第八布 线可以电连接 ； 该第三布线和该第九布线可以电连接 ； 该第四布线和该第十布线可以电连 接； 该第五布线和该第十一布线可以电连接 ； 且该第六布线和该第十二布线可以电连接。
     注意， 在本发明中， 该第一布线和该第七布线可以是相同布线 ； 该第二布线和该第 八布线可以是相同布线 ； 该第三布线和该第九布线可以是相同布线 ； 该第四布线和该第十 布线可以是相同布线 ； 该第五布线和该第十一布线可以是相同布线 ； 且该第六布线和该第 十二布线可以是相同布线。
     注意， 在本发明中， 该第一晶体管、 第二晶体管、 第三晶体管、 第四晶体管、 第五晶 体管、 第六晶体管、 第七晶体管、 第八晶体管、 第九晶体管和第十晶体管的每一个可以是 N 沟道晶体管。
     注意， 在本发明中， 该第一晶体管、 第二晶体管、 第三晶体管、 第四晶体管、 第五晶
     体管、 第六晶体管、 第七晶体管、 第八晶体管、 第九晶体管和第十晶体管的每一个可具有半 导体层且该半导体层可以是非晶硅。
     注意， 在本发明中， 第一电容器可在该第一晶体管的第二端子和栅极端子之间， 且 第二电容器可在该第六晶体管的第二端子和栅极端子之间。
     本发明包括具有任一上述液晶显示装置的电子装置。
     注意， 各种类型的开关可以作为本说明书中所示的开关， 且电学开关、 机械开关等 可以给出作为示例。 也就是说， 可以使用任意的元件而不限于特定的元件， 只要该元件能够 控制电流流动即可。例如， 该开关可以是晶体管、 二极管 ( 例如， PN 二极管、 PIN 二极管、 肖 特基二极管、 或者连接成二极管的晶体管 )、 晶闸管、 或者组合这些元件的逻辑电路。 对于使 用晶体管作为开关的情形， 晶体管的极性 ( 导电类型 ) 不具体限于特定类型， 因为该晶体管 仅仅作为开关。 然而， 当截止电流优选是小的时， 优选使用具有更小截止电流的极性的晶体 管。具有更小截止电流的晶体管的示例为设有 LDD 区的晶体管、 具有多个栅极结构的晶体 管等。此外， 当作为开关的晶体管的源极端子的电势更接近低电势侧电源 ( 例如， Vss、 GND 或 0V) 时， 优选使用 N 沟道晶体管， 而当源极端子的电势更接近高电势侧电源 ( 例如， Vdd) 时， 优选使用 P 沟道晶体管。这是因为该晶体管的栅极 - 源极电压绝对值增大， 使得该晶体 管可以更准确地作为开关。
     注意， 通过均使用 N 沟道和 P 沟道晶体管， 则可以采用 CMOS 开关。通过采用 CMOS 开关， 则该开关可更精确地作为开关， 因为当 P 沟道开关或 N 沟道开关导通时电流可以流过 该开关。 例如， 可以恰当地输出电压， 而与该开关的输入信号的电压是高还是低无关。 此外， 由于可以使用于导通或截止开关的电压幅值小， 因此可以减小功耗。 另外注意， 当晶体管用 作开关时， 该开关包括输入端子 ( 源极端子和漏极端子之一 )、 输出端子 ( 该源极端子和漏 极端子的另一个 )、 和用于控制电传导的端子 ( 栅极端子 )。另一方面， 当二极管用作开关 时， 在某些情况下该开关不具有用于控制电传导的端子。 因此， 用于控制端子的布线的数目 可以减少。
     注意在本说明书中， “连接” 这一描述包括元件电连接的情形， 元件功能连接的情 形， 以及元件直接连接的情形。因此， 在本说明书公开的结构中， 另一元件可以夹置在具有 预定连接关系的元件之间。例如， 使得可以电连接的一个或多个元件 ( 例如， 开关、 晶体管、 电容器、 电感器、 电阻器与 / 或二极管 ) 可以提供于特定部分和另一部分之间。此外， 使得 可以功能连接的一个或多个电路可以提供于这些部分之间， 例如逻辑电路 ( 例如， 反相器、 NAND 电路或 NOR 电路 )、 信号转换器电路 ( 例如， DA 转换器电路、 AD 转换器电路或者灰度校 正电路 )、 电势电平转换器电路 ( 例如， 诸如升压电路或降压控制电路的电源电路、 或者用 于改变高电平信号或低电平信号的电势电平的电平转移电路 )、 电压源、 电流源、 开关电路、 或者放大器电路 ( 例如， 可以增大信号振幅、 电流数量等的电路， 诸如运算放大器、 差分发 电器电路、 源输出电路或者缓冲电路 )、 信号发生电路、 存储器电路或者控制电路。备选地， 这些元件可以直接连接， 其间不夹置其他元件或其他电路。
     对于元件连接而在其间不夹置其他元件或电路的情形， 则可以采用 “直接连接” 的 描述。此外， 对于采用 “电 ( 学 ) 连接” 的情形， 则包括下述情形 ： 元件电学连接的情形 ( 即， 元件通过将其他元件夹置其间而连接的情形 )、 元件功能连接的情形 ( 即， 元件通过将其他 电路夹置其间而连接 )、 以及元件直接连接的情形 ( 即， 元件连接而在其间不夹置其他元件或电路 )。
     注意， 显示元件、 显示装置、 发光元件以及发光装置可以采用各种类型且包括各种 元件。 例如， 显示元件、 显示装置、 发光元件和发光装置可以采用显示介质， 其对比度通过电 磁作用而变化， 例如 EL 元件 ( 例如， 有机 EL 元件、 无机 EL 元件、 或者同时包括有机和无机 材料的 EL 元件 ) ； 电子发射器 ； 液晶元件 ； 电子墨水 ； 光栅光阀 (GLV) ； 等离子体显示面板 (PDP) ； 数字微反射镜装置 (DMD) ； 压电陶瓷显示器 ； 或者碳纳米管。 注意， 使用 EL 元件的显 示装置包括 EL 显示器 ； 使用电子发射器的显示装置包括场发射显示器 (FED)、 SED 类型平板 显示器 (SED ： 表面传导电子发射器显示器 ) 等 ； 使用液晶元件的显示装置包括液晶显示器、 透射液晶显示器、 半透射液晶显示器、 反射液晶显示器等 ； 且使用电子墨水的显示装置包括 电子纸。
     注意在本说明书中， 晶体管可以采用各种类型的晶体管而不限于特定类型。 因此， 例如可以采用包括以非晶硅或多晶硅为代表的非单晶半导体膜的薄膜晶体管 (TFT)。 因此， 这种晶体管可以在比使用单晶半导体膜的情形更低的温度下形成， 可以低成本地形成， 可 以形成于透光基板以及大尺寸基板上， 且可以透光。 此外， 可以使用这种晶体管来控制显示 元件中光的传输。此外， 可以使用半导体基板、 SOI 基板等形成晶体管。备选地， 可以采用 MOS 晶体管、 结晶体管、 双极晶体管等。因此， 可以形成具有小幅变化的晶体管、 具有高的电 流供给能力的晶体管以及小尺寸的晶体管， 使得通过使用这种晶体管可以形成具有低功耗 的电路。此外， 可以采用包括例如 ZnO、 a-InGaZnO、 SiGe 或 GaAs 的化合物半导体的晶体管， 通过减薄这种化合物半导体得到的薄膜晶体管等。 因此， 这种晶体管可以在低温下形成， 可 以在室温下形成， 且可以直接形成于例如塑料基板或膜基板的低耐热基板上。还可以采用 通过喷墨方法或印刷方法形成的晶体管等。 因此， 这种晶体管可以在室温下形成， 可以在低 真空下形成， 且可以使用大尺寸基板来形成。另外， 由于无需使用掩模 ( 分划板 ) 来形成这 种晶体管， 因此可以容易地改变晶体管的布局。 此外， 可以采用包括有机半导体或碳纳米管 的晶体管或者其他晶体管。因此， 可以使用可弯折的基板来形成晶体管。注意， 非单晶半导 体膜可包括氢或卤素。此外， 可以使用各种类型的基板形成晶体管。基板的类型不限于特 定类型。因此， 基板例如可以使用单晶基板、 SOI 基板、 玻璃基板、 石英基板、 塑料基板、 纸基 板、 玻璃纸基板、 石头基板、 不锈钢基板、 包括不锈钢薄片的基板等。此外， 可以使用一种基 板形成晶体管， 随后将该晶体管转移到另一种基板。该晶体管将被转移到的另一种基板可 以使用单晶基板、 SOI 基板、 玻璃基板、 石英基板、 塑料基板、 纸基板、 玻璃纸基板、 石头基板、 不锈钢基板、 包括不锈钢薄片的基板等。 通过使用这种基板， 可以形成具有出色性能的晶体 管或具有低功耗的晶体管， 或者可以形成具有该耐久性或高耐热性的装置。
     晶体管的结构可以是各种模式而不限于特定结构。例如， 可以使用具有两个或更 多个栅极的多个栅极结构。当使用多个栅极结构时， 由于提供了一种沟道区串联连接的结 构， 由此提供了一种多个晶体管串联连接的结构。 通过使用多个栅极结构， 可以减小截止电 流； 可以增大晶体管的耐压以改善可靠性 ； 或者即使在晶体管工作于饱和区时漏极 - 源极 电压波动， 但漏极 - 源极电流并不大幅波动， 使得可以获得平坦特性。此外， 可以使用其中 栅电极形成于沟道上方和下方的结构。通过使用栅电极形成于沟道上方和下方的结构， 沟 道区被扩大以增加流过沟道区的电流数量， 或者耗尽层可以容易形成以减小 S 值。当将栅 电极形成于沟道上方和下方时， 则提供了一种多个晶体管并联连接的结构。此外， 可以采用栅电极形成于沟道上方的结构、 栅电极形成于沟道下方的结构、 交 错结构、 反交错结构、 沟道区划分为多个区域的结构、 或者栅电极并联连接的结构。源电极 或漏电极可以与沟道 ( 或沟道的一部分 ) 交叠。通过使用源电极或漏电极可以与沟道 ( 或 沟道的一部分 ) 交叠的结构， 电荷累积在该沟道的一部分内的情形可得以防止， 其中这种 情形将导致不稳定的工作。 此外， 可以采用有 LDD 区的结构。 通过提供 LDD 区， 截止电流可以 减小 ； 晶体管的耐压可以增大以改善可靠性 ； 或者即使在晶体管工作于饱和区时漏极 - 源 极电压波动， 但漏极 - 源极电流并不大幅波动， 使得可以获得平坦特性。
     注意， 各种类型的晶体管可以用于本说明书中的晶体管且该晶体管可以使用各种 类型的基板形成。因此， 所有电路可以使用玻璃基板、 塑料基板、 单晶基板、 SOI 基板或任意 其他基板形成。当所有电路使用相同基板形成时， 部件数目可以减少且电路部件的连接数 目可以减少以改善可靠性。 备选地， 部分电路可以使用一种基板形成， 另一部分电路使用另 一种基板形成。也就是说， 不是所有电路都要求使用相同基板形成。例如， 部分电路可以使 用玻璃基板形成有晶体管， 另一部分电路可以使用单晶基板形成， 该 IC 芯片从而可以通过 COG( 玻璃上芯片 ) 连接到该玻璃基板。备选地， IC 芯片可以通过 TAB( 载带自动结合 ) 连 接到该玻璃基板， 或者连接到印刷电路板。 当部分电路按照这种方式使用相同基板形成时， 部件数目可以减少且电路部件的连接数目可以减少以改善可靠性。此外， 通过在另一基板 上形成具有高驱动电压的部分或者具有高驱动频率的部分， 可以防止功耗的增大。 另外注意， 在本说明书中一个像素对应于亮度可以受到控制的一个元件。因此， 例如， 一个像素对应于一个彩色元件且亮度使用该一个彩色元件来表达。因此， 对于具有 R( 红 )、 G( 绿 ) 和 B( 蓝 ) 彩色元件的彩色显示装置的情形， 图像的最小单元是由 R 像素、 G 像素和 B 像素的三个像素形成的。注意， 彩色元件不限于三种颜色， 可以使用多于三种颜 色的彩色元件或者可以添加除了 RGB 之外的颜色。例如， 通过添加白色， 可以使用 RGBW(W 对应于白色 )。此外， 可以使用 RGB 加上黄色、 青色、 洋红色、 鲜绿色 (emerald green)、 朱红 色等的一种或多种颜色。例如， 可以使用 R、 G、 B1 和 B2。尽管 B1 和 B2 是蓝色， 但是具有略 微不同的频率。通过使用这种彩色元件， 可以执行更接近真实物体的显示或者可以减小功 耗。备选地， 另一个示例为， 对于通过使用多个区域控制一个彩色元件的亮度的情形， 一个 区域对应于一个像素。因此， 例如， 对于执行面积灰阶显示的情形， 在各个彩色元件中提供 控制亮度的多个区域且使用全部区域来表达灰阶。这种情况下， 控制亮度的一个区域对应 于一个像素。因此在这种情况下， 一个彩色元件包括多个像素。此外， 在这种情况下， 对显 示有贡献的区域可具有视像素而定的不同面积大小。此外， 在控制各个彩色元件的亮度的 多个区域中， 即， 在形成一个彩色元件的多个像素中， 加到多个这些像素的信号可以略微变 化， 使得视角可以加宽。注意， 描述 “一个像素 ( 用于三种颜色 )” 对应于 R、 G 和 B 三个像 素视为一个像素的情形。同时， 描述 “一个像素 ( 用于一种颜色 )” 对应于多个像素提供于 各个彩色元件内且整体地视为一个像素的情形。
     另外注意， 在本说明书中， 像素可提供 ( 排列 ) 成矩阵。这里， 描述 “像素提供 ( 排 列 ) 成矩阵” 包括像素排列成直线的情形和像素沿纵向或横向排列成锯齿形线的情形。因 此， 对于使用三种彩色元件 ( 例如， RGB) 执行全色显示的情形， 则包括下述情形 ： 像素排列 成条的情形以及三种颜色元件的点排列成所谓的三角形图案 (deltapattern) 的情形。此 外， 还包括三种颜色元件的点提供成 Bayer 布置的情形。注意， 彩色源极不限于三种颜色，
     可以使用多于三种颜色的彩色元件。这样的例子为 RGBW(W 对应于白色 ) ； RGB 加上黄色、 青 色、 洋红色等的一种或多种等等。此外， 各个彩色元件点之间的显示区域的尺寸可以不同。 因此可以减小功耗且可以延长发光元件的寿命。
     注意， 晶体管是一种具有至少栅极、 漏极和源极三个端子的元件。 该晶体管具有介 于漏极区和源极区之间的沟道区， 且电流可以流过该漏极区、 沟道区和源极区。这里， 由于 晶体管的源极和漏极可以根据晶体管的结构、 工作条件等而变化， 因此难以定义哪个是源 极或漏极。因此， 在本说明书中， 起着源极和漏极功能的区域不能称为源极或漏极。例如在 这种情况下， 该源极和漏极之一可以称为第一端子， 另一个称为第二端子。另外注意， 晶体 管可以是一种具有至少基极、 发射极和集电极三个端子的元件。 同样在这种情况下， 发射极 和集电极之一可以类似地称为第一端子， 另一个端子可称为第二端子。
     栅极对应于所有或部分的栅电极和栅极布线 ( 也称为栅极线、 栅信号线等 )。 栅电 极对应于一导电膜， 该导电膜与形成沟道区、 LDD( 轻掺杂漏极 ) 区等的半导体膜交叠， 栅极 绝缘膜夹置于该导电膜和半导体膜之间。 栅极布线对应于用于将各个像素的栅电极相互连 接的布线或者是用于将栅电极连接到另一条布线的布线。
     然而， 存在既作为栅电极又作为栅极布线的部分。这种区域可以或者称为栅电极 或者称为栅极布线。也就是说， 存在栅电极和栅极布线无法明确地相互区分的区域。例如， 对于沟道区交叠延伸的栅极布线的情形， 该交叠区域既作为栅极布线又作为栅电极。 因此， 这种区域可以或者称为栅电极或者称为栅极布线。 此外， 由与栅电极相同的材料形成且连接到该栅电极的区域也可以称为栅电极。 类似地， 由与栅极布线相同的材料形成且连接到该栅极布线的区域也可以称为栅极布线。 严格意义上说， 在某些情形下这种区域并不交叠沟道区， 或者并不具有将栅电极连接到另 一个栅电极的功能。 然而， 由于在制造时提供余量， 存在由与栅电极或栅极布线相同的材料 形成且连接到该栅电极或该栅极布线的区域。因此， 这种区域也可以或者称为栅电极或者 称为栅极布线。
     在多个栅极的晶体管中， 例如， 一个晶体管的栅电极经常通过使用由与该栅电极 相同的材料形成的导电膜而连接到另一个晶体管的栅电极。 由于这种区域是用于将该栅电 极连接到另一个栅电极的区域， 该区域可以称为栅极布线， 且该区域也可以称为栅电极， 因 为多个栅极的晶体管也可以视为一个晶体管。也就是说， 由与栅电极或栅极布线相同的材 料形成且连接到该栅电极或栅极布线的区域可以或者称为栅电极或者称为栅极布线。此 外， 例如， 连接栅电极和栅极布线的导电膜的一部分也可以或者称为栅电极或者称为栅极 布线。
     注意， 栅电极对应于栅极区或栅电极的一部分， 或者电连接到该栅电极的区域的 一部分或全部。
     另外注意， 源极对应于源极区、 源电极和源极布线 ( 也称为源极线、 源极信号线 等 ) 的全部或者一部分。源极区对应于包含大量 p 型杂质 ( 例如， 硼或镓 ) 或 n 型杂质 ( 例 如， 磷或砷 ) 的半导体区域。因此， 包含少量 p 型杂质或 n 型杂质的区域， 即， LDD( 轻掺杂 漏极 ) 区不包括在源极区内。源电极为由与源极区不同的材料形成且电连接到该源极区的 导电层的一部分。然而， 存在源电极和源极区统称为源电极的情形。源极布线是用于将各 个像素的源电极彼此相连的布线或者是用于将源电极连接到另一条布线的布线。
     然而， 存在既作为源电极又作为源极布线的部分。这种区域可以或者称为源电极 或者称为源极布线。也就是说， 存在源电极和源极布线无法明确地相互区分的区域。例如， 对于源极区交叠延伸的源极布线的情形， 该交叠区域既作为源极布线又作为源电极。 因此， 这种区域可以或者称为源电极或者称为源极布线。
     此外， 由与源电极相同的材料形成且连接到该源电极的区域或者用于将源电极连 接到另一个源电极的部分， 也可以称为源电极。 与源极区交叠的部分也可以称为源电极。 类 似地， 由与源极布线相同的材料形成且连接到该源极布线的区域也可以称为源极布线。严 格意义上说， 在某些情形下这种区域并不具有将源电极连接到另一个源电极的功能。 然而， 由于在制造时提供余量， 存在由与源电极或源极布线相同的材料形成且连接到该源电极或 该源极布线的区域。因此， 这种区域也可以或者称为源电极或者称为源极布线。
     此外， 例如， 连接源电极和源极布线的导电膜的一部分可以或者称为源电极或者 称为源极布线。
     注意， 源极端子对应于源极区或源电极的一部分， 或者电连接到该源电极的区域 的一部分或全部。
     另外注意， 上述亦适用于漏极。
     在本说明书中， 半导体装置对应于具有包括半导体元件 ( 例如， 晶体管或二极管 ) 的电路的装置。该半导体装置还可包括所有通过利用半导体特性起作用的装置。此外， 显 示装置对应于具有显示元件 ( 例如， 液晶元件或发光元件 ) 的装置。注意， 该显示装置还 可对应于显示面板本身， 其中包括例如液晶元件或 EL 元件的显示元件的多个像素形成于 与用于驱动像素的外围驱动器电路相同的基板上。此外， 该显示装置还可包括通过引线键 合或凸点键合提供于基板上的外围驱动器电路， 即， 通过玻璃上芯片 (COG) 等连接的 IC 芯 片。此外， 该显示装置还可包括贴附有 IC、 电阻器、 电容器、 电感器、 晶体管等的柔性印刷电 路 (FPC) 或印刷布线板 (PWB)。该显示装置还可包括例如偏振片或延迟片的光学片。此外， 该显示装置可包括背光单元 ( 该背光单元可包括导光板、 棱镜片、 漫射片、 反射片或者光源 ( 例如， LED 或冷阴极管 ))。此外， 发光装置对应于具有自发光显示元件特别是例如 EL 元 件或者用于 FED 的元件的显示装置。液晶显示装置对应于具有液晶元件的显示装置。
     在本说明书中， 描述物体与另一个物体的关系为 “形成于 ... 上” 或 “形成于 ... 上 方” 并不一定指该物体形成为直接接触该另一个物体。该描述包括两个物体不直接接触的 情形， 即， 两个物体之间夹置有其他物体的情形。因此， 例如， 当描述成层 B 形成于层 A 上 ( 或上方 ) 时， 这包括层 B 形成为直接接触层 A 的情形， 以及另一层 ( 例如， 层 C 或层 D) 形 成为直接接触层 A 且层 B 形成为直接接触层 C 或 D 的情形。类似地， 当描述成一个物体形 成于另一个物体上方时， 并不一定指该物体直接接触另一个物体， 其间可夹置有其他物体。 因此， 例如， 当描述成层 B 形成于层 A 上方时， 这包括层 B 形成为直接接触层 A 的情形， 以及 另一层 ( 例如， 层 C 或层 D) 形成为直接接触层 A 且层 B 形成为直接接触层 C 或 D 的情形。 类似地， 当描述成一个物体形成于另一个物体下或下方时， 这包括这些物体直接相互接触 的情形以及这些物体不直接接触的情形。
     通过使用本发明， 晶体管特性的恶化可以得到抑制。 因此， 可以防止由于晶体管特 性恶化所致的移位寄存器失灵。此外， 可以抑制由移位寄存器失灵所致的液晶显示装置的 显示缺陷。附图说明
     附图中 ： 图 1 说明实施例模式 1 ； 图 2 说明实施例模式 1 ； 图 3A 至 3E 说明实施例模式 1 ； 图 4 说明实施例模式 1 ； 图 5 说明实施例模式 1 ； 图 6 说明实施例模式 1 ； 图 7 说明实施例模式 1 ； 图 8 说明实施例模式 1 ； 图 9 说明实施例模式 1 ； 图 10 说明实施例模式 1 ； 图 11 说明实施例模式 1 ； 图 12 说明实施例模式 1 ； 图 13 说明实施例模式 2 ； 图 14 说明实施例模式 2 ； 图 15 说明实施例模式 2 ； 图 16 说明实施例模式 2 ； 图 17 说明实施例模式 2 ； 图 18 说明实施例模式 2 ； 图 19 说明实施例模式 3 ； 图 20 说明实施例模式 3 ； 图 21 说明实施例模式 3 ； 图 22 说明实施例模式 3 ； 图 23 说明实施例模式 4 ； 图 24 说明实施例模式 4 ； 图 25 说明实施例模式 4 ； 图 26 说明实施例模式 4 ； 图 27 说明实施例模式 5 ； 图 28 说明实施例模式 5 ； 图 29A 至 29E 说明实施例模式 5 ； 图 30 说明实施例模式 5 ； 图 31 说明实施例模式 5 ； 图 32 说明实施例模式 6 ； 图 33 说明实施例模式 6 ； 图 34 说明实施例模式 6 ； 图 35 说明实施例模式 6 ； 图 36 说明实施例模式 7 ；图 37 说明实施例模式 7 ； 图 38 说明实施例模式 7 ； 图 39 说明实施例模式 7 ； 图 40 说明实施例模式 8 ； 图 41 说明实施例模式 8 ； 图 42 说明实施例模式 8 ； 图 43 说明实施例模式 8 ； 图 44 说明实施例模式 1 ； 图 45 说明实施例模式 1 ； 图 46A 和 46B 说明实施例模式 9 ； 图 47A 至 47C 说明实施例模式 9 ； 图 48A 和 48B 说明实施例模式 9 ； 图 49A 至 49C 说明实施例模式 9 ； 图 50A 至 50C 说明实施例模式 9 ； 图 51A 和 51B 说明实施例模式 9 ； 图 52A 和 52B 说明实施例模式 9 ； 图 53A 和 53B 说明实施例模式 9 ； 图 54A 和 54B 说明实施例模式 9 ； 图 55A 和 55B 说明实施例模式 9 ； 图 56 说明实施例模式 11 ； 图 57 说明实施例模式 11 ； 图 58 说明实施例模式 11 ； 图 59 说明实施例模式 11 ； 图 60 说明实施例模式 11 ； 图 61A 至 61C 说明实施例模式 12 ； 图 62A 和 62B 说明实施例模式 12 ； 图 63A 至 63C 说明实施例模式 13 ； 图 64A 至 64C 说明实施例模式 12 ； 图 65A 和 65B 说明实施例模式 10 ； 图 66 说明实施例模式 10 ； 图 67 说明实施例模式 10 ； 图 68 说明实施例模式 10 ； 图 69A 和 69B 说明实施例模式 10 ； 图 70A 和 70B 说明实施例模式 10 ； 图 71A 和 71B 说明实施例模式 10 ； 图 72A 至 72E 说明实施例模式 10 ； 图 73 说明实施例模式 10 ； 图 74 说明实施例模式 10 ； 图 75A 和 75B 说明实施例模式 14 ；图 76A 和 75B 说明实施例模式 14 ；
     图 77A 至 77C 说明实施例模式 14 ；
     图 78 说明实施例模式 14 ；
     图 79A 和 79B 说明实施例模式 14 ；
     图 80A 和 80B 说明实施例模式 14 ；
     图 81A 和 81B 说明实施例模式 14 ；
     图 82A 和 82B 说明实施例模式 14 ；
     图 83A 和 83B 说明实施例模式 14 ；
     图 84A 和 84B 说明实施例模式 14 ；
     图 85A 至 85G 说明实施例模式 15 ；
     图 86A 至 86C 说明实施例模式 17 ；
     图 87 说明实施例模式 18 ；
     图 88 说明实施例模式 18 ；
     图 89 说明实施例模式 18 ；
     图 90A 和 90B 说明实施例模式 19 ；
     图 91 说明实施例模式 20 ；
     图 92 说明实施例模式 1 ；
     图 93A 至 93H 说明实施例模式 22 ；
     图 94A 和 94B 说明实施例模式 23 ；
     图 95 说明实施例模式 23 ；
     图 96A 和 96B 说明实施例模式 23 ；
     图 97 说明实施例模式 23 ；
     图 98 说明实施例模式 23 ；
     图 99 说明实施例模式 23 ；
     图 100A 和 100B 说明实施例模式 14 ；
     图 101A 和 101B 说明实施例模式 14 ；
     图 102A 至 102C 说明实施例模式 17 ；
     图 103 说明实施例模式 21 ；
     图 104 说明实施例模式 16 ； 以及
     图 105A 至 105E 说明实施例模式 16。
     发明详述
     下面将参考附图通过实施例模式来描述本发明。然而， 本发明可以通过各种不同 方式来实施， 且本领域技术人员容易理解， 各种改变和修改是可能的。 除非这些改变和修改 背离本发明的精神和范围， 否则应理解成被本发明的精神和范围所涵盖。 因此， 本发明不应 理解为限于对实施例模式的描述。
     [ 实施例模式 1]
     在本实施例模式中， 参考图示描述本发明的显示装置的移位寄存器的基本结构。 图 1 示出了一级 ( 例如， 第一级 ) 触发器， 该触发器为包含在移位寄存器中的多个触发器之 一。图 1 所示触发器包括第一晶体管 101、 第二晶体管 102、 第三晶体管 103 和第四晶体管104。注意， 该触发器连接到第一布线 111、 第二布线 112、 第三布线 113、 第四布线 114、 第 五布线 115 和第六布线 116。在本实施例模式中， 第一晶体管 101、 第二晶体管 102、 第三晶 体管 103 和第四晶体管 104 均为 N 沟道晶体管， 且在栅极 - 源极电压 (Vgs) 超过阈值电压 (Vth) 时导通。注意， 第一布线 111 和第二布线 112 可以分别称为第一电源线和第二电源 线。此外， 第三布线 113 和第四布线 114 可以分别称为第一信号线和第二信号线。
     第一晶体管 101 的第一端子 ( 源极端子和漏极端子之一 ) 连接到第一布线 111 ； 第 一晶体管 101 的第二端子 ( 源极电子和漏极端子的另一个 ) 连接到第二晶体管 102 的栅极 端子 ； 且第一晶体管 101 的栅极端子连接到第五布线 115。第三晶体管 103 的第一端子连 接到第二布线 112 ； 第三晶体管 103 的第二端子连接到第二晶体管 102 的栅极端子 ； 且第三 晶体管 103 的栅极端子连接到第四布线 114。第二晶体管 102 的第一端子连接到第六布线 116， 且第二晶体管 102 的第二端子连接到第三布线 113。第四晶体管 104 的第一端子连接 到第六布线 116 ； 第四晶体管 104 的第二端子连接到第二布线 112 ； 且第四晶体管 104 的栅 极端子连接到第四布线 114。注意， 第一晶体管 101 的第二端子、 第二晶体管 102 的栅极端 子和第三晶体管 103 的第一端子的连接点使用节点 121 表示。
     注意， 第三晶体管 103 的第二端子和第四晶体管 104 的第二端子不一定连接到第 二布线 112， 而可以连接到不同布线。此外， 第三晶体管 103 的栅极端子和第四晶体管 104 的栅极端子不一定连接到第四布线 114， 而可以连接到不同布线。
     接下来， 将参考图 2 所示时序图以及图 3A 至 3E 来描述图 1 所示的触发器的操作。 注意， 描述图 2 中的设置周期、 选择周期和不选择周期。另外注意， 该不选择周期划分为第 一不选择周期、 第二不选择周期和第三不选择周期， 且该第一不选择周期、 第二不选择周期 和第三不选择周期顺序重复。
     注意， 电势 V1 施加到第一布线 111， 电势 V2 施加到第二布线 112。另外注意， 满足 V1 ＞ V2。
     另外注意， 电势 V1 不一定施加到第一布线 111。另外的电势可以施加到第一布线 111， 或者数字信号或模拟信号可以输入到第一布线 111。此外， 电势 V2 不一定施加到第二 布线 112。另外的电势可以施加到第二布线 112， 或者数字信号或模拟信号可以输入到第二 布线 112。
     注意， 信号输入到第三布线 113、 第四布线 114 和第五布线 115 的每一个。输入到 第三布线 113 的信号为第一时钟信号 ； 输入到第四布线 114 的信号为第二时钟信号 ； 输入 到第五布线 115 的信号为开始信号。此外， 输入到第三布线 113、 第四布线 114 和第五布线 115 的每一个的信号为数字信号， 其中高电平 (H-level) 信号的电势处于 V1( 下文中也称为 高电平 ) 且低电平 (L-level) 信号的电势处于 V2( 下文中也称为低电平 )。
     另外注意， 第一时钟信号不一定输入到第三布线 113。 另外的信号可以输入到第三 布线 113， 或者固定电势或电流可以输入到第三布线 113。此外， 第二时钟信号不一定输入 到第四布线 114。另外的信号可以输入到第四布线 114， 或者固定电势或电流可以输入到第 四布线 114。另外， 开始信号不一定输入到第五布线 115。另外的信号可以输入到第五布线 115， 或者固定电势或电流可以输入到第五布线 115。
     另外， 输入到第三布线 113、 第四布线 114 和第五布线 115 的每一个的信号的高电 平信号的电势不限于 V1， 且其低电平信号的电势不限于 V2。这些电势没有具体限制， 只要该高电平信号的电势高于该低电平信号的电势即可。
     注意， 信号从第六布线 116 输出。从第六布线 116 输出的信号为该触发器的输出 信号， 且也是下一级触发器的开始信号。此外， 从第六布线 116 输出的信号输入到下一级触 发器的第五布线 115。另外， 从第六布线 116 输出的信号为数字信号， 其中高电平信号的电 势处于 V1( 下文中也称为高电平 ) 且低电平信号的电势处于 V2( 下文中也称为低电平 )。
     在图 2 中， 信号 213 为输入到第三布线 113 的信号 ； 信号 214 为输入到第四布线 114 的信号 ； 信号 215 为输入到第五布线 115 的信号 ； 且信号 216 为从第六布线 116 输出的 信号。此外， 电势 221 为图 1 中节点 121 的电势。
     首先， 在图 2 和图 3A 周期 A 所示的设置周期中， 信号 213 处于低电平， 信号 214 进 入低电平， 且信号 215 处于高电平。因此， 第三晶体管 103 和第四晶体管 104 截止， 且第一 晶体管 101 导通。此时， 第一晶体管 101 的第二端子对应于源极端子， 且节点 121 的电势 ( 电势 221) 变为 V1-Vth101， 因为该电势变为通过将第五布线 115 的电势减去第一晶体管 101 阈值电压 (Vth101) 而得到的值。因此， 第二晶体管 102 导通且第六布线 116 的电势变 为 V2， 因为该电势变为等于第三布线 113 的电势。按照这种方式， 在设置周期内， 从第六布 线 116 输出低电平且保持该触发器内第二晶体管 102 导通。 在图 2 和图 3B 周期 B 所示的选择周期中， 信号 213 变为高电平， 信号 214 保持在低 电平， 且信号 215 变为低电平。因此， 第三晶体管 103 和第四晶体管 104 保持截止且第一晶 体管 101 截止。 此时， 第二晶体管 102 的第二端子对应于源极端子且第六布线 116 的电势开 始上升。 由于节点 121 处于浮置状态， 通过第二晶体管 102 的栅极端子和第二端子之间寄生 电容的电容性耦合， 节点 121 的电势 ( 电势 221) 随第六布线 116 的电势同时上升 ( 也称为 自举操作 )。 因此， 第二晶体管 102 的栅极 - 源极电压 Vgs 变为 Vth102+α(Vth102 对应于第 二晶体管 102 的阈值电压且 α 对应于特定正数 )， 且第六布线 116 的电势变为高电平 (V1)。 按照这种方式， 在选择周期中， 通过将该触发器中节点 121 的电势设置为 V1+Vth102+α， 则 可以从第六布线 116 输出高电平。
     在图 2 和图 3C 周期 C 所示的第一不选择周期中， 信号 213 进入低电平， 信号 214 进入高电平， 且信号 215 保持在低电平。因此， 第三晶体管 103 和第四晶体管 104 导通且第 一晶体管 101 保持截止。节点 121 和第六布线 116 进入低电平， 因为第二布线 112 的电势 分别通过第三晶体管 103 和第四晶体管 104 而施加到节点 121 和第六布线 116。
     在图 2 和图 3D 周期 D 所示的第二不选择周期中， 信号 213 保持在低电平， 信号 214 进入低电平， 且信号 215 保持在低电平。因此， 第三晶体管 103 和第四晶体管 104 截止且第 一晶体管 101 保持截止。因此， 节点 121 和第六布线 116 保持在低电平。
     在图 2 和图 3E 周期 E 所示的第三不选择周期中， 信号 213 进入高电平， 且信号 214 和信号 215 保持在低电平。因此， 第一晶体管 101、 第三晶体管 103 和第四晶体管 104 保持 截止。因此， 节点 121 和第六布线 116 保持在低电平。
     如前所述， 由于第三晶体管 103 和第四晶体管 104 仅在图 1 中的触发器的第一不 选择周期内导通， 第三晶体管 103 和第四晶体管 104 的特性恶化 ( 阈值电压漂移 ) 可以得 到抑制。注意， 在图 1 的触发器中， 由于第一晶体管 101 仅在设置周期内导通且第二晶体管 102 仅在设置周期和选择周期内导通， 第一晶体管 101 和第二晶体管 102 的特性恶化也可以 得到抑制。
     此外， 在图 1 的触发器中， 在该不选择周期的第一不选择周期中， V2 施加到节点 121 和第六布线 116 的每一个。因此可以抑制该触发器的失灵。这是因为 V2 在该不选择 周期内 ( 在第一不选择周期内 ) 按规则的时间间隔施加到节点 121 和第六布线 116 的每一 个， 因此节点 121 和第六布线 116 的电势可以稳定在 V2。
     注意， 在图 1 的触发器中， 第一晶体管 101、 第二晶体管 102、 第三晶体管 103 和第 四晶体管 104 都是 N 沟道晶体管。因此在图 1 的触发器中， 由于非晶硅可以用于各个晶体 管的半导体层， 制造工艺可以简化， 且因此制造成本可以降低且生产率可以提高。此外， 还 可以制造例如大尺寸显示面板的半导体装置。另外， 即使当多晶硅或者单晶硅用于各个晶 体管的半导体层时， 该制造工艺仍可以简化。
     此外， 由于即使当其中特性容易恶化 ( 阈值电压容易漂移 ) 的非晶硅用于图 1 中 触发器内的各个晶体管的半导体层时， 各个晶体管的特性恶化可以得到抑制， 因此可以制 造例如长寿命显示面板的半导体装置。
     这里描述第一晶体管 101、 第二晶体管 102、 第三晶体管 103 和第四晶体管 104 的 功能。第一晶体管 101 具有选择用于施加第一布线 111 的电势的时序的功能， 并作为输入 晶体管。第二晶体管 102 具有选择用于施加第三布线 113 的电势到第六布线 116 的时序和 通过自举操作提升节点 121 电势的功能， 并作为自举晶体管。第三晶体管 103 具有选择用 于施加第二布线 112 的电势到节点 121 的时序的功能， 并作为开关晶体管。 第四晶体管 104 具有施加第二布线 112 的电势到第六布线 116 的功能， 并作为开关晶体管。
     注意， 晶体管的布置、 数目等不限于图 1 的情形， 只要与图 1 类似的操作得以执行 即可。从示出了图 1 中触发器操作的图 3A 至 3E 显而易见的是， 在本实施例模式中， 仅需要 在设置周期、 选择周期、 第一不选择周期、 第二不选择周期和第三不选择周期中具有电连续 性， 如图 3A 至 3E 的每一个中的实线所示。因此， 可以附加地提供晶体管、 其他元件 ( 例如， 电阻器或电容器 )、 二极管、 开关、 任何逻辑电路等， 只要采用这样的结构即可， 即， 其中晶体 管等被提供以满足上述条件且该结构可以操作。
     例如， 如图 4 所示， 电容器 401 可以在图 1 所示第二晶体管 102 的栅极端子和第二 端子之间。通过提供电容器 401， 可以更加稳定地执行选择周期内的自举操作。此外， 由于 第二晶体管 102 的栅极端子和第二端子之间的寄生电容可以减小， 因此各个晶体管可以高 速地开关。注意， 在电容器 401 中， 栅极绝缘膜可以用作绝缘层， 且栅电极层和布线层可以 用作导电层 ； 栅极绝缘膜可以用作绝缘层， 且栅电极层和添加有杂质的半导体层可以用作 导电层 ； 或者层间膜 ( 绝缘膜 ) 可以用作绝缘层， 且布线层和透明电极层可以用作导电层。 注意， 与图 1 相同的部分使用相同的标号表示， 并省略了对其的描述。
     也可以在图 5 中的触发器执行与图 1 相似的操作。如图 5 所示， 图 1 所示的第一 晶体管 101 可以连接成二极管。第一晶体管 101 连接成二极管， 从而第一布线 111 是不需 要的。因此， 可以从该结构排除一条布线和一个电源电势 (V1)。注意， 与图 1 相同的部分使 用相同的标号表示， 并省略了对其的描述。
     接下来， 参考图 6 描述包括本实施例模式的触发器的移位寄存器。
     该移位寄存器包括第一布线 611、 第二布线 612、 第三布线 613、 第四布线 614、 第五 布线 615、 第六布线 616、 布线 622_1 至 622_n、 以及 n 级触发器 601_1 至 601_n。第 1+3N 级 (N 对应于 0 或正数 ) 的触发器 601 连接到第一布线 611、 第二布线 612、 第三布线 613 和第四布线 614。第 2+3N 级触发器 601 连接到第一布线 611、 第二布线 612、 第四布线 614 和第 五布线 615。第 3+3N 级触发器 601 连接到第一布线 611、 第二布线 612、 第五布线 615 和第 三布线 613。此外， 作为第 i 级触发器 601_i( 触发器 601_1 至 601_n 中的任何一个 ) 的触 发器 601_2 至触发器 601_n-1 连接到第 i-1 级触发器 601_i-1 和第 i+1 级触发器 601_i+1， 且第 i 级触发器 601_i 和第 i+1 级触发器 601_i+1 的连接点连接到布线 622_i( 布线 622_1 至 622_n 的任何一个 )。注意， 第一级触发器 601_1 连接到第六布线 616 和第二级触发器 601_2， 且第一级触发器 601_1 和第二级触发器 601_2 连接到布线 622_1。另外注意， 第n级 触发器 601_n 连接到第 n-1 级触发器 601_n-1 以及布线 622_n。
     注意， 在第 1+3N 级触发器 601 中， 第一布线 611、 第二布线 612、 第三布线 613 和第 四布线 614 分别连接到图 1 的第一布线 111、 第二布线 112、 第三布线 113 和第四布线 114。 在第 2+3N 级触发器 601 中， 第一布线 611、 第二布线 612、 第四布线 614 和第五布线 615 分 别连接到图 1 的第一布线 111、 第二布线 112、 第三布线 113 和第四布线 114。在第 3+3N 级 触发器 601 中， 第一布线 611、 第二布线 612、 第五布线 615 和第三布线 613 分别连接到图 1 的第一布线 111、 第二布线 112、 第三布线 113 和第四布线 114。此外， 例如， 在第 i 级触发 器 601_i 中， 触发器 601_2 至触发器 601_n-1 的每一个的图 1 所示第五布线 115 和第六布 线 116 分别连接到第 i-1 级触发器 601_i-1 的图 1 所示的第六布线 116 和第 i+1 级触发器 601_i+1 的图 1 所示的第五布线 115。另外注意， 第一级触发器 601_1 的图 1 所示的第五布 线 115 和第六布线 116 分别连接到图 6 所示的第六布线 616 和第二级触发器 601_2 的图 1 所示的第五布线 115。另外注意， 第 n 级触发器 601_n 的图 1 所示的第五布线 115 和第六布 线 116 分别连接到第 n-1 级触发器 601_n-1 的图 1 所示的第六布线 116 和图 6 所示的布线 622_n。
     接下来， 图 92 示出了图 6 所示的移位寄存器的俯视平面图的一个模式。注意， 图 92 所示的移位寄存器为使用图 1 中的触发器的情形下的移位寄存器， 且第 n 级触发器 601_ n 和第 n+1 级触发器 601_n+1 示于图 92。图 92 中的移位寄存器包含的各个触发器包括第 一晶体管 101、 第二晶体管 102、 第三晶体管 103 和第四晶体管 104。此外， 图 92 中的移位寄 存器包含的触发器连接到第一布线 611、 第二布线 612、 第四布线 614 和第五布线 615。注 意， 第一晶体管 101、 第二晶体管 102、 第三晶体管 103 和第四晶体管 104 的每一个为反交错 晶体管， 且描述成沟道蚀刻型晶体管。另外注意， 第一晶体管 101、 第二晶体管 102、 第三晶 体管 103 和第四晶体管 104 的每一个可以是沟道保护型。备选地， 第一晶体管 101、 第二晶 体管 102、 第三晶体管 103 和第四晶体管 104 的每一个可以是顶栅晶体管。
     此外， 图 92 所示移位寄存器的布局图包括第一导电膜 9201、 半导体层 9202、 触点 9203 和第二导电膜 9204。注意， 第一导电膜 9201 作为栅电极。半导体层 9202 为不包含杂 质的本征非晶半导体膜。触点 9203 电连接该第一导电膜 9201 和第二导电膜 9204。
     在图 92 的移位寄存器中， 第一布线 611 的布线宽度可以制成小于第三布线 613 的 布线宽度、 第四布线 614 的布线宽度和第五布线 615 的布线宽度。这是因为， 流经第一布线 611 的电流数量小于流经第三布线 613、 第四布线 614 和第五布线 615 的电流数量， 从而该 移位寄存器的操作几乎不受到负面影响， 即使当第一布线 611 的布线宽度更小时。类似地， 在图 92 的移位寄存器中， 第二布线 612 的布线宽度可以制成小于第三布线 613 的布线宽 度、 第四布线 614 的布线宽度和第五布线 615 的布线宽度。注意， 由于流经第二布线 612 的电流数量小于流经第一布线 611 的电流数量， 优选地该第二布线 612 的布线宽度大于该第 一布线 611 的布线宽度。因此在图 92 的移位寄存器中， 将一级的触发器的节距制成小的。 此外， 在图 92 的移位寄存器中， 可以有效地提供各个晶体管。另外， 在图 92 的移位寄存器 中， 各个晶体管的沟道宽度可以制成大的。
     此外， 在图 92 的移位寄存器中， 通过将第二晶体管 102 的沟道宽度制成大的， 可以 容易地执行自举操作。这是因为， 当第二晶体管 102 的沟道宽度大时， 第二晶体管 102 的栅 极端子和第二端子之间的寄生电容变大。另外， 在图 92 的移位寄存器中， 通过将第二晶体 管 102 的沟道宽度制成大的， 可以获得高驱动能力。这是因为， 当第二晶体管 102 的沟道宽 度大时， 第二晶体管 102 的电流供给能力变高。注意， 如上所述， 在图 92 的移位寄存器中， 通过将第一布线 611 和第二布线 612 的布线宽度制成小的， 可以增大各个晶体管可被提供 的面积。这种情况下， 在图 92 的移位寄存器中， 通过择优地将第二晶体管 102 的沟道宽度 制成大的， 可以获得更高的驱动能力。因此， 优选地第二晶体管 102 的沟道宽度制成大于第 一晶体管 101 的沟道宽度、 第三晶体管 103 的沟道宽度和第四晶体管 104 的沟道宽度。
     另外， 在图 92 的移位寄存器中， 通过将第二晶体管 102 的沟道形成为 U 形， 可以将 第二晶体管 102 的沟道宽度制成大的。
     图 92 所示布局图的特性也可以应用于其他移位寄存器。
     接下来， 参考图 7 所示时序图描述图 6 所示移位寄存器的操作。
     注意， 电势 V1 施加到第一布线 611 和电势 V2 施加到第二布线 612。另外注意， 满 足 V1 ＞ V2。
     另外注意， 电势 V1 不一定施加到第一布线 611。另外的电势可以施加到第一布线 611， 或者数字信号或模拟信号可以输入到第一布线 611。此外， 电势 V2 不一定施加到第二 布线 612。另外的电势可以施加到第二布线 612， 或者数字信号或模拟信号可以输入到第二 布线 612。
     注意， 信号输入到第三布线 613、 第四布线 614、 第五布线 615 和第六布线 616 的每 一个。 输入到第三布线 613、 第四布线 614 和第五布线 615 的信号为具有三个相位的时钟信 号， 这些相位偏移 120 度。输入到第六布线 616 的信号为开始信号。此外， 输入到第三布线 613、 第四布线 614、 第五布线 615 和第六布线 616 信号的每一个的信号为数字信号， 其中高 电平信号的电势处于 V1 且低电平信号的电势处于 V2。
     另外注意， 具有被偏移了 120 度的三个相位的这些时钟信号不一定输入到第三布 线 613、 第四布线 614 和第五布线 615。另外的信号可以输入到第三布线 613、 第四布线 614 和第五布线 615 的每一个， 或者固定电势或电流可以输入到第三布线 613、 第四布线 614 和 第五布线 615 的每一个。此外， 开始信号不一定输入到第六布线 616。另外的信号可以输入 到第六布线 616， 或者固定电势或电流可以输入到第六布线 616。
     另外， 输入到第三布线 613、 第四布线 614、 第五布线 615 和第六布线 616 的每一个 的信号的高电平信号的电势不限于 V1， 且其低电平信号的电势不限于 V2。这些电势没有具 体限制， 只要该高电平信号的电势高于该低电平信号的电势即可。
     注意， 信号从布线 622 输出。例如， 从布线 622_i(i 对应于给定正数 ) 输出的信号 为第 i 级触发器 601_i 的输出信号， 且也是第 i+1 级触发器 601_i+1 的输入信号。
     在图 7 中， 信号 716 为输入到第六布线 616 的信号。此外， 信号 722_1、 信号 722_i、 信号 722_i+1 和信号 722_n 分别为从第一级的布线 622、 第 i 级的布线 622、 第 i+1 级的 布线 622 以及第 n 级的布线 622 输出的信号 ( 布线 622 的电势 )。
     如图 7 所示， 例如， 当第 i 级触发器 601_i 进入选择周期时， 高电平信号 (722_i) 输出到第 i 行的布线 622_i。此时， 第 i+1 级触发器 601_i+1 进入设置周期且低电平信号输 出到布线 622_i+1。此后， 第 i 级触发器 601_i 进入第一不选择周期且低电平信号输出到 第 i 行的布线 622_i。此时， 第 i+1 级触发器 601_i+1 进入选择周期且高电平信号输出到布 线 622_i+1。此后， 第 i 级触发器 601_i 进入第二不选择周期， 且布线 622_i 进入浮置状态 同时保持在低电平。此时， 第 i+1 级触发器 601_i+1 进入第一不选择周期且低电平信号输 出到布线 622_i+1。此后， 第 i 级触发器 601_i 进入第三不选择周期， 且布线 622_i 保持在 浮置状态同时保持在低电平。此时， 第 i+1 级触发器 601_i+1 进入第二不选择周期， 且布线 622_i+1 进入浮置状态同时保持在低电平。此后， 在第 i 级触发器 601_i 中， 该第一不选择 周期、 第二不选择周期和第三不选择周期顺序重复， 直至下一个设置周期。 类似地， 在第 i+1 级触发器 601_i+1 中， 该第三不选择周期、 第一不选择周期和第二不选择周期顺序重复， 直 至下一个设置周期 ( 第 i 级触发器 601_i 的选择周期 )。
     如上所述， 由于三个相位的时钟信号可以用于图 6 的移位寄存器， 可以减少上升 沿或下降沿的数目且可以节省功率。此外， 由于连接到各个时钟信号线 ( 第三布线 613、 第 四布线 614 和第五布线 615 的每一个 ) 的触发器 601 的级数减少为在本实施例模式的各个 移位寄存器中使用单一相位的时钟信号的情形的三分之二， 因此各个时钟信号线的负载可 以减小。
     注意， 在图 6 的移位寄存器中， 各级触发器 601 的输出信号可通过缓冲器输出到各 级的布线 622。图 8 示出了这种结构。由于在图 8 的移位寄存器中各级触发器 601 通过缓 冲器 801 连接到各级的布线 622， 在操作时可以获得宽的余量。 这是因为即使当大的负载连 接到布线 622 且在布线 622 的信号中发生延迟或波形钝度 (waveformdullness) 时， 该移位 寄存器的操作不受负面影响。注意， 例如反相器、 NAND 或 NOR 的逻辑电路 ； 运算放大器等 ； 或者上述的组合的电路可以用作缓冲器 801。
     接下来， 参考图 9 描述包括本实施例模式的移位寄存器的显示装置。
     该显示装置包括信号线驱动器电路 901、 扫描线驱动器电路 902 和像素部 903。像 素部 903 包括从信号线驱动器电路 901 沿列方向延伸的多条信号线 S1 至 Sm、 从扫描线驱动 器电路 902 沿行方向延伸的多条扫描线 G1 至 Gn、 以及依据信号线 S1 至 Sm 和扫描线 G1 至 Gn 排列成矩阵的多个像素 904。此外， 各个像素 904 连接到信号线 Sj( 信号线 S1 至 Sm 的 任意一条 ) 和扫描线 Gi( 扫描线 G1 至 Gn 的任意一条 )。
     注意， 扫描线 G1 至 Gn 对应于图 6 和 8 中的布线 622_1 至 622_n。
     注意， 布线或电极形成为具有选自铝 (Al)、 钽 (Ta)、 钛 (Ti)、 钼 (Mo)、 钨 (W)、 钕 (Nd)、 铬 (Cr)、 镍 (Ni)、 铂 (Pt)、 金 (Au)、 银 (Ag)、 铜 (Cu)、 镁 (Mg)、 钪 (Sc)、 钴 (Co)、 锌 (Zn)、 铌 (Nb)、 硅 (Si)、 磷 (P)、 硼 (B)、 砷 (As)、 镓 (Ga)、 铟 (In)、 锡 (Sn) 和氧 (O) 的组的 一种元素或多种元素 ； 或者包括选自上述组的一种或多种元素为成分的化合物或合金材料 ( 例如， 氧化铟锡 (ITO)、 氧化铟锌 (IZO)、 添加有氧化硅的氧化铟锡 (ITSO)、 氧化锌 (ZnO)、 铝 - 钕 (Al-Nd)、 或者镁 - 银 (Mg-Ag)) ； 组合了这些化合物的物质等。备选地， 该布线或电 极形成为具有硅和上述材料的任何一种的化合物 ( 硅化物 )( 例如， 硅化铝、 硅化钼或硅化镍 ) 或者氮和上述材料的任何一种的组合物 ( 例如， 氮化钛、 氮化钽或氮化钼 )。 另外注意， 硅 (Si) 中可包含大量 n 型杂质 ( 例如， 磷 ) 或 p 型杂质 ( 例如， 硼 )。通过包含这些杂质， 改善了导电性且呈现类似于正常导体的行为， 从而该布线或电极可以容易地用作布线或电 极。硅可以是单晶硅、 多晶的硅 ( 多晶硅 ) 或者非晶硅。当使用单晶硅或多晶硅时， 电阻可 以减小。当使用非晶硅时， 可以使用简单的制造工艺来制造该布线或电极。由于铝和银具 有高电导率， 信号延迟可以降低。 此外， 铝和银容易蚀刻和图案化， 从而可以执行微型加工。 由于铜具有高电导率， 信号延迟可以降低。钼是优选的， 因为即使当钼接触例如 ITO 或 IZO 的氧化物半导体或硅时， 可以制造钼而不导致例如材料缺陷的问题， 图案化和蚀刻容易地 执行， 且热阻高。钛是优选的， 因为即使当钛接触例如 ITO 或 IZO 的氧化物半导体或硅时， 可以制造钛而不导致例如材料缺陷的问题， 且热阻高。钨是优选的， 因为热阻高。钕是优 选的， 因为热阻高。尤其是， 优选使用钕和铝的合金， 因为热阻得到改善且在铝中不容易产 生小丘 (hillock)。硅是优选的， 因为硅可以与晶体管中包含的半导体层同时形成， 且热阻 高。 氧化铟锡 (ITO)、 氧化铟锌 (IZO)、 添加有氧化硅的氧化铟锡 (ITSO)、 氧化锌 (ZnO) 和硅 (Si) 是优选的， 因为这些材料具有透光性能， 且可以用于透光的部分。例如， 这些材料可以 用于像素电极或公共电极。 注意， 布线或电极可以由任一上述材料形成为单层结构或多层结构。通过形成单 层结构的布线或电极， 制造工艺可以简化， 工艺时间可以缩短且成本可以降低。备选地， 通 过形成多层结构的布线或电极， 可以利用各种材料的优点， 且通过使用其他材料来减轻这 些材料之一的缺点， 从而可以形成具有高性能的布线或电极。 例如， 通过在多层结构中包含 具有低电阻的材料 ( 例如， 铝 )， 可以降低该布线的电阻。此外， 通过包含具有高热阻的材 料， 例如通过采用其中具有低热阻和具有不同优点的材料被具有高热阻的材料层夹的叠层 结构， 布线或电极中的热阻整体上可以提高。 例如， 其中包含铝的层被包含钼或钛的层夹置 的叠层结构是优选的。此外， 当存在直接接触由另一种材料形成的布线、 电极等的部分时， 该部分以及由另一种材料形成的该布线、 电极等会对彼此产生负面影响。 例如， 在某些情形 中， 一种材料进入另一种材料并改变其性能， 使得原始目的无法达成或者在制造中出现问 题， 从而正常的制造无法执行。这种情况下， 通过使用不同的层来层夹或覆盖特定的层， 该 问题可得以解决。例如， 当氧化铟锡 (ITO) 将接触铝时， 优选地在其间插置钛或钼。此外， 当硅将接触铝时， 优选地在其间插置钛或钼。
     注意， 上述的布线或电极也可以应用于其他显示装置或移位寄存器。
     另外注意， 信号线驱动器电路 901 将依据视频信号的电势或电流输入到信号线 S1 至 Sm 的每一个。此外， 信号线驱动器电路 901 不一定形成于与像素部 903 相同的基板上。 信号线驱动器电路 901 可以形成于例如 IC 的单晶基板上。备选地， 信号线驱动器电路 901 的一部分可以形成于与像素部 903 相同的基板上， 且信号线驱动器电路 901 的其余部分可 以形成于例如 IC 的单晶基板上。
     注意， 扫描线驱动器电路 902 输入信号至扫描线 G1 至 Gn 的每一个， 并从第一行开 始顺序选择 ( 下文中也称为扫描 ) 扫描线 G1 至 Gn。连接到选定扫描线的多个像素 904 被 同时选择。 另外注意， 一个扫描线被选择的周期称为一个栅极选择周期， 一个扫描线不被选 择的周期称为不选择周期。此外， 图 6 或图 8 所示的移位寄存器可以作为扫描线驱动器电 路 902。另外， 扫描线驱动器电路 902 形成于与像素部 903 相同的基板上。
     另外注意， 当像素 904 被选择时， 依据视频信号的电势或电流从信号线驱动器电 路 901 通过该信号线而输入到像素 904。然而， 当像素 904 不被选择时， 依据视频信号的电 势或电流不输入到像素 904。
     接着， 参考图 10 的时序图描述图 9 所示的显示装置的操作。注意， 图 10 示出了一 个帧周期， 该一个帧周期对应于用于显示一个屏幕的图像的周期。 注意， 尽管一个帧周期没 有具体限制， 但是优选地一个帧周期为 1/60 秒或以下， 从而正在观看图像的人不会感觉到 闪烁。
     注意， 图 10 中的时序图示出了第一行的扫描线 G1、 第 i 行的扫描线 Gi、 第 i+1 行 的扫描线 Gi+1 以及第 n 行的扫描线 Gn 的每一个的选择时序。
     在图 10 中， 例如， 第 i 行的扫描线 Gi 被选择且连接到该扫描线 Gi 的多个像素 904 被选择。随后， 视频信号写入到连接到扫描线 Gi 的多个像素 904 的每一个， 且各个显示元 件的亮度或透射率变为与该视频信号一致的值。 此后， 第 i 行的扫描线 Gi 不被选择， 第 i+1 行的扫描线 Gi+1 被选择且连接到扫描线 Gi+1 的多个像素 904 被选择。随后， 视频信号写 入到连接到扫描线 Gi+1 的多个像素 904 的每一个， 且各个显示元件的亮度或透射率变为与 该视频信号一致的值。注意， 由于各个像素 904 在不被选择时保持所写入的视频信号， 各个 显示元件保持与该视频信号一致的亮度或透射率。
     如前所述， 扫描线 G1 至 Gn 的每一个在一个帧周期中的一个栅极选择周期内被选 择， 扫描线 G1 至 Gn 的每一个在除了该一个栅极选择周期之外的周期内进入不选择周期且 不被选择。 由于一个栅极选择周期的长度在长度上近似等于该一个帧周期的长度除以 n， 几 乎所有的该一个帧周期为不选择周期。也就是说， 对于采用图 6 或图 8 所示移位寄存器作 为扫描线驱动器电路 902 的情形， 该第一不选择周期、 第二不选择周期和第三不选择周期 在图 6 和图 8 所示触发器 601_1 至 601_i 的每一个内的几乎所有一个帧周期内顺序重复。 因此， 由于扫描线驱动器电路 902 可以抑制包含在图 6 或图 8 所示触发器 601_1 至 601_i 的每一个内的晶体管的恶化， 扫描线驱动器电路 902 的寿命可以延长。此外， 图 9 中的长寿 命扫描线驱动器电路 902 和像素部 903 形成于相同基板上的显示装置的寿命可以延长。
     注意， 各个驱动器电路的数目、 布置等不限于图 9 所示， 只要像素被选择且视频信 号可以如图 9 所示写入到该像素即可。
     例如， 如图 11 所示， 可以使用第一扫描线驱动器电路 1101 和第二扫描线驱动器电 路 1102 扫描该扫描线 G1 至 Gn。注意， 第一扫描线驱动器电路 1101 和第二扫描线驱动器 电路 1102 的每一个具有与图 9 所示扫描线驱动器电路 902 类似的结构， 并使用相同的时序 扫描该扫描线 G1 至 Gn。通过使用第一扫描线驱动器电路 1101 和第二扫描线驱动器电路 1102 扫描该扫描线 G1 至 Gn， 输出到扫描线 G1 至 Gn 的每一个的信号的延迟或钝度可以减 小且扫描线 G1 至 Gn 可以被高速扫描。也就是说， 由于即使当平板尺寸增大且扫描线 G1 至 Gn 的布线电阻或寄生电容增大时， 输出到扫描线 G1 至 Gn 的每一个的信号的延迟或钝度减 小， 所以图 11 的显示装置可以制成大的尺寸。此外， 尽管由于使该面板高清晰导致的面板 尺寸增加或像素数目增大而需要高速扫描该扫描线 G1 至 Gn， 但是由于扫描线 G1 至 Gn 可以 被高速扫描， 因此图 11 中的显示装置可以制成大的尺寸且可以实现高清晰。此外， 即使当 在第一扫描线驱动器电路 1101 和第二扫描线驱动器电路 1102 之一内出现缺陷时， 其另一 个的扫描线 G1 至 Gn 可以被扫描。因此， 图 11 的显示装置具有冗余。注意， 与图 9 相同的部分使用相同的标号表示， 并省略了对其的描述。另外注意， 与图 9 类似地， 图 10 的时序图 可以用于图 11 的显示装置。
     同样在图 12 所示的显示装置中， 与图 9 类似地， 像素被选择且视频信号可以写入 到该像素。如图 12 所示， 可以使用第一扫描线驱动器电路 1201 和第二扫描线驱动器电路 1202 逐行扫描该扫描线 G1 至 Gn。注意， 第一扫描线驱动器电路 1201 和第二扫描线驱动器 电路 1202 的每一个具有类似于图 9 所示扫描线驱动器电路 902 的结构， 但是具有不同的驱 动时序。通过使用第一扫描线驱动器电路 1201 扫描奇数编号行的扫描线和使用第二扫描 线驱动器电路 1202 扫描偶数编号行的扫描线， 第一扫描线驱动器电路 1201 和第二扫描线 驱动器电路 1202 的驱动频率可以降低， 且包含在第一扫描线驱动器电路 1201 和第二扫描 线驱动器电路 1202 内用于一级的各个触发器的节距可以加宽。也就是说， 由于第一扫描线 驱动器电路 1201 和第二扫描线驱动器电路 1202 的驱动频率可以降低， 因此图 12 的显示装 置中可以节省功率。此外， 由于在图 12 的显示装置内， 包含在第一扫描线驱动器电路 1201 和第二扫描线驱动器电路 1202 内用于一级的各个触发器的节距加宽， 布局可以有效地执 行且帧可以制成小的。此外， 由于在图 12 的显示装置中， 第一扫描线驱动器电路 1201 和第 二扫描线驱动器电路 1202 是从一端到另一端提供的， 可以使左侧的帧等于右侧的帧。注 意， 与图 9 相同的部分使用相同的标号表示， 并省略了对其描述。另外注意， 与图 9 类似地， 图 10 的时序图可以用于图 12 的显示装置。
     同样在图 44 所示的显示装置中， 与图 9 类似地， 像素被选择且视频信号可以写入 到该像素。如图 44 所示， 可以使用第一扫描线驱动器电路 4402 和第二扫描线驱动器电路 4403 逐行扫描该扫描线 G1 至 Gn。此外， 像素 904 逐行连接到右侧和左侧信号线。例如， 第 j 列的多个像素 904 连接到第 i 行内的信号线 Sj( 信号线 S1 至信号线 Sm+1 中的任何一 条)； 第 j 列的多个像素 904 连接到第 i+1 行内的信号线 Sj+1 ； 且第 j 列的多个像素 904 连 接到第 i-1 行内的信号线 Sj-1。
     接下来， 参考图 45 的时序图描述图 44 所示的显示装置的操作。注意， 图 45 示出 了一个帧周期， 该一个帧周期对应于用于显示一个屏幕的图像的周期。 注意， 尽管一个帧周 期没有具体限制， 但是优选地一个帧周期为 1/60 秒或以下， 从而正在观看图像的人不会感 觉到闪烁。
     注意， 图 45 中的时序图示出了第一行的扫描线 G1、 第 i-1 行的扫描线 Gi-1、 第i 行的扫描线 Gi、 第 i+1 行的扫描线 Gi+1 以及第 n 行的扫描线 Gn 的每一个的选择时序。
     注意， 在图 44 所示显示装置中， 仅仅通过在一个帧周期内将正视频信号和负视频 信号输入到各个列内的各个信号线， 则可以执行点反转 (dot inversion) 驱动。此外， 在图 44 所示显示装置中， 通过在每一个的一个帧周期内将输入到各个信号线的各个视频信号的 极性反转， 则可以执行帧反转 (frame inversion) 驱动。另外注意， 图 45 中的时序图示出 了在显示装置内执行点反转驱动和帧反转驱动的情形。
     在图 45 中， 例如， 第 i 行的扫描线 Gi 的选择周期 Ta 交叠第 i-1 行的扫描线 Gi-1 的选择周期， 且第 i 行的扫描线 Gi 的选择周期 Tb 交叠第 i+1 行的扫描线 Gi+1 的选择周期。 因此在选择周期 Ta 内， 与输入到第 i-1 行和第 j+1 列的像素 904 的视频信号相似的视频信 号输入到第 i 行和第 j 列的像素 904。在选择周期 Tb 内， 与输入到第 i 行和第 j 列的像素 904 的视频信号相似的视频信号输入到第 i+1 行和第 j-1 列的像素 904。注意， 在选择周期Tb 内输入到每一个像素 904 的视频信号为原始视频信号， 在选择周期 Ta 内输入到每一个像 素 904 的视频信号为各个像素 904 的预充电视频信号。因此， 各个像素 904 被在选择周期 Ta 内输入的视频信号预充电， 且保持在选择周期 Tb 内输入的视频信号。
     如上所述， 由于视频信号可以被高速写入各个像素 904， 图 44 的显示装置可以容 易制成大的尺寸且可以容易实现高清晰。此外， 由于具有相同极性的视频信号在一个帧周 期内输入到各个信号线， 各个信号线不存在大量的充电和放电且可以实现低功耗。 此外， 在 图 44 的显示装置中由于用于施加视频信号的 IC 的负载可以大幅减小， 因此可以降低发热、 功耗等。此外， 第一扫描线驱动器电路 4402 和第二扫描线驱动器电路 4403 的驱动频率可 以减小近一半。
     注意， 其他布线等可以添加到图 9、 11、 12 和 44 中的各个显示装置， 视像素 904 的 结构而定。例如可以添加恒定电源线、 扫描线、 电容器线等。另外注意， 对于添加扫描线的 情形， 可以添加应用了图 6 和 8 所示移位寄存器的扫描线驱动器电路。
     注意， 本实施例模式所示的移位寄存器和触发器的每一个可以与本说明书中其他 实施例模式所示的显示装置的结构自由地组合。此外， 本实施例模式所示的移位寄存器和 触发器的每一个的结构可以自由地组合。
     [ 实施例模式 2]
     在本实施例模式中， 具有不同于实施例模式 1 的结构的触发器示于图 13。 注意， 与 实施例模式 1 相似的部分使用相同的标号表示， 并省略了相同部分和具有相似功能的部分 的详细描述。
     图 13 所示触发器包括第一晶体管 101、 第二晶体管 102、 第三晶体管 103、 第四晶体 管 104 和第五晶体管 1305。注意， 该触发器连接到第一布线 111、 第二布线 112、 第三布线 113、 第四布线 114、 第五布线 115、 第六布线 116 和第七布线 1317。 在本实施例模式中， 第五 晶体管 1305 为 N 沟道晶体管， 且在栅极 - 源极电压 (Vgs) 超过阈值电压 (Vth) 时导通。注 意， 第七布线 1317 可以称为第三信号线。
     第一晶体管 101 的第一端子 ( 源极端子和漏极端子之一 ) 连接到第一布线 111 ； 第 一晶体管 101 的第二端子 ( 源极电子和漏极端子的另一个 ) 连接到第二晶体管 102 的栅极 端子 ； 且第一晶体管 101 的栅极端子连接到第五布线 115。第三晶体管 103 的第一端子连 接到第二晶体管 102 的栅极端子 ； 第三晶体管 103 的第二端子连接到第二布线 112 ； 且第三 晶体管 103 的栅极端子连接到第四布线 114。第二晶体管 102 的第一端子连接到第三布线 113， 且第二晶体管 102 的第二端子连接到第六布线 116。第四晶体管 104 的第一端子连接 到第六布线 116 ； 第四晶体管 104 的第二端子连接到第二布线 112 ； 且第四晶体管 104 的栅 极端子连接到第四布线 114。第五晶体管 1305 的第一端子连接到第六布线 116 ； 第五晶体 管 1305 的第二端子连接到第二布线 112 ； 且第五晶体管 1305 的栅极端子连接到第七布线 1317。
     注意， 第三晶体管 103 的第二端子、 第四晶体管 104 的第二端子和第五晶体管 1305 的第二端子不一定连接到第二布线 112， 而可以连接到不同布线。此外， 第三晶体管 103 的 栅极端子和第四晶体管 104 的栅极端子不一定连接到第四布线 114， 而可以连接到不同布 线。
     接下来， 将参考图 14 所示时序图来描述图 13 所示的触发器的操作。注意， 图 14为图 13 的触发器在与图 1 所示触发器类似地操作的情形下的时序图。注意， 与图 2 相同的 部分使用相同标号表示， 并省略对其的描述。
     注意， 信号输入到第七布线 1317。输入到第七布线 1317 的信号为第三时钟信 号。此外， 输入到第七布线 1317 的信号为数字信号， 其中高电平 (H-level) 信号的电势处 于 V1( 下文中也称为高电平 ) 且低电平 (L-level) 信号的电势处于 V2( 下文中也称为低电 平 )。
     另外注意， 第三时钟信号不一定输入到第七布线 1317。另外的信号可以输入到第 七布线 1317， 或者固定电势或电流可以输入到第七布线 1317。
     在图 14 中， 信号 1417 为输入到第七布线 1317 的信号。
     在图 13 的触发器中， 第五晶体管 1305 在设置周期和第二不选择周期内导通。此 外， 因为第二布线 112 的电势通过第五晶体管 1305 施加到第六布线 116， 第六布线 116 保持 在低电平。
     此外， 在图 13 的触发器中， 在该第一不选择周期、 第二不选择周期和第三不选择 周期中的第一不选择周期及第二不选择周期内， V2 施加到第六布线 116。因此可以进一步 抑制该触发器的失灵。这是因为 V2 在该不选择周期内 ( 在第一不选择周期和第二不选择 周期内 ) 按规则的时间间隔施加到第六布线 116， 因此第六布线 116 的电势可以稳定在 V2。
     此外， 由于图 13 的触发器的第五晶体管 1305 仅在该设置周期和第二不选择周期 内导通， 第五晶体管 1305 的特性恶化可以得到抑制。
     注意， 在图 13 的触发器中， 第一晶体管 101、 第二晶体管 102、 第三晶体管 103、 第四 晶体管 104 和第五晶体管 1305 都是 N 沟道晶体管。因此在图 13 的触发器中， 由于非晶硅 可以用于各个晶体管的半导体层， 制造工艺可以简化， 且因此制造成本可以降低且生产率 可以提高。此外， 还可以制造例如大尺寸显示面板的半导体装置。另外， 即使当多晶硅或者 单晶硅用于各个晶体管的半导体层时， 该制造工艺仍可以简化。
     此外， 由于即使当其中特性容易恶化 ( 阈值电压容易漂移 ) 的非晶硅用于图 13 中 触发器内的各个晶体管的半导体层时， 各个晶体管的特性恶化可以得到抑制， 因此可以制 造例如长寿命显示面板的半导体装置。
     这里描述第五晶体管 1305 的功能。第五晶体管 1305 具有选择用于将第二布线 112 电势施加至第六布线 116 的时序的功能， 并作为开关晶体管。
     注意， 晶体管的布置、 数目等不限于图 13 的情形， 只要与图 13 类似的操作得以执 行即可。因此， 可以附加地提供晶体管、 其他元件 ( 例如， 电阻器或电容器 )、 二极管、 开关、 任何逻辑电路等。
     例如， 如图 15 所示， 电容器 1501 可以在图 13 所示第二晶体管 102 的栅极端子和 第二端子之间。 通过提供电容器 1501， 可以更加稳定地执行选择周期内的自举操作。 此外， 由于第二晶体管 102 的栅极端子和第二端子之间的寄生电容可以减小， 因此各个晶体管可 以高速地开关。注意， 在电容器 1501 中， 栅极绝缘膜可以用作绝缘层， 且栅电极层和布线层 可以用作导电层 ； 栅极绝缘膜可以用作绝缘层， 且栅电极层和添加有杂质的半导体层可以 用作导电层 ； 或者层间膜 ( 绝缘膜 ) 可以用作绝缘层， 且布线层和透明电极层可以用作导电 层。注意， 与图 13 相同的部分使用相同的标号表示， 并省略了对其的描述。
     也可以对图 16 中的触发器执行与图 13 相似的操作。如图 16 所示， 图 13 所示的第一晶体管 101 可以连接成二极管。第一晶体管 101 连接成二极管， 从而第一布线 111 是 不需要的。因此， 可以从该结构排除一条布线和一个电源电势 (V1)。注意， 与图 13 相同的 部分使用相同的标号表示， 并省略了对其的描述。
     随后， 参考图 17 描述包括本实施例模式的触发器的移位寄存器。注意， 与其中描 述了包括图 1 所示移位寄存器的图 6 相同的部分使用相同的标号表示， 并省略了对其的描 述。
     该移位寄存器包括第一布线 611、 第二布线 612、 第三布线 613、 第四布线 614、 第五 布线 615、 第六布线 616、 布线 622_1 至 622_n、 以及 n 级触发器 1701_1 至 1701_n。n 级触发 器 1701_1 至 1701_n 分别连接到第一布线 611、 第二布线 612、 第三布线 613、 第四布线 614 和第五布线 615。此外， 第 i 级触发器 1701_i( 触发器 1701_1 至 1701_n 中的任何一个 ) 内 的触发器 1701_2 至触发器 1701_n-1 连接到第 i-1 级触发器 1701_i-1 和第 i+1 级触发器 1701_i+1， 且第 i 级触发器 1701_i 和第 i+1 级触发器 1701_i+1 的连接点连接到布线 622_ i( 布线 622_1 至 622_n 的任何一个 )。注意， 第一级触发器 1701_1 连接到第六布线 616 和 第二级触发器 1701_2， 且第一级触发器 1701_1 和第二级触发器 1701_2 连接到布线 622_1。 另外注意， 第 n 级触发器 1701_n 连接到第 n-1 级触发器 1701_n-1 以及布线 622_n。 注意， 在第 1+3N 级触发器 1701 中， 第一布线 611、 第二布线 612、 第三布线 613、 第 四布线 614 和第五布线 615 分别连接到图 13 所示的第一布线 111、 第二布线 112、 第三布线 113、 第四布线 114 和第七布线 1317。在第 2+3N 级触发器 1701 中， 第一布线 611、 第二布线 612、 第四布线 614、 第五布线 615 和第三布线 613 分别连接到图 13 所示的第一布线 111、 第 二布线 112、 第三布线 113、 第四布线 114 和第七布线 1317。在第 3+3N 级触发器 1701 中， 第一布线 611、 第二布线 612、 第五布线 615、 第三布线 613 和第四布线 614 分别连接到图 13 所示的第一布线 111、 第二布线 112、 第三布线 113、 第四布线 114 和第七布线 1317。此外， 例如， 在第 i 级触发器 1701_i 中， 触发器 1701_2 至触发器 1701_n-1 的每一个的图 13 所示 第五布线 115 和第六布线 116 分别连接到第 i-1 级触发器 1701_i-1 的图 13 所示的第六布 线 116 和第 i+1 级触发器 1701_i+1 的图 13 所示的第五布线 115。另外注意， 第一级触发 器 1701_1 的图 13 所示的第五布线 115 和第六布线 116 分别连接到图 17 所示的第六布线 616 和第二级触发器 1701_2 的图 13 所示的第五布线 115。另外注意， 第 n 级触发器 1701_ n 的图 13 所示的第五布线 115 和第六布线 116 分别连接到第 n-1 级触发器 1701_n-1 的图 13 所示的第六布线 116 和图 17 所示的布线 622_n。
     注意， 图 17 所示的移位寄存器可以执行与图 6 所示移位寄存器类似的操作。 因此， 图 7 的时序图可以用于图 17 所示的移位寄存器。
     因此， 由于具有三个相位的时钟信号可以与实施例模式 1 类似地用于图 17 的移位 寄存器， 因此可以节省功率。此外， 由于连接到各个时钟信号线 ( 第三布线 613、 第四布线 614 和第五布线 615 的每一个 ) 的触发器 1701 的级数减少为在本实施例模式的各个移位 寄存器中使用单一相位的时钟信号的情形的三分之二， 因此各个时钟信号线的负载可以减 小。
     注意， 在图 17 的移位寄存器中， 各级触发器 1701 的输出信号可通过缓冲器输出到 各级的布线 622。图 18 示出了这种结构。由于在图 18 的移位寄存器中各级触发器 1701 通 过缓冲器 1801 连接到各级的布线 622， 在操作时可以获得宽的余量。这是因为即使当大的
     负载连接到布线 622 且在布线 622 的信号中发生延迟或波形钝度时， 该移位寄存器的操作 不受负面影响。注意， 例如反相器、 NAND 或 NOR 的逻辑电路 ； 运算放大器等 ； 或者上述的组 合的电路可以用作缓冲器 1801。
     此外， 本实施例模式所示的各个移位寄存器可以应用于图 9、 11、 12 和 44 中的各个 显示装置。与实施例模式 1 类似地， 通过将本实施例模式应用于形成于与像素部相同的基 板上的扫描线驱动器电路， 各个显示装置的寿命可以延长。
     注意， 本实施例模式所示的移位寄存器和触发器的每一个可以与本说明书中其他 实施例模式所示的显示装置的结构自由地组合。此外， 本实施例模式所示的移位寄存器和 触发器的每一个的结构可以自由地组合。
     [ 实施例模式 3]
     在本实施例模式中， 具有不同于实施例模式 1 和 2 的结构的触发器示于图 19。注 意， 与实施例模式 1 和 2 相似的部分使用相同的标号表示， 并省略了相同部分和具有相似功 能的部分的详细描述。
     图 19 所示触发器包括第一晶体管 101、 第二晶体管 102、 第三晶体管 103、 第四晶体 管 104、 第五晶体管 1305、 第六晶体管 1906、 第七晶体管 1907、 第八晶体管 1908 和第九晶体 管 1909。注意， 该触发器连接到第一布线 111、 第二布线 112、 第三布线 113、 第四布线 114、 第五布线 115、 第六布线 116 和第七布线 1317。在本实施例模式中， 第六晶体管 1906、 第七 晶体管 1907、 第八晶体管 1908 和第九晶体管 1909 均为 N 沟道晶体管， 且在栅极 - 源极电压 (Vgs) 超过阈值电压 (Vth) 时导通。 第一晶体管 101 的第一端子 ( 源极端子和漏极端子之一 ) 连接到第一布线 111 ； 第 一晶体管 101 的第二端子 ( 源极电子和漏极端子的另一个 ) 连接到第二晶体管 102 的栅极 端子 ； 且第一晶体管 101 的栅极端子连接到第五布线 115。第三晶体管 103 的第一端子连 接到第二晶体管 102 的栅极端子 ； 第三晶体管 103 的第二端子连接到第二布线 112 ； 且第三 晶体管 103 的栅极端子连接到第四布线 114。第二晶体管 102 的第一端子连接到第三布线 113， 且第二晶体管 102 的第二端子连接到第六布线 116。第四晶体管 104 的第一端子连接 到第六布线 116 ； 第四晶体管 104 的第二端子连接到第二布线 112 ； 且第四晶体管 104 的栅 极端子连接到第四布线 114。第五晶体管 1305 的第一端子连接到第六布线 116 ； 第五晶体 管 1305 的第二端子连接到第二布线 112 ； 且第五晶体管 1305 的栅极端子连接到第七布线 1317。第六晶体管 1906 的第一端子连接到第八晶体管 1908 的栅极端子 ； 第六晶体管 1906 的第二端子连接到第二布线 112 ； 且第六晶体管 1906 的栅极端子连接到第二晶体管 102 的 第七晶体管 1907 的第二端子 栅极端子。 第七晶体管 1907 的第一端子连接到第一布线 111 ； 连接到第八晶体管 1908 的栅极端子 ； 且第七晶体管 1907 的栅极端子连接到第一布线 111。 第八晶体管 1908 的第一端子连接到第三布线 113， 且第八晶体管 1908 的第二端子连接到第 九晶体管 1909 的栅极端子。 第九晶体管 1909 的第一端子连接到第六布线 116， 且第九晶体 管 1909 的第二端子连接到第二布线 112。注意， 第六晶体管 1906 的第一端子、 第七晶体管 1907 的第二端子以及第八晶体管 1908 的栅极端子的连接点使用节点 1922 表示。此外， 第 八晶体管 1908 的第二端子和第九晶体管 1909 的栅极端子的连接点使用节点 1923 表示。
     注意， 第三晶体管 103 的第二端子、 第四晶体管 104 的第二端子、 第五晶体管 1305 的第二端子、 第六晶体管 1906 的第二端子以及第九晶体管 1909 的第二端子不一定连接到
     第二布线 112， 而可以连接到不同布线。 此外， 第三晶体管 103 的栅极端子和第四晶体管 104 的栅极端子不一定连接到第四布线 114， 而可以连接到不同布线。此外， 第一晶体管 101 的 第一端子、 第七晶体管 1907 的第一端子和第七晶体管 1907 的栅极端子不一定连接到第一 布线 111， 而可以连接到不同布线。 另外， 第二晶体管 102 的第一端子和第八晶体管 1908 的 第一端子不一定连接到第三布线 113， 而可以连接到不同布线。
     接下来， 将参考图 20 所示时序图来描述图 19 所示的触发器的操作。 注意， 图 20 为 图 19 的触发器在与图 1 和 13 所示触发器类似地操作的情形下的时序图。注意， 与图 2 和 14 相同的部分使用相同标号表示， 并省略对其的描述。
     在图 20 中， 电势 2022 为图 19 中节点 1922 的电势， 电势 2023 为图 19 中节点 1923 的电势。
     在图 19 的触发器中， 第九晶体管 1909 在第三不选择周期内导通。此外， 因为第二 布线 112 的电势通过第九晶体管 1909 施加到第六布线 116， 第六布线 116 保持在低电平。
     具体描述第九晶体管 1909 的导通 / 截止的控制。首先， 第六晶体管 1906 和第七 晶体管 1907 形成反相器， 且当高电平信号输入到第六晶体管 1906 的栅极端子时， 节点 1922 的电势 ( 电势 2022) 变为近似 V2。注意， 由于此时电势 2022 是由第六晶体管 1906 和第七 晶体管 1907 的电阻比例确定， 电势 2022 变为略高于 V2 的值。 此外， 由于当低电平信号输入 到第六晶体管 1906 的栅极端子时， 节点 1922 的电势变为通过将第一布线 111 的电势减去 第七晶体管 1907 的阈值电压 (Vth1907) 而得到的值， 则节点 1922 的电势变为 V1-Vth1907。 因此， 由于在第一不选择周期、 第二不选择周期和第三不选择周期内， 节点 121 处于低电平 且节点 1922 变为高电平， 则第八晶体管 1908 导通。因此， 由于第九晶体管 1909 受输入到 第三布线 113 的信号控制， 第九晶体管 1909 在第三不选择周期内导通且在第一不选择周期 和第二不选择周期内截止。另一方面， 由于在设置周期和选择周期内节点 121 处于高电平 且节点 1922 变为低电平， 第八晶体管 1908 截止。因此， 由于第九晶体管 1909 的栅极端子 的电势保持在位于设置周期的前一个周期的第一不选择周期的电势， 即低电平， 第九晶体 管 1909 截止。
     如上所述， 在图 19 的触发器中， 在第一不选择周期、 第二不选择周期和第三不选 择周期内， V2 施加到第六布线 116。因此可以进一步抑制该触发器的失灵。这是因为 V2 在 该不选择周期内施加到第六布线 116。 此外， 由于在图 19 的触发器中 V2 在该不选择周期内 施加到第六布线 116， 第六布线 116 的噪声可以减小。
     此外， 在图 19 的触发器中， 第六晶体管 1906、 第七晶体管 1907、 第八晶体管 1908 和第九晶体管 1909 的特性恶化可以得到抑制。这是因为第六晶体管 1906 仅在该设置 周期和选择周期内导通 ； 第七晶体管 1907 仅在位于该选择周期之后第一不选择周期内 该节点 1922 电势上升到 V1-Vth1907 的周期内导通 ； 第八晶体管 1908 仅在该第一不选 择周期、 第二不选择周期和第三不选择周期的节点 1923 电势上升到 V1-β(β 对应于 Vth1907+Vth1908) 的周期内导通 ； 且第九晶体管 1909 仅在第三不选择周期内导通。
     注意， 在图 19 的触发器中， 第一晶体管 101、 第二晶体管 102、 第三晶体管 103、 第四 晶体管 104、 第五晶体管 1305、 第六晶体管 1906、 第七晶体管 1907、 第八晶体管 1908 和第九 晶体管 1909 都是 N 沟道晶体管。因此在图 19 的触发器中， 由于非晶硅可以用于各个晶体 管的半导体层， 制造工艺可以简化， 且因此制造成本可以降低且生产率可以提高。此外， 还可以制造例如大尺寸显示面板的半导体装置。另外， 即使当多晶硅或者单晶硅用于各个晶 体管的半导体层时， 该制造工艺仍可以简化。
     此外， 由于即使当其中特性容易恶化 ( 阈值电压容易漂移 ) 的非晶硅用于图 19 中 触发器内的各个晶体管的半导体层时， 各个晶体管的特性恶化可以得到抑制， 因此可以制 造例如长寿命显示面板的半导体装置。
     这里描述第六晶体管 1906、 第七晶体管 1907、 第八晶体管 1908 和第九晶体管 1909 的功能。第六晶体管 1906 具有选择用于施加第二布线 112 的电势到节点 1922 的时序的功 能， 并作为开关晶体管。第七晶体管 1907 具有选择用于施加第一布线 111 的电势到节点 1922 的时序的功能， 并作为二极管。 第八晶体管 1908 具有选择用于施加第三布线 113 的电 势到节点 1923 的时序的功能， 并作为开关晶体管。第九晶体管 1909 具有选择用于施加第 二布线 112 的电势到第六布线 116 的时序的功能， 并作为开关晶体管。
     注意， 晶体管的布置、 数目等不限于图 19 的情形， 只要与图 19 类似的操作得以执 行即可。因此， 可以附加地提供晶体管、 其他元件 ( 例如， 电阻器或电容器 )、 二极管、 开关、 任何逻辑电路等。
     例如， 如图 21 所示， 电容器 2101 可以在图 19 所示第二晶体管 102 的栅极端子和 第二端子之间。 通过提供电容器 2101， 可以更加稳定地执行选择周期内的自举操作。 此外， 由于第二晶体管 102 的栅极端子和第二端子之间的寄生电容可以减小， 因此各个晶体管可 以高速地开关。注意， 在电容器 2101 中， 栅极绝缘膜可以用作绝缘层， 且栅电极层和布线层 可以用作导电层 ； 栅极绝缘膜可以用作绝缘层， 且栅电极层和添加有杂质的半导体层可以 用作导电层 ； 或者层间膜 ( 绝缘膜 ) 可以用作绝缘层， 且布线层和透明电极层可以用作导电 层。注意， 与图 19 相同的部分使用相同的标号表示， 并省略了对其的描述。
     也可以对图 22 中的触发器执行与图 19 相似的操作。如图 22 所示， 图 19 所示的 第一晶体管 101 可以连接成二极管。 第一晶体管 101 连接成二极管， 从而流经第一布线 111 的电流变小。因此， 第一布线 111 的布线宽度可以变小。注意， 与图 19 相同的部分使用相 同的标号表示， 并省略了对其的描述。
     此外， 本实施例模式所示的各个触发器可以应用于图 17 和 18 的移位寄存器的每 一个。由于具有三个相位的时钟信号可以与实施例模式 1 和 2 类似地使用， 因此可以节省 功率。此外， 由于连接到各个时钟信号线 ( 第三布线 613、 第四布线 614 和第五布线 615 的 每一个 ) 的触发器 1701 的级数减少为在本实施例模式的各个移位寄存器中使用单一相位 的时钟信号的情形的三分之二， 因此各个时钟信号线的负载可以减小。
     此外， 本实施例模式所示的各个移位寄存器可以应用于图 9、 11、 12 和 44 中的各个 显示装置。与实施例模式 1 和 2 类似地， 通过将本实施例模式应用于形成于与像素部相同 的基板上的扫描线驱动器电路， 各个显示装置的寿命可以延长。
     注意， 本实施例模式所示的移位寄存器和触发器的每一个可以与本说明书中其他 实施例模式所示的显示装置的结构自由地组合。此外， 本实施例模式所示的移位寄存器和 触发器的每一个的结构可以自由地组合。
     [ 实施例模式 4]
     在本实施例模式中， 具有不同于实施例模式 1 至 3 的结构的触发器示于图 23。注 意， 与实施例模式 1 至 3 相似的部分使用相同的标号表示， 并省略了相同部分和具有相似功能的部分的详细描述。
     图 23 所示触发器包括第一晶体管 101、 第二晶体管 102、 第三晶体管 103、 第四晶 体管 104、 第五晶体管 1305、 第六晶体管 1906、 第七晶体管 1907、 第八晶体管 1908、 第九晶 体管 1909、 第十晶体管 2310、 第十一晶体管 2311 和第十二晶体管 2312。注意， 该触发器连 接到第一布线 111、 第二布线 112、 第三布线 113、 第四布线 114、 第五布线 115、 第六布线 116 和第七布线 1317。在本实施例模式中， 第十晶体管 2310、 第十一晶体管 2311 和第十二晶体 管 2312 均为 N 沟道晶体管， 且在栅极 - 源极电压 (Vgs) 超过阈值电压 (Vth) 时导通。
     第一晶体管 101 的第一端子 ( 源极端子和漏极端子之一 ) 连接到第一布线 111 ； 第 一晶体管 101 的第二端子 ( 源极电子和漏极端子的另一个 ) 连接到第二晶体管 102 的栅极 端子 ； 且第一晶体管 101 的栅极端子连接到第五布线 115。第三晶体管 103 的第一端子连 接到第二布线 112 ； 第三晶体管 103 的第二端子连接到第二晶体管 102 的栅极端子 ； 且第三 晶体管 103 的栅极端子连接到第四布线 114。第二晶体管 102 的第一端子连接到第三布线 113， 且第二晶体管 102 的第二端子连接到第六布线 116。第四晶体管 104 的第一端子连接 到第二布线 112 ； 第四晶体管 104 的第二端子连接到第六布线 116 ； 且第四晶体管 104 的栅 极端子连接到第四布线 114。第五晶体管 1305 的第一端子连接到第二布线 112 ； 第五晶体 管 1305 的第二端子连接到第六布线 116 ； 且第五晶体管 1305 的栅极端子连接到第七布线 1317。第六晶体管 1906 的第一端子连接到第二布线 112 ； 第六晶体管 1906 的第二端子连 接到第八晶体管 1908 的栅极端子和第十一晶体管 2311 的栅极端子 ； 且第六晶体管 1906 的 栅极端子连接到第二晶体管 102 的栅极端子。第七晶体管 1907 的第一端子连接到第一布 线 111 ； 第七晶体管 1907 的第二端子连接到第八晶体管 1908 的栅极端子和第十一晶体管 2311 的栅极端子 ； 且第七晶体管 1907 的栅极端子连接到第一布线 111。第八晶体管 1908 的第一端子连接到第三布线 113， 且第八晶体管 1908 的第二端子连接到第九晶体管 1909 的栅极端子和第十晶体管 2310 的栅极端子。第九晶体管 1909 的第一端子连接到第二布线 112， 且第九晶体管 1909 的第二端子连接到第六布线 116。第十晶体管 2310 的第一端子连 接到第二布线 112， 且第十晶体管 2310 的第二端子连接到第二晶体管 102 的栅极端子。第 十一晶体管 2311 的第一端子连接到第七布线 1317， 且第十一晶体管 2311 的第二端子连接 到第十二晶体管 2312 的栅极端子。第十二晶体管 2312 的第一端子连接到第二布线 112， 且第十二晶体管 2312 的第二端子连接到第二晶体管 102 的栅极端子。注意， 第十一晶体管 2311 的第二端子和第十二晶体管 2312 的栅极端子的连接点使用节点 2324 表示。
     注意， 第三晶体管 103 的第一端子、 第四晶体管 104 的第一端子、 第五晶体管 1305 的第一端子、 第六晶体管 1906 的第一端子、 第九晶体管 1909 的第一端子、 第十晶体管 2310 的第一端子和第十二晶体管 2312 的第一端子不一定连接到第二布线 112， 而可以连接到不 同布线。 此外， 第三晶体管 103 的栅极端子和第四晶体管 104 的栅极端子不一定连接到第四 布线 114， 而可以连接到不同布线。此外， 第一晶体管 101 的第一端子、 第七晶体管 1907 的 第一端子和第七晶体管 1907 的栅极端子不一定连接到第一布线 111， 而可以连接到不同布 线。另外， 第二晶体管 102 的第一端子和第八晶体管 1908 的第一端子不一定连接到第三布 线 113， 而可以连接到不同布线。此外， 第五晶体管 1305 的栅极端子和第十一晶体管 2311 的第一端子不一定连接到第七布线 1317， 而可以连接到不同布线。
     接下来， 将参考图 24 所示时序图来描述图 23 所示的触发器的操作。注意， 图 24为图 23 的触发器在与图 1、 13 和 19 所示触发器类似地操作的情形下的时序图。注意， 与图 2、 14 和 20 相同的部分使用相同标号表示， 并省略对其的描述。
     在图 24 中， 电势 2424 为图 23 中节点 2324 的电势。
     在图 23 的触发器中， 第十晶体管 2310 在第三不选择周期内导通。此外， 因为第二 布线 112 的电势通过第十晶体管 2310 施加到节点 121， 节点 121 可以更稳定地保持在低电 平。另外， 在图 23 的触发器中， 第十二晶体管 2312 在第一不选择周期内导通。此外， 因为 第二布线 112 的电势通过第十二晶体管 2312 施加到节点 121， 节点 121 可以更稳定地保持 在低电平。
     具体描述第十二晶体管 2312 的导通 / 截止的控制。注意， 第十晶体管 2310 的导 通 / 截止的控制类似于实施例模式 3 中所述的第九晶体管 1909 的导通 / 截止的控制。首 先， 第六晶体管 1906 和第七晶体管 1907 形成反相器， 类似于图 19 的触发器。因此， 由于在 第一不选择周期、 第二不选择周期和第三不选择周期内， 节点 121 处于低电平且节点 1922 变为高电平， 则第十一晶体管 2311 导通。因此， 由于第十二晶体管 2312 受输入到第七布线 1317 的信号控制， 第十二晶体管 2312 在第二不选择周期内导通且在第一不选择周期和第 三不选择周期内截止。另一方面， 由于在设置周期和选择周期内节点 121 处于高电平且节 点 1922 变为低电平， 第十一晶体管 2311 截止。因此， 由于第十二晶体管 2312 的栅极端子 的电势保持在位于设置周期的前一个周期的第一不选择周期的电势， 即低电平， 第十二晶 体管 2312 截止。
     如上所述， 在图 23 的触发器中， 在第一不选择周期、 第二不选择周期和第三不选 择周期内， V2 施加到第六布线 116 和节点 121 的每一个。因此可以进一步抑制该触发器的 失灵。这是因为 V2 在该不选择周期内施加到第六布线 116 和节点 121 的每一个。此外， 由 于在图 23 的触发器中 V2 在该不选择周期内施加到第六布线 116 和节点 121 的每一个， 第 六布线 116 和节点 121 的噪声可以减小。
     此外， 在图 23 的触发器中， 第十晶体管 2310、 第十一晶体管 2311 和第十二晶体管 2312 的特性恶化可以得到抑制。 这是因为第十晶体管 2310 仅在第三不选择周期内导通 ； 第 十一晶体管 2311 仅在该第一不选择周期、 第二不选择周期和第三不选择周期的节点 2324 电势上升到 V1-γ(γ 对应于 Vth1907+Vth2311) 的周期内导通 ； 且第十二晶体管 2312 仅在 第二不选择周期内导通。
     注意， 在图 23 的触发器中， 第一晶体管 101、 第二晶体管 102、 第三晶体管 103、 第四 晶体管 104、 第五晶体管 1305、 第六晶体管 1906、 第七晶体管 1907、 第八晶体管 1908、 第九 晶体管 1909、 第十晶体管 2310、 第十一晶体管 2311 和第十二晶体管 2312 都是 N 沟道晶体 管。因此在图 23 的触发器中， 由于非晶硅可以用于各个晶体管的半导体层， 制造工艺可以 简化， 且因此制造成本可以降低且生产率可以提高。 此外， 还可以制造例如大尺寸显示面板 的半导体装置。 另外， 即使当多晶硅或者单晶硅用于各个晶体管的半导体层时， 该制造工艺 仍可以简化。
     此外， 由于即使当其中特性容易恶化 ( 阈值电压容易漂移 ) 的非晶硅用于图 23 中 触发器内的各个晶体管的半导体层时， 各个晶体管的特性恶化可以得到抑制， 因此可以制 造例如长寿命显示面板的半导体装置。
     这里描述第十晶体管 2310、 第十一晶体管 2311 和第十二晶体管 2312 的功能。第十晶体管 2310 具有选择用于施加第二布线 112 的电势到节点 121 的时序的功能， 并作为开 关晶体管。第十一晶体管 2311 具有选择用于施加第七布线 1317 的电势到节点 2324 的时 序的功能， 并作为开关晶体管。第十二晶体管 2312 具有选择用于施加第二布线 112 的电势 到节点 121 的时序的功能， 并作为开关晶体管。
     注意， 晶体管的布置、 数目等不限于图 23 的情形， 只要与图 23 类似的操作得以执 行即可。因此， 可以附加地提供晶体管、 其他元件 ( 例如， 电阻器或电容器 )、 二极管、 开关、 任何逻辑电路等。
     例如， 如图 25 所示， 电容器 2501 可以在图 23 所示第二晶体管 102 的栅极端子和 第二端子之间。 通过提供电容器 2501， 可以更加稳定地执行选择周期内的自举操作。 此外， 由于第二晶体管 102 的栅极端子和第二端子之间的寄生电容可以减小， 因此各个晶体管可 以高速地开关。注意， 在电容器 2501 中， 栅极绝缘膜可以用作绝缘层， 且栅电极层和布线层 可以用作导电层 ； 栅极绝缘膜可以用作绝缘层， 且栅电极层和添加有杂质的半导体层可以 用作导电层 ； 或者层间膜 ( 绝缘膜 ) 可以用作绝缘层， 且布线层和透明电极层可以用作导电 层。注意， 与图 23 相同的部分使用相同的标号表示， 并省略了对其的描述。
     也可以对图 26 中的触发器执行与图 23 相似的操作。如图 26 所示， 图 23 所示的 第一晶体管 101 可以连接成二极管。 第一晶体管 101 连接成二极管， 从而流经第一布线 111 的电流变小。因此， 第一布线 111 的布线宽度可以变小。 此外， 本实施例模式所示的各个触发器可以应用于图 17 和 18 的移位寄存器的每 一个。由于具有三个相位的时钟信号可以与实施例模式 1 至 3 类似地使用， 因此可以节省 功率。此外， 由于连接到各个时钟信号线 ( 第三布线 613、 第四布线 614 和第五布线 615 的 每一个 ) 的触发器 1701 的级数减少为在本实施例模式的各个移位寄存器中使用单一相位 的时钟信号的情形的三分之二， 因此各个时钟信号线的负载可以减小。
     此外， 本实施例模式所示的各个移位寄存器可以应用于图 9、 11、 12 和 44 中的各个 显示装置。与实施例模式 1 至 3 类似地， 通过将本实施例模式应用于形成于与像素部相同 的基板上的扫描线驱动器电路， 各个显示装置的寿命可以延长。
     注意， 本实施例模式所示的移位寄存器和触发器的每一个可以与本说明书中其他 实施例模式所示的显示装置的结构自由地组合。此外， 本实施例模式所示的移位寄存器和 触发器的每一个的结构可以自由地组合。
     [ 实施例模式 5]
     在本实施例模式中， 参考图 27 描述触发器中包括的晶体管采用 P 沟道晶体管的情 形。注意， 使用 P 沟道晶体管形成的触发器具有与使用 N 沟道晶体管形成的触发器类似的 基本结构。注意， 电源电势以及信号的高电平和低电平反相。
     图 27 示出了一级 ( 例如， 第一级 ) 触发器， 该触发器为包含在移位寄存器中的多 个触发器之一。 图 27 所示触发器包括第一晶体管 2701、 第二晶体管 2702、 第三晶体管 2703 和第四晶体管 2704。注意， 该触发器连接到第一布线 2711、 第二布线 2712、 第三布线 2713、 第四布线 2714、 第五布线 2715 和第六布线 2716。在本实施例模式中， 第一晶体管 2701、 第 二晶体管 2702、 第三晶体管 2703 和第四晶体管 2704 均为 P 沟道晶体管， 且在栅极 - 源极电 压绝对值 (|Vgs|) 超过阈值电压 (|Vth|) 时 ( 当 Vgs 低于 Vth 时 ) 导通。注意， 第一布线 2711 和第二布线 2712 可以分别称为第一电源线和第二电源线。此外， 第三布线 2713 和第
     四布线 2714 可以分别称为第一信号线和第二信号线。
     注意， 第一晶体管 2701、 第二晶体管 2702、 第三晶体管 2703 和第四晶体管 2704 分 别对应于图 1 中的第一晶体管 101、 第二晶体管 102、 第三晶体管 103 和第四晶体管 104。此 外， 第一布线 2711、 第二布线 2712、 第三布线 2713、 第四布线 2714、 第五布线 2715 和第六布 线 2716 分别对应于图 1 中的第一布线 111、 第二布线 112、 第三布线 113、 第四布线 114、 第 五布线 115 和第六布线 116。
     第一晶体管 2701 的第一端子 ( 源极端子和漏极端子之一 ) 连接到第一布线 2711 ； 第一晶体管 2701 的第二端子 ( 源极电子和漏极端子的另一个 ) 连接到第二晶体管 2702 的 栅极端子 ； 且第一晶体管 2701 的栅极端子连接到第五布线 2715。第三晶体管 2703 的第一 端子连接到第二布线 2712 ； 第三晶体管 2703 的第二端子连接到第二晶体管 2702 的栅极端 子； 且第三晶体管 2703 的栅极端子连接到第四布线 2714。第二晶体管 2702 的第一端子连 接到第三布线 2713， 且第二晶体管 2702 的第二端子连接到第六布线 2716。 第四晶体管 2704 的第一端子连接到第二布线 2712 ； 第四晶体管 2704 的第二端子连接到第六布线 2716 ； 且 第四晶体管 2704 的栅极端子连接到第四布线 2714。 注意， 第一晶体管 2701 的第二端子、 第 二晶体管 2702 的栅极端子和第三晶体管 2703 的第二端子的连接点使用节点 2721 表示。
     注意， 第三晶体管 2703 的第二端子和第四晶体管 2704 的第二端子不一定连接到 第二布线 2712， 而可以连接到不同布线。此外， 第三晶体管 2703 的栅极端子和第四晶体管 2704 的栅极端子不一定连接到第四布线 2714， 而可以连接到不同布线。
     接下来， 将参考图 28 所示时序图以及图 29A 至 29E 来描述图 27 所示的触发器的 操作。注意， 描述图 28 中的设置周期、 选择周期和不选择周期。另外注意， 该不选择周期划 分为第一不选择周期、 第二不选择周期和第三不选择周期， 且该第一不选择周期、 第二不选 择周期和第三不选择周期顺序重复。
     注意， 电势 V2 施加到第一布线 2711， 电势 V1 施加到第二布线 2712。另外注意， 满 足 V1 ＞ V2。
     另外注意， 电势 V2 不一定施加到第一布线 2711。 另外的电势可以施加到第一布线 2711， 或者数字信号或模拟信号可以输入到第一布线 2711。此外， 电势 V1 不一定施加到第 二布线 2712。另外的电势可以施加到第二布线 2712， 或者数字信号或模拟信号可以输入到 第二布线 2712。
     注意， 信号输入到第三布线 2713、 第四布线 2714 和第五布线 2715 的每一个。输 入到第三布线 2713 的信号为第一时钟信号 ； 输入到第四布线 2714 的信号为第二时钟信号 ； 输入到第五布线 2715 的信号为开始信号。 此外， 输入到第三布线 2713、 第四布线 2714 和第 五布线 2715 的每一个的信号为数字信号， 其中高电平 (H-level) 信号的电势处于 V1( 下文 中也称为高电平 ) 且低电平 (L-level) 信号的电势处于 V2( 下文中也称为低电平 )。
     另外注意， 第一时钟信号不一定输入到第三布线 2713。另外的信号可以输入到第 三布线 2713， 或者固定电势或电流可以输入到第三布线 2713。此外， 第二时钟信号不一定 输入到第四布线 2714。另外的信号可以输入到第四布线 2714， 或者固定电势或电流可以输 入到第四布线 2714。另外， 开始信号不一定输入到第五布线 2715。另外的信号可以输入到 第五布线 2715， 或者固定电势或电流可以输入到第五布线 2715。
     另外， 输入到第三布线 2713、 第四布线 2714 和第五布线 2715 的每一个的信号的高电平信号的电势不限于 V1， 且其低电平信号的电势不限于 V2。这些电势没有具体限制， 只 要该高电平信号的电势高于该低电平信号的电势即可。
     注意， 信号从第六布线 2716 输出。从第六布线 2716 输出的信号为该触发器的输 出信号， 且也是下一级触发器的开始信号。此外， 从第六布线 2716 输出的信号输入到下一 级触发器的第五布线 2715。另外， 从第六布线 2716 输出的信号为数字信号， 其中高电平信 号的电势处于 V1( 下文中也称为高电平 ) 且低电平信号的电势处于 V2( 下文中也称为低电 平 )。
     在图 28 中， 信号 2813 为输入到第三布线 2713 的信号 ； 信号 2814 为输入到第四布 线 2714 的信号 ； 信号 2815 为输入到第五布线 2715 的信号 ； 且信号 2816 为从第六布线 2716 输出的信号。此外， 电势 2821 为图 27 中节点 2721 的电势。
     首先， 在图 28 和图 29A 周期 A 所示的设置周期中， 信号 2813 和信号 2814 处于高 电平， 且信号 2815 变为低电平。因此， 第三晶体管 2703 和第四晶体管 2704 截止， 且第一晶 体管 2701 导通。此时， 第一晶体管 2701 的第二端子对应于源极端子， 且节点 2721 的电势 ( 电势 2821) 变为 V2+|Vth2701|， 因为该电势变为第五布线 2715 的电势和第一晶体管 2701 阈值电压绝对值之和。 因此， 第二晶体管 2702 导通且第六布线 2716 的电势变为 V1， 因为该 电势变为等于第三布线 2713 的电势。按照这种方式， 在设置周期内， 从第六布线 2716 输出 高电平且保持该触发器内第二晶体管 2702 导通。
     在图 28 和图 29B 周期 B 所示的选择周期中， 信号 2813 变为低电平， 信号 2814 保 持在高电平， 且信号 2815 变为高电平。因此， 第三晶体管 2703 和第四晶体管 2704 保持截 止且第一晶体管 2701 截止。此时， 第二晶体管 2702 的第二端子对应于源极端子且第六布 线 2716 的电势开始下降。由于节点 2721 处于浮置状态， 通过第二晶体管 2702 的栅极端子 和第二端子之间寄生电容的电容性耦合， 节点 2721 的电势 ( 电势 2821) 随第六布线 2716 的电势同时下降 ( 也称为自举操作 )。因此， 第二晶体管 2702 的栅极 - 源极电压 Vgs 变 为 -|Vth2702|-α(Vth2702 对应于第二晶体管 2702 的阈值电压且 α 对应于特定正数 )， 且 第六布线 2716 的电势变为低电平 (V2)。按照这种方式， 在选择周期中， 通过将该触发器中 节点 2721 的电势设置为 V2-|Vth2702|-α， 则可以从第六布线 2716 输出低电平。
     在图 28 和图 29C 周期 C 所示的第一不选择周期中， 信号 2813 变为高电平， 信号 2814 变为低电平， 且信号 2815 保持在高电平。因此， 第三晶体管 2703 和第四晶体管 2704 导通且第一晶体管 2701 保持截止。节点 2721 和第六布线 2716 变为高电平， 因为第二布线 2712 的电势分别通过第三晶体管 2703 和第四晶体管 2704 而施加到节点 2721 和第六布线 2716。
     在图 28 和图 29D 周期 D 所示的第二不选择周期中， 信号 2813 保持高电平， 信号 2814 变为高电平， 且信号 2815 保持高电平。因此， 第三晶体管 2703 和第四晶体管 2704 截 止且第一晶体管 2701 保持截止。因此， 节点 2721 和第六布线 2716 保持高电平。
     在图 28 和图 29E 周期 E 所示的第三不选择周期中， 信号 2813 变为低电平， 且信 号 2814 和信号 2815 保持高电平。因此， 第一晶体管 2701、 第三晶体管 2703 和第四晶体管 2704 保持截止。因此， 节点 2721 和第六布线 2716 保持高电平。
     如前所述， 由于第三晶体管 2703 和第四晶体管 2704 仅在图 27 中的触发器的第一 不选择周期内导通， 第三晶体管 2703 和第四晶体管 2704 的特性恶化 ( 阈值电压漂移 ) 可以得到抑制。注意， 在图 27 的触发器中， 由于第一晶体管 2701 仅在设置周期内导通且第二 晶体管 2702 仅在设置周期和选择周期内导通， 第一晶体管 2701 和第二晶体管 2702 的特性 恶化也可以得到抑制。
     此外， 在图 27 的触发器中， 在该不选择周期的第一不选择周期中， V1 施加到节点 2721 和第六布线 2716 的每一个。因此可以抑制该触发器的失灵。这是因为 V1 在该不选择 周期内 ( 在第一不选择周期内 ) 按规则的时间间隔施加到节点 2721 和第六布线 2716 的每 一个， 因此节点 2721 和第六布线 2716 的电势可以稳定在 V1。
     注意， 在图 27 的触发器中， 第一晶体管 2701、 第二晶体管 2702、 第三晶体管 2703 和第四晶体管 2704 都是 P 沟道晶体管。因此在图 27 的触发器中， 制造工艺可以简化， 且因 此制造成本可以降低且生产率可以提高。此外， 即使当多晶硅或者单晶硅用于各个晶体管 的半导体层时， 该制造工艺仍可以简化。
     这里描述第一晶体管 2701、 第二晶体管 2702、 第三晶体管 2703 和第四晶体管 2704 的功能。 第一晶体管 2701 具有选择用于施加第一布线 2711 的电势的时序的功能， 并作为输 入晶体管。 第二晶体管 2702 具有选择用于施加第三布线 2713 的电势到第六布线 2716 的时 序和通过自举操作下降节点 2721 电势的功能， 并作为自举晶体管。第三晶体管 2703 具有 选择用于施加第二布线 2712 的电势到节点 2721 的时序的功能， 并作为开关晶体管。第四 晶体管 2704 具有施加第二布线 2712 的电势到第六布线 2716 的功能， 并作为开关晶体管。
     注意， 晶体管的布置、 数目等不限于图 27 的情形， 只要与图 27 类似的操作得以执 行即可。从示出了图 27 中触发器操作的图 29A 至 29E 显而易见的是， 在本实施例模式中， 仅需要在设置周期、 选择周期、 第一不选择周期、 第二不选择周期和第三不选择周期中具有 电学连续性， 如图 29A 至 29E 的每一个中的实线所示。因此， 可以附加地提供晶体管、 其他 元件 ( 例如， 电阻器或电容器 )、 二极管、 开关、 任何逻辑电路等， 只要采用这样的结构即可， 即， 其中晶体管等被提供以满足上述条件且该结构可以操作。
     例如， 如图 30 所示， 电容器 3001 可以在图 27 所示第二晶体管 2702 的栅极端子 和第二端子之间。通过提供电容器 3001， 可以更加稳定地执行选择周期内的自举操作。此 外， 由于第二晶体管 2702 的栅极端子和第二端子之间的寄生电容可以减小， 因此各个晶体 管可以高速地开关。注意， 在电容器 3001 中， 栅极绝缘膜可以用作绝缘层， 且栅电极层和布 线层可以用作导电层 ； 栅极绝缘膜可以用作绝缘层， 且栅电极层和添加有杂质的半导体层 可以用作导电层 ； 或者层间膜 ( 绝缘膜 ) 可以用作绝缘层， 且布线层和透明电极层可以用作 导电层。注意， 与图 27 相同的部分使用相同的标号表示， 并省略了对其的描述。
     注意， 电容器 3001 对应于图 4 中的电容器 401。
     也可以在图 31 中的触发器执行与图 27 相似的操作。如图 31 所示， 图 27 所示的 第一晶体管 2701 可以连接成二极管。第一晶体管 2701 连接成二极管， 从而第一布线 2711 是不需要的。因此， 可以从该结构排除一条布线和一个电源电势 (V2)。注意， 与图 27 相同 的部分使用相同的标号表示， 并省略了对其的描述。
     此外， 本实施例模式所示的各个触发器可以应用于图 6 和 8 的移位寄存器的每一 个。由于具有三个相位的时钟信号可以与实施例模式 1 至 4 类似地使用， 因此可以节省功 率。此外， 由于连接到各个时钟信号线 ( 第三布线 613、 第四布线 614 和第五布线 615 的每 一个 ) 的触发器 601 的级数减少为在本实施例模式的各个移位寄存器中使用单一相位的时钟信号的情形的三分之二， 因此各个时钟信号线的负载可以减小。注意， 与通过使用 N 沟道 晶体管形成的触发器应用于图 6 和 8 中的各个移位寄存器的情形相比， 在施加到第一布线 611 和第二布线 612 的每一个的电势 ； 输入到第三布线 613、 第四布线 614、 第五布线 615 和 第六布线 616 的每一个的信号 ； 以及输出到布线 622 的信号的每一个中， 高电平和低电平被 反相。
     此外， 本实施例模式所示的各个移位寄存器可以应用于图 9、 11、 12 和 44 中的各个 显示装置。与实施例模式 1 至 4 类似地， 通过将本实施例模式应用于形成于与像素部相同 的基板上的扫描线驱动器电路， 各个显示装置的寿命可以延长。
     注意， 本实施例模式所示的移位寄存器和触发器的每一个可以与本说明书中其他 实施例模式所示的显示装置的结构自由地组合。此外， 本实施例模式所示的移位寄存器和 触发器的每一个的结构可以自由地组合。
     [ 实施例模式 6]
     在本实施例模式中， 具有不同于实施例模式 5 的结构的由 P 沟道晶体管形成的触 发器示于图 32。 注意， 与实施例模式 5 相似的部分使用相同的标号表示， 并省略了相同部分 和具有相似功能的部分的详细描述。
     图 32 所示触发器包括第一晶体管 2701、 第二晶体管 2702、 第三晶体管 2703、 第四 晶体管 2704 和第五晶体管 3205。注意， 该触发器连接到第一布线 2711、 第二布线 2712、 第 三布线 2713、 第四布线 2714、 第五布线 2715、 第六布线 2716 和第七布线 3217。在本实施 例模式中， 第五晶体管 3205 为 P 沟道晶体管， 且在栅极 - 源极电压 (|Vgs|) 超过阈值电压 (|Vth|) 时 ( 当 Vgs 低于 Vth 时 ) 导通。注意， 第七布线 3217 可以称为第三信号线。
     注意， 第五晶体管 3205 对应于图 13 中的第五晶体管 1305。此外， 第七布线 3217 对应于图 13 中的第七布线 1317。
     第一晶体管 2701 的第一端子 ( 源极端子和漏极端子之一 ) 连接到第一布线 2711 ； 第一晶体管 2701 的第二端子 ( 源极电子和漏极端子的另一个 ) 连接到第二晶体管 2702 的 栅极端子 ； 且第一晶体管 2701 的栅极端子连接到第五布线 2715。第三晶体管 2703 的第一 端子连接到第二布线 2712 ； 第三晶体管 2703 的第二端子连接到第二晶体管 2702 的栅极端 子； 且第三晶体管 2703 的栅极端子连接到第四布线 2714。第二晶体管 2702 的第一端子连 接到第三布线 2713， 且第二晶体管 2702 的第二端子连接到第六布线 2716。 第四晶体管 2704 的第一端子连接到第二布线 2712 ； 第四晶体管 2704 的第二端子连接到第六布线 2716 ； 且 第四晶体管 2704 的栅极端子连接到第四布线 2714。 第五晶体管 3205 的第一端子连接到第 二布线 2712 ； 第五晶体管 3205 的第二端子连接到第六布线 2716 ； 且第五晶体管 3205 的栅 极端子连接到第七布线 3217。
     注意， 第三晶体管 2703 的第一端子、 第四晶体管 2704 的第一端子和第五晶体管 3205 的第一端子不一定连接到第二布线 2712， 而可以连接到不同布线。此外， 第三晶体管 2703 的栅极端子和第四晶体管 2704 的栅极端子不一定连接到第四布线 2714， 而可以连接 到不同布线。
     接下来， 将参考图 33 所示时序图来描述图 32 所示的触发器的操作。注意， 图 33 为图 32 的触发器在与图 27 所示触发器类似地操作的情形下的时序图。注意， 与图 28 时序 图中相同的部分使用相同标号表示， 并省略对其的描述。注意， 信号输入到第七布线 3217。输入到第七布线 3217 的信号为第三时钟信 号。此外， 输入到第七布线 3217 的信号为数字信号， 其中高电平 (H-level) 信号的电势处 于 V1( 下文中也称为高电平 ) 且低电平 (L-level) 信号的电势处于 V2( 下文中也称为低电 平 )。
     另外注意， 第三时钟信号不一定输入到第七布线 3217。另外的信号可以输入到第 七布线 3217， 或者固定电势或电流可以输入到第七布线 3217。
     在图 33 中， 信号 3317 为输入到第七布线 3217 的信号。
     在图 32 的触发器中， 第五晶体管 3205 在设置周期和第二不选择周期内导通。此 外， 因为第二布线 2712 的电势通过第五晶体管 3205 施加到第六布线 2716， 第六布线 2716 保持高电平。
     此外， 在图 32 的触发器中， 在该第一不选择周期、 第二不选择周期和第三不选择 周期中的第一不选择周期及第二不选择周期内， V1 施加到第六布线 2716。因此可以进一步 抑制该触发器的失灵。这是因为 V1 在该不选择周期内 ( 在第一不选择周期和第二不选择 周期内 ) 按规则的时间间隔施加到第六布线 2716， 因此第六布线 2716 的电势可以稳定在 V1。 此外， 由于图 32 的触发器的第五晶体管 3205 仅在该设置周期和第二不选择周期 内导通， 第五晶体管 3205 的特性恶化可以得到抑制。
     注意， 在图 32 的触发器中， 第一晶体管 2701、 第二晶体管 2702、 第三晶体管 2703、 第四晶体管 2704 和第五晶体管 3205 都是 P 沟道晶体管。因此在图 32 的触发器中， 制造工 艺可以简化， 且因此制造成本可以降低且产率可以提高。 此外， 即使当多晶硅或者单晶硅用 于各个晶体管的半导体层时， 该制造工艺仍可以简化。
     这里描述第五晶体管 3205 的功能。第五晶体管 3205 具有选择用于将第二布线 2712 电势施加至第六布线 2716 的时序的功能， 并作为开关晶体管。
     注意， 晶体管的布置、 数目等不限于图 32 的情形， 只要与图 32 类似的操作得以执 行即可。因此， 可以附加地提供晶体管、 其他元件 ( 例如， 电阻器或电容器 )、 二极管、 开关、 任何逻辑电路等。
     例如， 如图 34 所示， 电容器 3401 可以在图 32 所示第二晶体管 2702 的栅极端子 和第二端子之间。通过提供电容器 3401， 可以更加稳定地执行选择周期内的自举操作。此 外， 由于第二晶体管 2702 的栅极端子和第二端子之间的寄生电容可以减小， 因此各个晶体 管可以高速地开关。注意， 在电容器 3401 中， 栅极绝缘膜可以用作绝缘层， 且栅电极层和布 线层可以用作导电层 ； 栅极绝缘膜可以用作绝缘层， 且栅电极层和添加有杂质的半导体层 可以用作导电层 ； 或者层间膜 ( 绝缘膜 ) 可以用作绝缘层， 且布线层和透明电极层可以用作 并省略了对其的描述。 导电层。注意， 与图 32 相同的部分使用相同的标号表示，
     注意， 电容器 3401 对应于图 15 中的电容器 1501。
     也可以对图 35 中的触发器执行与图 32 相似的操作。如图 35 所示， 图 32 所示的 第一晶体管 2701 可以连接成二极管。第一晶体管 2701 连接成二极管， 从而第一布线 2711 是不需要的。因此， 可以从该结构排除一条布线和一个电源电势 (V2)。注意， 与图 32 相同 的部分使用相同的标号表示， 并省略了对其的描述。
     此外， 本实施例模式所示的各个触发器可以应用于图 17 和 18 的移位寄存器的每一个。由于具有三个相位的时钟信号可以与实施例模式 1 至 5 类似地使用， 因此可以节省 功率。此外， 由于连接到各个时钟信号线 ( 第三布线 613、 第四布线 614 和第五布线 615 的 每一个 ) 的触发器 1701 的级数减少为在本实施例模式的各个移位寄存器中使用单一相位 的时钟信号的情形的三分之二， 因此各个时钟信号线的负载可以减小。注意， 与通过使用 N 沟道晶体管形成的触发器应用于图 17 和 18 中的各个移位寄存器的情形相比， 在施加到第 一布线 611 和第二布线 612 的每一个的电势 ； 输入到第三布线 613、 第四布线 614、 第五布线 615 和第六布线 616 的每一个的信号 ； 以及输出到布线 622 的信号的每一个中， 高电平和低 电平被反相。
     此外， 本实施例模式所示的各个移位寄存器可以应用于图 9、 11、 12 和 44 中的各个 显示装置。与实施例模式 1 至 5 类似地， 通过将本实施例模式应用于形成于与像素部相同 的基板上的扫描线驱动器电路， 各个显示装置的寿命可以延长。
     注意， 本实施例模式所示的移位寄存器和触发器的每一个可以与本说明书中其他 实施例模式所示的显示装置的结构自由地组合。此外， 本实施例模式所示的移位寄存器和 触发器的每一个的结构可以自由地组合。
     [ 实施例模式 7]
     在本实施例模式中， 具有不同于实施例模式 5 和 6 的结构的触发器示于图 36。注 意， 与实施例模式 5 和 6 相似的部分使用相同的标号表示， 并省略了相同部分和具有相似功 能的部分的详细描述。
     图 36 所示触发器包括第一晶体管 2701、 第二晶体管 2702、 第三晶体管 2703、 第四 晶体管 2704、 第五晶体管 3205、 第六晶体管 3606、 第七晶体管 3607、 第八晶体管 3608 和第 九晶体管 3609。注意， 该触发器连接到第一布线 2711、 第二布线 2712、 第三布线 2713、 第四 布线 2714、 第五布线 2715、 第六布线 2716 和第七布线 3217。在本实施例模式中， 第六晶体 管 3606、 第七晶体管 3607、 第八晶体管 3608 和第九晶体管 3609 均为 P 沟道晶体管， 且在栅 极 - 源极电压绝对值 (|Vgs|) 超过阈值电压 (|Vth|) 时 ( 在 Vgs 低于 Vth 时 ) 导通。
     第一晶体管 2701 的第一端子 ( 源极端子和漏极端子之一 ) 连接到第一布线 2711 ； 第一晶体管 2701 的第二端子 ( 源极电子和漏极端子的另一个 ) 连接到第二晶体管 2702 的 栅极端子 ； 且第一晶体管 2701 的栅极端子连接到第五布线 2715。第三晶体管 2703 的第一 端子连接到第二布线 2712 ； 第三晶体管 2703 的第二端子连接到第二晶体管 2702 的栅极端 子； 且第三晶体管 2703 的栅极端子连接到第四布线 2714。第二晶体管 2702 的第一端子连 接到第三布线 2713， 且第二晶体管 2702 的第二端子连接到第六布线 2716。 第四晶体管 2704 的第一端子连接到第二布线 2712 ； 第四晶体管 2704 的第二端子连接到第六布线 2716 ； 且 第四晶体管 2704 的栅极端子连接到第四布线 2714。 第五晶体管 3205 的第一端子连接到第 二布线 2712 ； 第五晶体管 3205 的第二端子连接到第六布线 2716 ； 且第五晶体管 3205 的栅 极端子连接到第七布线 3217。第六晶体管 3606 的第一端子连接到第二布线 2712 ； 第六晶 体管 3606 的第二端子连接到第八晶体管 3608 的栅极端子 ； 且第六晶体管 3606 的栅极端子 连接到第二晶体管 2702 的栅极端子。第七晶体管 3607 的第一端子连接到第一布线 2711 ； 第七晶体管 3607 的第二端子连接到第八晶体管 3608 的栅极端子 ； 且第七晶体管 3607 的栅 极端子连接到第一布线 2711。第八晶体管 3608 的第一端子连接到第三布线 2713， 且第八 晶体管 3608 的第二端子连接到第九晶体管 3609 的栅极端子。第九晶体管 3609 的第一端子连接到第二布线 2712， 且第九晶体管 3609 的第二端子连接到第六布线 2716。注意， 第六 晶体管 3606 的第二端子、 第七晶体管 3607 的第二端子以及第八晶体管 3608 的栅极端子的 连接点使用节点 3622 表示。此外， 第八晶体管 3608 的第二端子和第九晶体管 3609 的栅极 端子的连接点使用节点 3623 表示。
     注意， 第三晶体管 2703 的第一端子、 第四晶体管 2704 的第一端子、 第五晶体管 3205 的第一端子、 第六晶体管 3606 的第一端子以及第九晶体管 3609 的第一端子不一定连 接到第二布线 2712， 而可以连接到不同布线。此外， 第三晶体管 2703 的栅极端子和第四晶 体管 2704 的栅极端子不一定连接到第四布线 2714， 而可以连接到不同布线。此外， 第一晶 体管 2701 的第一端子、 第七晶体管 3607 的第一端子和第七晶体管 3607 的栅极端子不一定 连接到第一布线 2711， 而可以连接到不同布线。另外， 第二晶体管 2702 的第一端子和第八 晶体管 3608 的第一端子不一定连接到第三布线 2713， 而可以连接到不同布线。
     接下来， 将参考图 37 所示时序图来描述图 36 所示的触发器的操作。注意， 图 37 为图 36 的触发器在与图 27 和 32 所示触发器类似地操作的情形下的时序图。注意， 与图 28 和 33 相同的部分使用相同标号表示， 并省略对其的描述。
     在图 37 中， 电势 3722 为图 36 中节点 3622 的电势， 电势 3723 为图 36 中节点 3623 的电势。
     在图 36 的触发器中， 第九晶体管 3609 在第三不选择周期内导通。此外， 因为第二 布线 2712 的电势通过第九晶体管 3609 施加到第六布线 2716， 第六布线 2716 保持在高电 平。
     具体描述第九晶体管 3609 的导通 / 截止的控制。 首先， 第六晶体管 3606 和第七晶 体管 3607 的每一个形成反相器， 且当低电平信号输入到第六晶体管 3606 的栅极端子时， 节 点 3622 的电势 ( 电势 3722) 变为近似 V1。注意， 由于此时电势 3722 是由第六晶体管 3606 和第七晶体管 3607 的电阻比例确定， 电势 3722 变为略高于 V1 的值。此外， 由于当高电平 信号输入到第六晶体管 3606 的栅极端子时， 节点 3622 的电势变为第一布线 2711 的电势和 第七晶体管 3607 的阈值电压绝对值之和， 则节点 3622 的电势变为 V2+|Vth3607|。 因此， 由 于在第一不选择周期、 第二不选择周期和第三不选择周期内， 节点 2721 处于高电平且节点 3622 变为低电平， 则第八晶体管 3608 导通。 因此， 由于第九晶体管 3609 受输入到第三布线 2713 的信号控制， 第九晶体管 3609 在第三不选择周期内导通且在第一不选择周期和第二 不选择周期内截止。另一方面， 由于在设置周期和选择周期内节点 2721 处于低电平且节点 3622 变为高电平， 第八晶体管 3608 截止。 因此， 由于第九晶体管 3609 的栅极端子的电势保 持在位于设置周期的前一个周期的第一不选择周期的电势， 即高电平， 第九晶体管 3609 截 止。
     如上所述， 在图 36 的触发器中， 在第一不选择周期、 第二不选择周期和第三不选 择周期内， V1 施加到第六布线 2716。因此可以进一步抑制该触发器的失灵。这是因为 V1 在该不选择周期内施加到第六布线 2716。此外， 由于在图 36 的触发器中 V1 在该不选择周 期内施加到第六布线 2716， 第六布线 2716 的噪声可以减小。
     此外， 在图 36 的触发器中， 第六晶体管 3606、 第七晶体管 3607、 第八晶体管 3608 和第九晶体管 3609 的特性恶化可以得到抑制。这是因为第六晶体管 3606 仅在该设置 周期和选择周期内导通 ； 第七晶体管 3607 仅在位于该选择周期之后第一不选择周期内该节点 3622 电势下降到 V2+|Vth3607| 的周期内导通 ； 第八晶体管 3608 仅在该第一不 选择周期、 第二不选择周期和第三不选择周期的节点 3623 电势下降到 V2+δ(δ 对应于 |Vth3607|+|Vth3608|) 的周期内导通 ； 且第九晶体管 3609 仅在第三不选择周期内导通。
     注意， 在图 36 的触发器中， 第一晶体管 2701、 第二晶体管 2702、 第三晶体管 2703、 第四晶体管 2704、 第五晶体管 3205、 第六晶体管 3606、 第七晶体管 3607、 第八晶体管 3608 和第九晶体管 3609 都是 P 沟道晶体管。因此在图 36 的触发器中， 即使当多晶硅或者单晶 硅用于各个晶体管的半导体层时， 该制造工艺仍可以简化。
     这里描述第六晶体管 3606、 第七晶体管 3607、 第八晶体管 3608 和第九晶体管 3609 的功能。第六晶体管 3606 具有选择用于施加第二布线 2712 的电势到节点 3622 的时序的 功能， 并作为开关晶体管。第七晶体管 3607 具有选择用于施加第一布线 2711 的电势到节 点 3622 的时序的功能， 并作为二极管。第八晶体管 3608 具有选择用于施加第三布线 2713 的电势到节点 3623 的时序的功能， 并作为开关晶体管。第九晶体管 3609 具有选择用于施 加第二布线 2712 的电势到第六布线 2716 的时序的功能， 并作为开关晶体管。
     注意， 晶体管的布置、 数目等不限于图 36 的情形， 只要与图 36 类似的操作得以执 行即可。因此， 可以附加地提供晶体管、 其他元件 ( 例如， 电阻器或电容器 )、 二极管、 开关、 任何逻辑电路等。
     例如， 如图 38 所示， 电容器 3801 可以在图 36 所示第二晶体管 2702 的栅极端子 和第二端子之间。通过提供电容器 3801， 可以更加稳定地执行选择周期内的自举操作。此 外， 由于第二晶体管 2702 的栅极端子和第二端子之间的寄生电容可以减小， 因此各个晶体 管可以高速地开关。注意， 在电容器 3801 中， 栅极绝缘膜可以用作绝缘层， 且栅电极层和布 线层可以用作导电层 ； 栅极绝缘膜可以用作绝缘层， 且栅电极层和添加有杂质的半导体层 可以用作导电层 ； 或者层间膜 ( 绝缘膜 ) 可以用作绝缘层， 且布线层和透明电极层可以用作 导电层。注意， 与图 36 相同的部分使用相同的标号表示， 并省略了对其的描述。
     也可以对图 39 中的触发器执行与图 36 相似的操作。如图 39 所示， 图 36 所示的 第一晶体管 2701 可以连接成二极管。第一晶体管 2701 连接成二极管， 从而流经第一布线 2711 的电流变小。因此， 第一布线 2711 的布线宽度可以变小。注意， 与图 36 相同的部分使 用相同的标号表示， 并省略了对其的描述。
     此外， 本实施例模式所示的各个触发器可以应用于图 17 和 18 的移位寄存器的每 一个。由于具有三个相位的时钟信号可以与实施例模式 1 至 6 类似地使用， 因此可以节省 功率。此外， 由于连接到各个时钟信号线 ( 第三布线 613、 第四布线 614 和第五布线 615 的 每一个 ) 的触发器 1701 的级数减少为在本实施例模式的各个移位寄存器中使用单一相位 的时钟信号的情形的三分之二， 因此各个时钟信号线的负载可以减小。注意， 与通过使用 N 沟道晶体管形成的触发器应用于图 17 和 18 中的各个移位寄存器的情形相比， 在施加到第 一布线 611 和第二布线 612 的每一个的电势 ； 输入到第三布线 613、 第四布线 614、 第五布线 615 和第六布线 616 的每一个的信号 ； 以及输出到布线 622 的信号的每一个中， 高电平和低 电平被反相。
     此外， 本实施例模式所示的各个移位寄存器可以应用于图 9、 11、 12 和 44 中的各个 显示装置。与实施例模式 1 至 6 类似地， 通过将本实施例模式应用于形成于与像素部相同 的基板上的扫描线驱动器电路， 各个显示装置的寿命可以延长。注意， 本实施例模式所示的移位寄存器和触发器的每一个可以与本说明书中其他 实施例模式所示的显示装置的结构自由地组合。此外， 本实施例模式所示的移位寄存器和 触发器的每一个的结构可以自由地组合。
     [ 实施例模式 8]
     在本实施例模式中， 具有不同于实施例模式 5 至 7 的结构的触发器示于图 40。注 意， 与实施例模式 5 至 7 相似的部分使用相同的标号表示， 并省略了相同部分和具有相似功 能的部分的详细描述。
     图 40 所示触发器包括第一晶体管 2701、 第二晶体管 2702、 第三晶体管 2703、 第四 晶体管 2704、 第五晶体管 3205、 第六晶体管 3606、 第七晶体管 3607、 第八晶体管 3608、 第九 晶体管 3609、 第十晶体管 4010、 第十一晶体管 4011 和第十二晶体管 4012。注意， 该触发器 连接到第一布线 2711、 第二布线 2712、 第三布线 2713、 第四布线 2714、 第五布线 2715、 第六 布线 2716 和第七布线 3217。在本实施例模式中， 第十晶体管 4010、 第十一晶体管 4011 和 第十二晶体管 4012 均为 P 沟道晶体管， 且在栅极 - 源极电压绝对值 (|Vgs|) 超过阈值电压 (Vth) 时 ( 在 Vgs 低于 Vth 时 ) 导通。
     第一晶体管 2701 的第一端子 ( 源极端子和漏极端子之一 ) 连接到第一布线 2711 ； 第一晶体管 2701 的第二端子 ( 源极电子和漏极端子的另一个 ) 连接到第二晶体管 2702 的 栅极端子 ； 且第一晶体管 2701 的栅极端子连接到第五布线 2715。第三晶体管 2703 的第一 端子连接到第二布线 2712 ； 第三晶体管 2703 的第二端子连接到第二晶体管 2702 的栅极端 子； 且第三晶体管 2703 的栅极端子连接到第四布线 2714。第二晶体管 2702 的第一端子连 接到第三布线 2713， 且第二晶体管 2702 的第二端子连接到第六布线 2716。 第四晶体管 2704 的第一端子连接到第二布线 2712 ； 第四晶体管 2704 的第二端子连接到第六布线 2716 ； 且 第四晶体管 2704 的栅极端子连接到第四布线 2714。 第五晶体管 3205 的第一端子连接到第 二布线 2712 ； 第五晶体管 3205 的第二端子连接到第六布线 2716 ； 且第五晶体管 3205 的栅 极端子连接到第七布线 3217。第六晶体管 3606 的第一端子连接到第二布线 2712 ； 第六晶 体管 3606 的第二端子连接到第八晶体管 3608 的栅极端子和第十一晶体管 4011 的栅极端 子； 且第六晶体管 3606 的栅极端子连接到第二晶体管 2702 的栅极端子。第七晶体管 3607 的第一端子连接到第一布线 2711 ； 第七晶体管 3607 的第二端子连接到第八晶体管 3608 的 栅极端子和第十一晶体管 4011 的栅极端子 ； 且第七晶体管 3607 的栅极端子连接到第一布 线 2711。第八晶体管 3608 的第一端子连接到第三布线 2713， 且第八晶体管 3608 的第二端 子连接到第九晶体管 3609 的栅极端子和第四晶体管 4010 的栅极端子。 第九晶体管 3609 的 第一端子连接到第二布线 2712， 且第九晶体管 3609 的第二端子连接到第六布线 2716。 第十 晶体管 4010 的第一端子连接到第二布线 2712， 且第十晶体管 4010 的第二端子连接到第二 晶体管 2702 的栅极端子。第十一晶体管 4011 的第一端子连接到第七布线 3217， 且第十一 晶体管 4011 的第二端子连接到第十二晶体管 4012 的栅极端子。第十二晶体管 4012 的第 一端子连接到第二布线 2712， 且第十二晶体管 4012 的第二端子连接到第二晶体管 2702 的 栅极端子。注意， 第十一晶体管 4011 的第二端子和第十二晶体管 4012 的栅极端子的连接 点使用节点 4024 表示。
     注意， 第三晶体管 2703 的第二端子、 第四晶体管 2704 的第二端子、 第五晶体管 3205 的第二端子、 第六晶体管 3606 的第二端子、 第九晶体管 3609 的第二端子、 第十晶体管4010 的第二端子和第十二晶体管 4012 的第二端子不一定连接到第二布线 2712， 而可以连 接到不同布线。此外， 第三晶体管 2703 的栅极端子和第四晶体管 2704 的栅极端子不一定 连接到第四布线 2714， 而可以连接到不同布线。 此外， 第一晶体管 2701 的第一端子、 第七晶 体管 3607 的第一端子和第七晶体管 3607 的栅极端子不一定连接到第一布线 2711， 而可以 连接到不同布线。另外， 第二晶体管 2702 的第一端子和第八晶体管 3608 的第一端子不一 定连接到第三布线 2713， 而可以连接到不同布线。此外， 第五晶体管 3205 的栅极端子和第 十一晶体管 4011 的第一端子不一定连接到第七布线 3217， 而可以连接到不同布线。
     接下来， 将参考图 41 所示时序图来描述图 40 所示的触发器的操作。注意， 图 41 为图 40 的触发器在与图 27、 32 和 36 所示触发器类似地操作的情形下的时序图。注意， 与 图 28、 33 和 37 相同的部分使用相同标号表示， 并省略对其的描述。
     在图 41 中， 电势 4124 为图 40 中节点 4024 的电势。
     在图 40 的触发器中， 第十晶体管 4010 在第三不选择周期内导通。此外， 因为第二 布线 2712 的电势通过第十晶体管 4010 施加到节点 2721， 节点 2721 可以更稳定地保持在高 电平。另外， 在图 40 的触发器中， 第十二晶体管 4012 在第一不选择周期内导通。此外， 因 为第二布线 2712 的电势通过第十二晶体管 4012 施加到节点 2721， 节点 2721 可以更稳定地 保持在高电平。
     具体描述第十二晶体管 4012 的导通 / 截止的控制。 注意， 第十晶体管 4010 的导通 / 截止的控制类似于实施例模式 7 中所述的第九晶体管 3609 的导通 / 截止的控制。首先， 第六晶体管 3606 和第七晶体管 3607 的每一个形成反相器， 类似于图 36 的触发器。因此， 由于在第一不选择周期、 第二不选择周期和第三不选择周期内， 节点 2721 处于高电平且节 点 3622 变为低电平， 则第十一晶体管 4011 导通。因此， 由于第十二晶体管 4012 受输入到 第七布线 3217 的信号控制， 第十二晶体管 4012 在第二不选择周期内导通且在第一不选择 周期和第三不选择周期内截止。另一方面， 由于在设置周期和选择周期内节点 2721 处于低 电平且节点 3622 变为高电平， 第十一晶体管 4011 截止。因此， 由于第十二晶体管 4012 的 栅极端子的电势保持在位于设置周期的前一个周期的第一不选择周期的电势， 即高电平， 第十二晶体管 4012 截止。
     如上所述， 在图 40 的触发器中， 在第一不选择周期、 第二不选择周期和第三不选 择周期内， V1 施加到第六布线 2716 和节点 2721 的每一个。因此可以进一步抑制该触发器 的失灵。这是因为 V1 在该不选择周期内施加到第六布线 2716 和节点 2721 的每一个。此 外， 由于在图 40 的触发器中 V1 在该不选择周期内施加到第六布线 2716 和节点 2721 的每 一个， 第六布线 2716 和节点 2721 的噪声可以减小。
     此外， 在图 40 的触发器中， 第十晶体管 4010、 第十一晶体管 4011 和第十二晶体 管 4012 的特性恶化可以得到抑制。这是因为第十晶体管 4010 仅在第三不选择周期内导 通； 第十一晶体管 4011 仅在该第一不选择周期、 第二不选择周期和第三不选择周期的节点 4024 电势下降到 V12+ε(ε 对应于 |Vth3607|+|Vth4011|) 的周期内导通 ； 且第十二晶体 管 4012 仅在第二不选择周期内导通。
     注意， 在图 40 的触发器中， 第一晶体管 2701、 第二晶体管 2702、 第三晶体管 2703、 第四晶体管 2704、 第五晶体管 3205、 第六晶体管 3606、 第七晶体管 3607、 第八晶体管 3608、 第九晶体管 3609、 第十晶体管 4010、 第十一晶体管 4011 和第十二晶体管 4012 都是 P 沟道晶体管。因此在图 40 的触发器中， 即使当多晶硅或者单晶硅用于各个晶体管的半导体层时， 制造工艺仍可以简化。
     这里描述第十晶体管 4010、 第十一晶体管 4011 和第十二晶体管 4012 的功能。第 十晶体管 4010 具有施加第二布线 2712 的电势到节点 2721 的功能， 并作为开关晶体管。第 十一晶体管 4011 具有施加第七布线 3217 的电势到节点 4024 的功能， 并作为开关晶体管。 第十二晶体管 4012 具有施加第二布线 2712 的电势到节点 2721 的功能， 并作为开关晶体 管。
     注意， 晶体管的布置、 数目等不限于图 40 的情形， 只要与图 40 类似的操作得以执 行即可。因此， 可以附加地提供晶体管、 其他元件 ( 例如， 电阻器或电容器 )、 二极管、 开关、 任何逻辑电路等。
     例如， 如图 42 所示， 电容器 4201 可以在图 40 所示第二晶体管 2702 的栅极端子 和第二端子之间。通过提供电容器 4201， 可以更加稳定地执行选择周期内的自举操作。此 外， 由于第二晶体管 2702 的栅极端子和第二端子之间的寄生电容可以减小， 因此各个晶体 管可以高速地开关。注意， 在电容器 4201 中， 栅极绝缘膜可以用作绝缘层， 且栅电极层和布 线层可以用作导电层 ； 栅极绝缘膜可以用作绝缘层， 且栅电极层和添加有杂质的半导体层 可以用作导电层 ； 或者层间膜 ( 绝缘膜 ) 可以用作绝缘层， 且布线层和透明电极层可以用作 导电层。注意， 与图 40 相同的部分使用相同的标号表示， 并省略了对其的描述。
     也可以对图 43 中的触发器执行与图 40 相似的操作。如图 43 所示， 图 40 所示的 第一晶体管 2701 可以连接成二极管。第一晶体管 2701 连接成二极管， 从而流经第一布线 2711 的电流变小。因此， 第一布线 2711 的布线宽度可以变小。
     此外， 本实施例模式所示的各个触发器可以应用于图 17 和 18 的移位寄存器的每 一个。由于具有三个相位的时钟信号可以与实施例模式 1 至 7 类似地使用， 因此可以节省 功率。此外， 由于连接到各个时钟信号线 ( 第三布线 613、 第四布线 614 和第五布线 615 的 每一个 ) 的触发器 1701 的级数减少为在本实施例模式的各个移位寄存器中使用单一相位 的时钟信号的情形的三分之二， 因此各个时钟信号线的负载可以减小。注意， 与通过使用 N 沟道晶体管形成的触发器应用于图 17 和 18 中的各个移位寄存器的情形相比， 在施加到第 一布线 611 和第二布线 612 的每一个的电势 ； 输入到第三布线 613、 第四布线 614、 第五布线 615 和第六布线 616 的每一个的信号 ； 以及输出到布线 622 的信号的每一个中， 高电平和低 电平被反相。
     此外， 本实施例模式所示的各个移位寄存器可以应用于图 9、 11、 12 和 44 中的各个 显示装置。与实施例模式 1 至 7 类似地， 通过将本实施例模式应用于形成于与像素部相同 的基板上的扫描线驱动器电路， 各个显示装置的寿命可以延长。
     注意， 本实施例模式所示的移位寄存器和触发器的每一个可以与本说明书中其他 实施例模式所示的显示装置的结构自由地组合。此外， 本实施例模式所示的移位寄存器和 触发器的每一个的结构可以自由地组合。
     [ 实施例模式 9]
     在本实施例模式中， 参考图 46A 和 46B 描述实施例模式 1 至 8 所示的各个显示装 置中包括的像素的示例。
     描述图 46A 和 46B 的每一个中的像素结构。图 46A 所示像素包括晶体管 4601、 电容器 4602 和显示元件 4621。注意， 该像素连接到第一布线 4611、 第二布线 4612 和第三布 线 4613。此外， 描述了下述情形， 如图 46B 所示， 液晶元件 4631 用于显示元件 4621， 其中该 液晶元件 4631 的透光率通过像素电极 4623 和对立电极 4622 之间的电场而改变。注意， 第 一布线 4611 可以称为信号线。此外， 第二布线 4612 可以称为扫描线。另外， 第三布线 4613 可以称为存储电容线。
     注意， 尽管晶体管 4601 为 N 沟道晶体管， 但该晶体管也可以为 P 沟道晶体管。在 实施例模式 1 至 4 中， 优选地 N 沟道晶体管用作晶体管 4601。这是因为， 由于非晶硅可以 用于晶体管的半导体层， 制造工艺可以简化， 且因此制造成本可以降低且生产率可以提高， 还可以制造例如大尺寸显示面板的半导体装置。另外， 即使当多晶硅或者单晶硅用于各个 晶体管的半导体层时， 该制造工艺仍可以简化。在实施例模式 5 至 8 中， 优选地 P 沟道晶体 管用作晶体管 4601。这是因为制造工艺可以简化， 从而制造成本可以降低且生产率可以提 高。
     注意， 第一布线 4611 对应于图 9、 11、 12 和 44 的显示装置中所示的信号线 S1 至 Sm 的任何一条。注意， 第二布线 4612 对应于图 9、 11、 12 和 44 的显示装置中所示的扫描线 G1 至 Gn 的任何一条。
     注意， 尽管第三布线 4613 未示于图 9、 11、 12 和 44， 但如上所述， 优选地第三布线 4613 可根据需要添加到图 9、 11、 12 和 44。
     注意， 图 4602 具有保持显示元件 4621 的像素电极 4623 的电势的功能。因此， 电 容器 4602 连接在像素电极 4623 和第三布线 4613 之间 ； 然而本发明不限于此。仅需要提供 电容器 4602， 从而该电容器 4602 可以保持像素电极 4623 的电势。电容器 4602 可以连接到 另一像素 ( 例如， 前一行的像素 ) 的第二布线 4612， 或者可以连接到对立电极 4622 或者与 对立电极 4622 相对应的电极。此外， 当显示元件 4621 具有电容性能时， 则不一定提供电容 器 4602 和第三布线 4613。
     对于操作方法， 第一布线 4611 被选择以导通晶体管 4601， 且视频信号从第一布线 4611 输入到像素电极 4623 和电容器 4602 的每一个。随后， 显示元件 4621 具有依据该视频 信号的透光率。
     这里描述一种使得显示装置具有高的图像质量的驱动方法。注意， 对于该使得显 示装置具有高的图像质量的驱动方法， 将描述过驱动 (overdriving) 方法、 控制公共线 ( 存 储电容线 ) 的驱动方法、 背光扫描、 高频驱动方法等。此外， 这些驱动方法可以自由地组合。
     首先， 参考图 47A 至 47C 描述过驱动方法。图 47A 示出了显示元件的输出亮度相 对于输入电压的时间变化。虚线所示的相对于输入电压 1 的该显示元件的输出亮度的时间 变化类似于也用虚线表示的输出亮度 1。 也就是说， 尽管用于获得期望的输出亮度 Low 的电 压为 Vi， 但是与元件的响应速度相对应的时间是需要的， 从而在 Vi 作为输入电压而直接输 入时实现期望的输出亮度 Low。
     过驱动是一种提高响应速度的技术。 具体而言， 过驱动是指这样的方法， 其中在通 过将高于 Vi 的电压 Vo 施加到元件特定时间段以增大元件的响应速度之后， 输入电压返回 到 Vi， 从而该元件的输出亮度接近期望的输出亮度 Low。 此时， 输入电压用输入电压 2 表示， 输出亮度用输出亮度 2 表示。由输出亮度 2 曲线图表示的达到期望亮度 Low 的时间短于输 出亮度 1 的曲线图表示的达到期望亮度 Low 的时间。注意， 尽管在图 47A 中描述了输出亮度相对于输入电压发生正变化的情形， 本发 明也包括输出亮度相对于输入电压发生负变化的情形。
     参考图 47B 和 47C 描述用于实现这种驱动的电路。首先， 参考图 47B 描述输入视 频信号 Gi 为具有模拟值的信号 ( 可以为离散值 ) 且输出视频信号 Go 也是具有模拟值的信 号的情形。图 47B 所示的过驱动电路包括编码电路 4701、 帧存储器 4702、 校正电路 4703 和 数模转换器电路 4704。
     首先， 输入视频信号 Gi 输入到编码电路 4701 并被编码。也就是说， 输入视频信号 Gi 从模拟信号转换成具有恰当位数目的数字信号。之后， 转换后的数字信号输入到帧存储 器 4702 和校正电路 4703 的每一个。 保持在帧存储器 4702 内的前一帧的视频信号同时也输 入到校正电路 4703。 随后， 校正电路 4703 依据预先准备的数值表基于该帧的视频信号和前 一帧的视频信号， 输出校正的视频信号。此时， 输出切换信号可以输入到校正电路 4703， 从 而校正的视频信号和该帧的视频信号被切换和输出。接下来， 该校正的视频信号或该帧的 视频信号输入到数模转换器电路 4704。随后输出视频信号 Go 被输出， 该输出视频信号 Go 为依据该校正的视频信号或该帧的视频信号的模拟信号。按照这种方式可以实现过驱动。
     下面， 参考图 47C 描述输入视频信号 Gi 为具有数字值的信号且输出视频信号 Go 也是具有数字值的信号的情形。图 47C 所示的过驱动电路包括帧存储器 4712 和校正电路 4713。
     输入视频信号 Gi 为数字信号， 并被输入到帧存储器 4712 和校正电路 4713。保持 在帧存储器 4712 内的前一帧的视频信号同时也被输入到校正电路 4713。随后， 校正电路 4713 依据预先准备的数值表基于该帧的视频信号和前一帧的视频信号， 输出校正的视频信 号。 此时， 输出切换信号可以输入到校正电路 4713， 从而校正的视频信号和该帧的视频信号 被切换和输出。按照这种方式可以实现过驱动。
     注意， 用于获得校正视频信号的该数值表的组合为 1SF 可具有的灰阶数目和 2SF 可具有的灰阶数目的乘积。该组合的数目越小， 则越优选， 因为存储于校正电路 4713 内的 数据量变小。在本实施例模式中， 暗图像的亮度为半色调中的 0， 直到显示亮图像的子帧达 到最高亮度， 且在显示亮图像的子帧达到该最高亮度之后， 该亮图像的亮度恒定， 直至最大 灰阶被显示， 从而该组合的数目可以变得极小。
     另外注意， 本发明中的过驱动电路还包括输入视频信号 Gi 为模拟信号而输出视 频信号 Go 为数字信号的情形。此时， 仅需从图 47B 所示的电路去除数模转换器电路 4704 即可。 此外， 本发明中的过驱动电路还包括输入视频信号 Gi 为数字信号而输出视频信号 Go 为模拟信号的情形。此时， 仅需从图 47B 所示的电路去除编码电路 4701 即可。
     参考图 48A 和 48B 描述控制公共线电势的驱动。图 48A 为示出了多个像素电路的 图示， 其中在使用类似液晶元件的具有电容性能的显示元件的显示装置中， 一条扫描线设 有一条公共线。图 48A 所示的像素电路的每一个包括晶体管 4801、 辅助电容器 4802、 显示 元件 4803、 视频信号线 4804、 扫描线 4805 和公共线 4806。
     注意， 晶体管 4801、 辅助电容器 4802、 显示元件 4803、 视频信号线 4804、 扫描线 4805 和公共线 4806 分别对应于图 46A 所示的晶体管 4601、 电容器 4602、 显示元件 4621、 第 一布线 4611、 第二布线 4612 和第三布线 4613。
     晶体管 4801 的栅极端子电连接到扫描线 4805 ； 晶体管 4801 的源极端子和漏极端子之一电连接到视频信号线 4804 ； 且晶体管 4801 的源极端子和漏极端子的另一个电连接 到辅助电容器 4802 的端子之一和显示元件 4803 的端子之一。此外， 辅助电容器 4802 的另 一个端子电连接到公共线 4806。
     首先， 由于晶体管 4801 导通， 在扫描线 4805 选择的各个像素中， 对应于视频信号 的电压通过视频信号线 4804 施加到显示元件 4803 和辅助电容器 4802。此时， 当视频信号 为使连接到公共线 4806 的所有像素显示最小灰阶的信号时或者当视频信号为使连接到公 共线 4806 的所有像素显示最大灰阶的信号时， 该视频信号无需通过视频信号线 4804 写入 各个像素。替代通过视频信号线 4804 写入视频信号， 可以通过改变公共线 4806 的电势来 改变施加到显示元件 4803 的电压。
     随后， 图 48B 为示出了多个像素电路的图示， 其中在使用类似液晶元件的具有电 容性能的显示元件的显示装置中， 一条扫描线设有两条公共线。图 48B 所示的像素电路的 每一个包括晶体管 4811、 辅助电容器 4812、 显示元件 4813、 视频信号线 4814、 扫描线 4815、 第一公共线 4816 和第二公共线 4817。
     晶体管 4811 的栅极端子电连接到扫描线 4815 ； 晶体管 4811 的源极端子和漏极端 子之一电连接到视频信号线 4814 ； 且晶体管 4811 的源极端子和漏极端子的另一个电连接 到辅助电容器 4812 的端子之一和显示元件 4813 的端子之一。此外， 辅助电容器 4812 的另 一个端子电连接到第一公共线 4816。另外， 在邻近该像素的像素中， 辅助电容器 4812 的另 一个端子电连接到第二公共线 4817。
     在图 48B 所示的像素电路中， 电连接到一条公共线的像素的数目小。因此， 通过改 变第一公共线 4816 或第二公共线 4817 的电势来替代通过视频信号线 4814 写入视频信号， 施加到显示元件 4813 的变化电压的频率显著增大。此外， 可以进行源反转驱动或点反转驱 动。通过进行源反转驱动或点反转驱动， 元件的可靠性可以改善且闪烁可得到抑制。
     参考图 49A 至 49C 描述扫描背光。图 49A 为示出了其中布置有冷阴极荧光灯的扫 描背光。图 49A 所示的扫描背光包括漫射板 4901 和 N 条冷阴极荧光灯 4902-1 至 4902-N。 该 N 条冷阴极荧光灯 4902-1 至 4902-N 布置在漫射板 4901 的背侧上， 从而该 N 条冷阴极荧 光灯 4902-1 至 4902-N 的亮度变化时可以被扫描。
     参考图 49C 描述在扫描时各条冷阴极荧光灯的亮度变化。首先， 冷阴极荧光灯 4902-1 的亮度改变特定时段。之后， 邻近冷阴极荧光灯 4902-1 的冷阴极荧光灯 4902-2 的 亮度改变相同的时段。按照这种方式， 从冷阴极荧光灯 4902-1 到冷阴极荧光灯 4902-N 顺 序发生亮度改变。尽管在图 49C 中改变特定时段的亮度设置为低于初始亮度， 但也可以设 置为高于初始亮度。此外， 尽管从冷阴极荧光灯 4902-1 到 4902-N 进行扫描， 但是也可以逆 序地从冷阴极荧光灯 4902-N 到 4902-1 进行扫描。
     优选地， 具有低亮度的时段中的背光亮度近似等于其中插入了暗图像的子帧的最 高亮度。具体而言， 当暗图像插入到 1SF 时， 背光亮度优选为 1SF 的最高亮度 Lmax 1 ； 当暗 图像插入到 2SF 时， 背光亮度优选为 2SF 的最高亮度 Lmax 2。
     注意， LED 可以用做扫描背光的光源。这种情况下的扫描背光示于图 49B。图 49B 所示的扫描背光包括漫射板 4911 和 N 光源 4912-1 至 4912-N， 各个光源中布置有 LED。当 LED 用做扫描背光的光源时， 具有背光薄且轻质的优点。此外， 还具有颜色再现区域加宽的 优点。另外， 由于布置在光源 4912-1 至 4912-N 的每一个中的 LED 可以类似地被扫描， 因此也可以获得点扫描背光。通过使用点扫描背光， 运动图像的图像质量可以进一步改善。
     参考图 50A 至 50C 描述高频驱动方法。图 50A 为以 60Hz 的帧频插入暗图像而进 行驱动的视图。标号 5001 表示该帧的亮图像 ； 标号 5002 表示该帧的暗图像 ； 标号 5003 表 示下一帧的亮图像 ； 以及标号 5004 表示下一帧的暗图像。以 60Hz 进行驱动的优点为， 视频 信号的帧率一致性可以容易地获得且图像处理电路不会变得复杂。
     图 50B 为以 90Hz 的帧频插入暗图像而进行驱动的视图。标号 5011 表示该帧的 亮图像 ； 标号 5012 表示该帧的暗图像 ； 标号 5013 表示由该帧、 下一帧和再下一帧形成的第 一图像的亮图像 ； 标号 5014 表示由该帧、 下一帧和再下一帧形成的第一图像的暗图像 ； 标 号 5015 表示由该帧、 下一帧和再下一帧形成的第二图像的亮图像 ； 以及标号 5016 表示由该 帧、 下一帧和再下一帧形成的第二图像的暗图像。以 90Hz 进行驱动的优点为， 外围驱动器 电路的工作频率不是太高且运动图像的图像质量可以有效地改善。
     图 50C 为以 120Hz 的帧频插入暗图像而进行驱动的视图。 标号 5021 表示该帧的亮 图像 ； 标号 5022 表示该帧的暗图像 ； 标号 5023 表示由该帧和下一帧形成的图像的亮图像 ； 标号 5024 表示由该帧和下一帧形成的图像的暗图像 ； 标号 5025 表示下一帧的图像的亮图 像； 标号 5026 表示下一帧的图像的暗图像 ； 标号 5027 表示由下一帧和再下一帧形成的图 像的亮图像 ； 以及标号 5028 表示由下一帧和再下一帧形成的图像的暗图像。以 120Hz 进行 驱动的优点为， 改善运动图像的图像质量的有益效果是显著的且余辉 (after image) 难以 察觉。
     图 51A 至 55B 示出了图 46A 和 46B 所示各个像素的俯视图和剖面图。图 51A 至 55B 具有不同的液晶工作模式。
     首先， 图 51A 和 51B 为一种像素的剖面图和俯视图， 其中在该像素中所谓的 TN 模 式和薄膜晶体管 (TFT) 组合， 该 TN 模式为液晶显示装置的像素结构之一。图 51A 为该像素 的剖面图， 图 51B 为像素的俯视图。此外， 图 51A 所示该像素的剖面图对应于图 51B 所示该 像素的俯视图中的线 a-a’ 。 通过将本发明应用于具有图 51A 和 51B 所示像素结构的液晶显 示装置， 可以低成本地制造该液晶显示装置。
     参考图 51A 描述 TN 模式液晶显示装置的像素结构。 该液晶显示装置包括显示图像 的基本部分， 该基本部分称为液晶面板。该液晶面板的制造如下 ： 两个加工基板彼此贴合， 其间具有几微米的间隙， 且液晶材料注入到该两个基板之间。在图 51A 中， 该两个基板对应 于第一基板 5101 和第二基板 5116。TFT 和像素电极可以形成于第一基板上方， 以及挡光膜 5114、 彩色滤光片 5115、 第四导电层 5113、 间隔物 5117 和第二配向膜 5112 形成于第二基板 上。
     注意， 还可以不在第一基板 5101 上方形成 TFT 来实施本发明。当不形成该 TFT 来 实施本发明时， 步骤数目减少， 制造成本由此可以降低。 此外， 由于结构简单， 生产率可以提 高。另一方面， 当通过形成该 TFT 来实施本发明时， 可以获得更大的显示装置。
     图 51A 和 51B 所示的 TFT 为使用非晶半导体的底栅 TFT， 其优点为通过使用大尺寸 基板可以低成本地制造。然而， 本发明不限于此。对于底栅 TFT， 可以采用的 TFT 结构有沟 道蚀刻型、 沟道保护型等。备选地， 可以使用顶栅型。此外， 不仅可以使用非晶半导体， 而且 还可以使用多晶半导体。
     注意， 还可以不在第二基板 5116 上形成挡光膜 5114 来实施本发明。当不形成挡光膜 5114 来实施本发明时， 步骤数目减少， 制造成本由此可以降低。此外， 由于结构简单， 生产率可以提高。另一方面， 当通过形成挡光膜 5114 来实施本发明时， 可以获得在暗显示 时具有小的光泄漏的显示装置。
     注意， 还可以不在第二基板 5116 上形成彩色滤光片 5115 来实施本发明。当不形 成彩色滤光片 5115 来实施本发明时， 步骤数目减少， 制造成本由此可以降低。此外， 由于结 构简单， 生产率可以提高。另一方面， 当通过形成彩色滤光片 5115 来实施本发明时， 可以获 得可以进行彩色显示的显示装置。
     注意， 还可以通过分散球形间隔物而不是提供间隔物 5117 于第二基板 5116 上来 实施本发明。 当通过分散球形间隔物来实施本发明时， 步骤数目减少， 制造成本由此可以降 低。此外， 由于结构简单， 生产率可以提高。另一方面， 当通过形成间隔物 5117 来实施本发 明时， 间隔物的位置没有变化， 从而两个基板之间的距离可以是均匀的， 且可以获得具有小 的显示不均匀的显示装置。
     接下来描述对第一基板 5101 进行的工艺。具有透光性能的基板优选用于第一基 板 5101。例如， 可以使用石英基板、 玻璃基板或者塑料基板。备选地， 第一基板 5101 可以是 挡光基板、 半导体基板或者 SOI( 绝缘体上硅 ) 基板。
     首先， 第一绝缘膜 5102 形成于第一基板 5101 上方。第一绝缘膜 5102 可以是例如 氧化硅膜、 氮化硅膜或者氮氧化硅 (SiOxNy) 膜的绝缘膜。 备选地， 可以使用具有其中组合至 少两种这些膜的叠层结构的绝缘膜。当通过形成第一绝缘膜 5102 来实施本发明时， 可以防 止对半导体层产生负面影响的来自基板的杂质所致的 TFT 特性变化， 从而可以获得具有高 可靠性的显示装置。另一方面， 当不形成第一绝缘膜 5102 来实施本发明时， 步骤数目减少， 制造成本由此可以降低。此外， 由于结构简单， 生产率可以提高。
     接下来， 第一导电层 5103 形成于第一基板 5101 或者第一绝缘膜 5102 上方。可以 加工该第一导电层 5103 的形状。加工该形状的步骤优选为如下所述。首先， 第一导电层 5103 形成于整个表面上方。此时可以使用例如溅镀设备或 CVD 设备的膜形成设备。接下 来， 光敏抗蚀剂材料形成于在整个表面上方形成的第一导电层 5103 的整个表面上。随后， 该抗蚀剂材料通过光刻、 激光直接绘制方法等暴露于依据期望形状的光之下。 接下来， 或者 曝光的抗蚀剂材料或者不曝光的抗蚀剂材料通过蚀刻而去除， 由此可以获得用于加工第一 导电层 5103 的形状的掩模。之后， 第一导电层 5103 依据所形成的掩模通过蚀刻而去除， 从 而该第一导电层 5103 的形状可以加工成期望的图案。 注意， 用于蚀刻第一导电层 5103 的方 法有化学方法 ( 例如， 湿法蚀刻 ) 和物理方法 ( 例如， 干法蚀刻 )， 且考虑第一导电层 5103 的材料或者用于第一导电层 5103 下的部分的材料的性能等恰当地选择该方法。对于用于 第一导电层 5103 的材料， Mo、 Ti、 Al、 Nd、 Cr 等是优选的。备选地， 可以使用这些材料的叠 层结构。另外备选地， 第一导电层 5103 可以形成为这些材料的合金的单层或叠层结构。
     接下来， 形成第二绝缘膜 5104。此时可以使用例如溅镀设备或 CVD 设备的膜形成 设备。对于用于第二绝缘膜 5104 的材料， 热氧化物膜、 氧化硅膜、 氮化硅膜、 氮氧化硅膜等 是优选的。 备选地， 可以使用这些膜的叠层结构。 尤其优选地， 与第一半导体层 5105 接触的 第二绝缘膜 5104 的一部分为氧化硅膜。这是因为， 当使用氧化硅膜时， 半导体膜 5105 和第 二绝缘膜 5104 之间界面处的陷阱能级减小。当第一导电层 5103 由 Mo 形成时， 与第一导电 层 5103 接触的第二绝缘膜 5104 的一部分为优选氮化硅膜。这是因为氮化硅膜不氧化 Mo。接下来形成第一半导体层 5105。之后， 优选地顺序形成第二半导体层 5106。可以 加工第一半导体层 5105 和第二半导体层 5106 的形状。用于加工这些形状的方法优选为例 如如上所述的光刻方法。 对于用于第一半导体层 5105 的材料， 硅、 锗硅 (SiGe) 等是优选的。 此外， 对于用于第二半导体层 5106 的材料， 包括磷等的硅等是优选的。
     接下来形成第二导电层 5107。此时优选使用溅镀或印刷方法。用于第二导电层 5107 的材料可具有透光性能或反射性。对于用于第二导电层的材料具有透光性能的情形， 可以使用例如通过将氧化锡混合到氧化铟中形成的氧化铟锡 (ITO) 膜、 通过将氧化硅混合 到氧化铟 (ITO) 中形成的氧化铟锡硅 (ITSO) 膜、 通过将氧化锌混合到氧化铟中形成的氧化 铟锌 (IZO) 膜、 氧化锌膜或者氧化锡膜。注意， TZO 是透明导电材料， 通过使用将 2 至 20 重 量％的氧化锌 (ZnO) 混合到 ITO 的靶来溅镀而形成。另一方面， 对于具有反射性的情形， 可 以使用 Ti、 Mo、 Ta、 Cr、 W、 Al 等。此外可以采用其中层叠了 Al 与 Ti、 Mo、 Ta、 Cr 或 W 的两层 结构， 或者其中 Al 夹置在例如 Ti、 Mo、 Ta、 Cr 和 W 的金属之间的三层结构。注意， 可以加工 该第二导电层 5107 的形状。用于加工该形状的方法优选为例如如上所述的光刻方法。可 以使用例如 ECR( 电子回旋共振 ) 或 ICP( 感应耦合等离子体 ) 的高密度等离子体源通过干 法蚀刻设备来进行干法蚀刻。
     接下来形成 TFT 的沟道区。此时， 可以使用第二导电层 5107 为掩模， 进行第二半 导体层 5106 的蚀刻。因此， 掩模数目可以减少， 从而制造成本可以降低。通过对具有导电 性的第二半导体层 5106 进行蚀刻， 去除的部分作为 TFT 的沟道区。注意， 不顺序地形成第 一半导体层 5105 和第二半导体层 5106， 在形成第一半导体层 5105 之后， 在作为 TFT 沟道区 的部分形成和图案化作为停止层的膜， 且随后形成第二半导体层 5106。因此， 由于可以不 使用第二导电层 5107 为掩模来形成 TFT 的沟道区， 布局图案的自由度增加， 这是一个优点。 此外， 当第二半导体层 5106 被蚀刻时， 第一半导体层 5105 不被蚀刻， TFT 的沟道区可以安 全地形成而不导致蚀刻缺陷， 这也是优点。
     接下来形成第三绝缘膜 5108。优选地该第三绝缘膜 5108 具有透光性能。注意， 对 于用于第三绝缘膜 5108 的材料， 无机材料 ( 例如， 氧化硅、 氮化硅或氮氧化硅 )、 具有低介电 常数的有机化合物材料 ( 例如， 光敏或者非光敏有机树脂材料 ) 等是优选的。备选地， 可以 使用包括硅氧烷的材料。硅氧烷这种材料中的骨架结构是由硅 (Si) 和氧 (O) 的键形成的。 至少包括氢的有机基团 ( 例如， 烷基基团或芳香烃 ) 作为取代基。该取代基还可以使用含 氟的基团。备选地， 至少包含氢的有机基团和该含氟基团作为取代基。第三绝缘膜 5108 可 具有叠层结构。注意， 可以加工该第三绝缘膜 5108 的形状。用于加工该形状的方法优选为 例如如上所述的光刻方法。 此时， 通过同时蚀刻第二绝缘膜 5104， 可以形成不仅达到第三绝 缘膜 5108 还达到第一导电层 5103 的接触孔。优选地第三绝缘膜 5108 的表面尽可能平坦。 这是因为液晶分子配向受到与液晶接触的表面的不平坦的负面影响。
     接下来形成第三导电层 5109。 此时， 优选使用溅镀或印刷方法。 注意， 用于第三导 电层 5109 的材料可具有透光性能或反射性， 类似于第二导电层 5107。另外注意， 可以用于 第三导电层 5109 的材料类似于第二导电层 5107 的材料。此外， 可以加工第三导电层 5109 的形状。用于加工该形状的方法类似于第二导电层 5107 的加工方法。
     接下来形成第一配向膜 5110。对于第一配向膜 5110， 可以使用例如聚酰亚胺的聚 合物的膜。在形成第一配向膜 5110 之后， 进行摩擦以控制液晶分子的配向。摩擦是通过使用布摩擦配向膜而在配向膜中形成线的步骤。通过进行摩擦， 配向膜可具有配向性能。
     如上所述形成的第一基板 5101 通过密封剂贴附到设有挡光膜 5114、 彩色滤光片 5115、 第四导电层 5113、 间隔物 5117 和第二配向膜 5112 的第二基板 5116， 该第一和第二基 板之间的间隙为几微米， 且随后， 液晶材料注入到该两个基板之间， 由此制造液晶面板。注 意， 在如图 51A 和 51B 所示的 TN 模式液晶面板中， 第四导电层 5113 可以形成于第二基板 5116 的整个表面上。
     接下来， 描述参考图 51A 和 51B 所示的 TN 模式液晶面板的像素结构的特征。图 51A 所示液晶分子 5118 是长且薄的分子， 各个分子具有长轴和短轴。 在图 51A 中， 各个液晶 分子 5118 通过其长度来表达， 以示出各个液晶分子的方向。也就是说， 液晶分子 5118 的表 达为长的长轴的方向平行于纸面， 且当液晶分子 5118 表达为更短时， 长轴的方向变得更接 近纸面的法线方向。也就是说， 在图 51A 所示的液晶分子 5118 中， 接近第一基板 5101 的液 晶分子的长轴的方向和接近第二基板 5116 的液晶分子的长轴的方向彼此相差 90 度， 且介 于其间的液晶分子 5118 的长轴的方向布置成平滑地连接上述两个方向。也就是说， 图 51A 所示的液晶分子 5118 配向成在第一基板 5101 和第二基板 5116 之间扭转了 90 度。
     接下来参考图 51B 描述应用了本发明的 TN 模式液晶显示装置的像素布局的示例。 应用了本发明的该 TN 模式液晶显示装置的像素可包括扫描线 5121、 视频信号线 5122、 电容 器线 5123、 TFT 5124、 像素电极 5125 和像素电容器 5126。
     由于扫描线 5121 电连接到 TFT 5124 的栅极端子， 因此优选地该扫描线 5121 由第 一导电层 5103 形成。
     由于视频信号线 5122 电连接到 TFT 5124 的源极端子或漏极端子， 因此优选地该 视频信号线 5122 由第二导电层 5107 形成。此外， 由于扫描线 5121 和视频信号线 5122 布 置成矩阵， 因此优选地扫描线 5121 和视频信号线 5122 至少由导电层形成于不同层内。
     电容器线 5123 是通过设为平行于像素电极 5125 而用于形成像素电容器 5126 的 布线， 且优选地该电容器线 5123 由第一导电层 5103 形成。注意， 电容器线 5123 可以沿视 频信号线 5122 延伸， 从而围绕视频信号线 5122， 如图 51B 所示。 因此， 应保持的电极电势随 着视频信号线 5122 电势的变化而变化的现象， 即所谓的串扰可以降低。另外注意， 为了降 低与视频信号线 5122 的交叉电容， 第一半导体层 5105 可以提供于电容器线 5123 和视频信 号线 5122 的交叉区域， 如图 51B 所示。
     TFT 5124 作为电连接视频信号线 5122 和像素电极 5125 的开关。注意如图 51B 所 示， TFT 5124 的源极区和漏极区之一可以提供为围绕该源极区和漏极区的另一个。 因此， 可 以在小的面积内获得宽的沟道， 且可以提高开关能力。另外注意， 如图 51B 所示， TFT 5124 的栅极端子可以提供为围绕第一半导体层 5105。
     像素电极 5125 电连接到 TFT 5124 的源极端子和漏极端子之一。像素电极 5125 为用于将信号电压施加到液晶元件的电极， 该信号电压通过视频信号线 5122 传输。此外， 像素电极 5125 和电容器线 5123 可以形成像素电容器 5126。因此， 像素电极 5125 还可以具 有保持通过视频信号线 5122 传输的信号电压的功能。注意， 像素电极 5125 可以是矩形， 如 图 51B 所示。因此， 像素的孔径率可以增大， 从而该液晶显示装置的效率可以提高。此外， 对于像素电极 5125 使用具有透光性能的材料形成的情形， 可以获得透射液晶显示装置。透 射液晶显示装置具有高的彩色再现能力， 且可以显示具有高的图像质量的图像。 备选地， 对于像素电极 5125 使用具有反射性的材料形成的情形， 可以获得反射液晶显示装置。反射液 晶显示装置在例如室外的明亮环境中具有高的可见度， 且由于不需要背光而可以极大地降 低功耗。注意， 对于像素电极 5125 既使用具有透光性能的材料又使用具有反射性的材料形 成的情形， 则可以获得具有上述二者的优点的半透射液晶显示装置。 另外注意， 对于像素电 极 5125 使用具有反射性的材料形成的情形， 像素电极 5125 的表面可以不平整。因此， 由于 反射光被漫反射， 则可以获得反射光强度分布的角度依存性减小的优点。 也就是说， 可以获 得在任意角度上亮度是均匀的反射液晶显示装置。
     接下来， 描述参考图 52A 和 52B 描述应用了本发明的 VA( 垂直配向 ) 模式液晶显 示装置。图 52A 和 52B 为应用了本发明的 VA 模式液晶显示装置的像素结构之一中的像素 的剖面图和俯视图， 其中在 VA 模式液晶显示装置中采用了配向控制凸出， 从而液晶分子受 到控制以具有各种方向且视角加宽， 即， 所谓的 MVA( 多区域垂直配向 ) 模式。图 52A 为像 素的剖面图， 图 52B 为像素的俯视图。此外， 图 52A 所示该像素的剖面图对应于图 52B 所示 该像素的俯视图中的线 a-a’ 。 通过将本发明应用于具有图 52A 和 52B 所示像素结构的液晶 显示装置， 可以获得具有宽视角、 高响应速度和高对比度的液晶显示装置。
     参考图 52A 描述 MVA 模式液晶显示装置的像素结构。该液晶显示装置包括显示图 像的基本部分， 该基本部分称为液晶面板。该液晶面板的制造如下 ： 两个加工基板彼此贴 合， 其间具有几微米的间隙， 并且液晶材料注入到该两个基板之间。在图 52A 中， 该两个基 板对应于第一基板 5201 和第二基板 5216。TFT 和像素电极可以形成于第一基板上方， 以及 挡光膜 5214、 彩色滤光片 5215、 第四导电层 5213、 间隔物 5217、 第二配向膜 5212 和配向控 制凸出 5219 形成于第二基板上。
     注意， 还可以不在第一基板 5201 上方形成 TFT 来实施本发明。当不形成该 TFT 来 实施本发明时， 步骤数目减少， 制造成本由此可以降低。 此外， 由于结构简单， 生产率可以提 高。另一方面， 当通过形成该 TFT 来实施本发明时， 可以获得更大的显示装置。
     图 52A 和 52B 所示的 TFT 为使用非晶半导体的底栅 TFT， 其优点为通过使用大尺寸 基板可以低成本地制造。然而， 本发明不限于此。对于底栅 TFT， 可以采用的 TFT 结构有沟 道蚀刻型、 沟道保护型等。备选地， 可以使用顶栅型。此外， 不仅可以使用非晶半导体， 而且 还可以使用多晶半导体。
     注意， 还可以不在第二基板 5216 上形成挡光膜 5214 来实施本发明。当不形成挡 光膜 5214 来实施本发明时， 步骤数目减少， 制造成本由此可以降低。此外， 由于结构简单， 生产率可以提高。另一方面， 当通过形成挡光膜 5214 来实施本发明时， 可以获得在暗显示 时具有小的光泄漏的显示装置。
     注意， 还可以不在第二基板 5216 上形成彩色滤光片 5215 来实施本发明。当不形 成彩色滤光片 5215 来实施本发明时， 步骤数目减少， 制造成本由此可以降低。此外， 由于结 构简单， 生产率可以提高。另一方面， 当通过形成彩色滤光片 5215 来实施本发明时， 可以获 得可以进行彩色显示的显示装置。
     注意， 还可以通过分散球形间隔物而不是提供间隔物 5217 于第二基板 5216 上来 实施本发明。 当通过分散球形间隔物来实施本发明时， 步骤数目减少， 制造成本由此可以降 低。此外， 由于结构简单， 生产率可以提高。另一方面， 当通过形成间隔物 5217 来实施本发 明时， 间隔物的位置没有变化， 从而两个基板之间的距离可以是均匀的， 且可以获得具有小的显示不均匀的显示装置。
     接下来， 对于对第一基板 5201 进行的工艺， 可以采用图 51A 和 51B 所述的方法 ； 因 此省略这部分描述。这里， 第一基板 5201、 第一绝缘膜 5202、 第一导电层 5203、 第二绝缘膜 5204、 第一半导体层 5205、 第二半导体层 5206、 第二导电层 5207、 第三绝缘膜 5208、 第三导 电层 5209 和第一配向膜 5210 分别对应于图 51A 中的第一基板 5101、 第一绝缘膜 5102、 第一 导电层 5103、 第二绝缘膜 5104、 第一半导体层 5105、 第二半导体层 5106、 第二导电层 5107、 第三绝缘膜 5108、 第三导电层 5109 和第一配向膜 5110。 注意， 尽管未在图中示出， 配向控制 凸出仍可以提供于第一基板侧上。因此， 液晶分子的配向可以更安全地得到控制。此外， 配 向膜 5210 和第二配向膜 5212 可以是垂直配向膜。因此， 液晶分子 5218 可以垂直地配向。
     如上所述形成的第一基板 5201 通过密封剂贴附到设有挡光膜 5214、 彩色滤光片 5215、 第四导电层 5213、 间隔物 5217 和第二配向膜 5212 的第二基板 5216， 该第一和第二基 板之间的间隙为几微米， 且随后， 液晶材料注入到该两个基板之间， 由此制造液晶面板。注 意， 在如图 52A 和 52B 所示的 MVA 模式液晶面板中， 第四导电层 5213 可以形成于第二基板 5216 的整个表面上。此外， 配向控制凸出 5219 可以形成， 从而接触第四导电层 5213。尽管 配向控制凸出 5219 的形状不受限制， 具有平滑曲线的形状是优选的。因此， 由于邻近液晶 分子 5218 的配向变得极为相似， 配向缺陷可以减少。此外， 可以减少其中第二配向膜 5212 被配向控制凸出 5219 断开的配向膜缺陷。
     接下来， 描述参考图 52A 和 52B 所示的 MVA 模式液晶面板的像素结构的特征。图 52A 所示液晶分子 5218 是长且薄的分子， 各个分子具有长轴和短轴。 在图 52A 中， 各个液晶 分子 5218 通过其长度来表达， 以示出各个液晶分子的方向。也就是说， 液晶分子 5218 的表 达为长的长轴的方向平行于纸面， 且当液晶分子 5218 表达为更短时， 长轴的方向变得更接 近纸面的法线方向。也就是说， 在图 52A 所示的各个液晶分子 5218 配向成长轴的方向垂直 于该配向膜。因此， 在提供有配向控制凸出 5219 的部分中， 液晶分子 5218 以配向控制凸出 5219 为中心而径向地配向。采用这种状态， 可以获得具有宽视角的液晶显示装置。
     接下来参考图 52B 描述应用了本发明的 MVA 模式液晶显示装置的像素布局的示 例。 应用了本发明的该 MVA 模式液晶显示装置的像素可包括扫描线 5221、 视频信号线 5222、 电容器线 5223、 TFT 5224、 像素电极 5225、 像素电容器 5226 和配向控制凸出 5219。
     由于扫描线 5221 电连接到 TFT 5224 的栅极端子， 因此优选地该扫描线 5221 由第 一导电层 5203 形成。
     由于视频信号线 5222 电连接到 TFT 5224 的源极端子或漏极端子， 因此优选地该 视频信号线 5222 由第二导电层 5207 形成。此外， 由于扫描线 5221 和视频信号线 5222 布 置成矩阵， 因此优选地扫描线 5221 和视频信号线 5222 至少由导电层形成于不同层内。
     电容器线 5223 是通过设为平行于像素电极 5225 而用于形成像素电容器 5226 的 布线， 且优选地该电容器线 5223 由第一导电层 5203 形成。注意， 电容器线 5223 可以沿视 频信号线 5222 延伸， 从而围绕视频信号线 5222， 如图 52B 所示。 因此， 应保持的电极电势随 着视频信号线 5222 电势的变化而变化的现象， 即所谓的串扰可以降低。另外注意， 为了降 低与视频信号线 5222 的交叉电容， 第一半导体层 5205 可以提供于电容器线 5223 和视频信 号线 5222 的交叉区域， 如图 52B 所示。
     TFT 5224 作为电连接视频信号线 5222 和像素电极 5225 的开关。注意如图 52B 所示， TFT 5224 的源极区和漏极区之一可以提供为围绕该源极区和漏极区的另一个。 因此， 可 以在小的面积内获得宽的沟道， 且可以提高开关能力。另外注意， 如图 52B 所示， TFT 5224 的栅极端子可以提供为围绕第一半导体层 5205。
     像素电极 5225 电连接到 TFT 5224 的源极端子和漏极端子之一。像素电极 5225 为用于将信号电压施加到液晶元件的电极， 该信号电压通过视频信号线 5222 传输。此外， 像素电极 5225 和电容器线 5223 可以形成像素电容器 5226。因此， 像素电极 5225 还可以具 有保持通过视频信号线 5222 传输的信号电压的功能。注意， 像素电极 5225 可以是矩形， 如 图 52B 所示。因此， 像素的孔径率可以增大， 从而该液晶显示装置的效率可以提高。此外， 对于像素电极 5225 使用具有透光性能的材料形成的情形， 可以获得透射液晶显示装置。透 射液晶显示装置具有高的彩色再现能力， 且可以显示具有高的图像质量的图像。 备选地， 对 于像素电极 5225 使用具有反射性的材料形成的情形， 可以获得反射液晶显示装置。反射液 晶显示装置在例如室外的明亮环境中具有高的可见度， 且由于不需要背光而可以极大地降 低功耗。注意， 对于像素电极 5225 既使用具有透光性能的材料又使用具有反射性的材料形 成的情形， 则可以获得具有上述二者的优点的半透射液晶显示装置。 另外注意， 对于像素电 极 5225 使用具有反射性的材料形成的情形， 像素电极 5225 的表面可以不平整。因此， 由于 反射光被漫反射， 则可以获得反射光强度分布的角度依存性减小的优点。 也就是说， 可以获 得在任意角度上亮度是均匀的反射液晶显示装置。
     接下来， 描述参考图 53A 和 53B 描述应用了本发明的 VA( 垂直配向 ) 模式液晶显 示装置的另一个示例。图 53A 和 53B 为应用了本发明的 VA 模式液晶显示装置的像素结构 之一中的像素的剖面图和俯视图， 其中第四导电层 5313 被图案化， 从而液晶分子受到控制 以具有各种方向且视角加宽， 即， 所谓的 PVA( 图案化垂直配向 ) 模式。图 53A 为像素的剖 面图， 图 53B 为像素的俯视图。此外， 图 53A 所示该像素的剖面图对应于图 53B 所示该像素 的俯视图中的线 a-a’ 。 通过将本发明应用于具有图 53A 和 53B 所示像素结构的液晶显示装 置， 可以获得具有宽视角、 高响应速度和高对比度的液晶显示装置。
     参考图 53A 描述 PVA 模式液晶显示装置的像素结构。该液晶显示装置包括显示图 像的基本部分， 该基本部分称为液晶面板。该液晶面板的制造如下 ： 两个加工基板彼此贴 合， 其间具有几微米的间隙， 以及液晶材料注入到该两个基板之间。在图 53A 中， 该两个基 板对应于第一基板 5301 和第二基板 5316。TFT 和像素电极可以形成于第一基板上方， 以及 挡光膜 5314、 彩色滤光片 5315、 第四导电层 5313、 间隔物 5317 和第二配向膜 5312 形成于第 二基板上。
     注意， 还可以不在第一基板 5301 上方形成 TFT 来实施本发明。当不形成该 TFT 来 实施本发明时， 步骤数目减少， 制造成本由此可以降低。此外， 由于结构简单， 产率可以提 高。另一方面， 当通过形成该 TFT 来实施本发明时， 可以获得更大的显示装置。
     图 53A 和 53B 所示的 TFT 为使用非晶半导体的底栅 TFT， 其优点为通过使用大尺寸 基板可以低成本地制造。然而， 本发明不限于此。对于底栅 TFT， 可以采用的 TFT 结构有沟 道蚀刻型、 沟道保护型等。备选地， 可以使用顶栅型。此外， 不仅可以使用非晶半导体， 而且 还可以使用多晶半导体。
     注意， 还可以不在第二基板 5316 上形成挡光膜 5314 来实施本发明。当不形成挡 光膜 5314 来实施本发明时， 步骤数目减少， 制造成本由此可以降低。此外， 由于结构简单，生产率可以提高。另一方面， 当通过形成挡光膜 5314 来实施本发明时， 可以获得在暗显示 时具有小的光泄漏的显示装置。
     注意， 还可以不在第二基板 5316 上形成彩色滤光片 5315 来实施本发明。当不形 成彩色滤光片 5315 来实施本发明时， 步骤数目减少， 制造成本由此可以降低。此外， 由于结 构简单， 生产率可以提高。另一方面， 当通过形成彩色滤光片 5315 来实施本发明时， 可以获 得可以进行彩色显示的显示装置。
     注意， 还可以通过分散球形间隔物而不是提供间隔物 5317 于第二基板 5316 上来 实施本发明。 当通过分散球形间隔物来实施本发明时， 步骤数目减少， 制造成本由此可以降 低。此外， 由于结构简单， 生产率可以提高。另一方面， 当通过形成间隔物 5317 来实施本发 明时， 间隔物的位置没有变化， 从而两个基板之间的距离可以是均匀的， 且可以获得具有小 的显示不均匀的显示装置。
     接下来， 对于对第一基板 5301 进行的工艺， 可以采用图 51A 和 51B 所述的方法 ； 因 此省略这部分描述。这里， 第一基板 5301、 第一绝缘膜 5302、 第一导电层 5303、 第二绝缘膜 5304、 第一半导体层 5305、 第二半导体层 5306、 第二导电层 5307、 第三绝缘膜 5308、 第三导 电层 5309 和第一配向膜 5310 分别对应于图 51A 中的第一基板 5101、 第一绝缘膜 5102、 第一 导电层 5103、 第二绝缘膜 5104、 第一半导体层 5105、 第二半导体层 5106、 第二导电层 5107、 第三绝缘膜 5108、 第三导电层 5109 和第一配向膜 5110。注意， 电极槽口部可以提供于第一 基板 5301 侧上的第三导电层 5309。因此， 液晶分子的配向可以更安全地得到控制。此外， 配向膜 5310 和第二配向膜 5312 可以是垂直配向膜。 因此， 液晶分子 5318 可以垂直地配向。
     如上所述形成的第一基板 5301 通过密封剂贴附到设有挡光膜 5314、 彩色滤光片 5315、 第四导电层 5313、 间隔物 5317 和第二配向膜 5312 的第二基板 5316， 该第一和第二基 板之间的间隙为几微米， 且随后， 液晶材料注入到该两个基板之间， 由此制造液晶面板。注 意， 在如图 53A 和 53B 所示的 PVA 模式液晶面板中， 第四导电层 5313 可以图案化以形成电 极槽口部 5319。另外注意， 尽管电极槽口部 5319 的形状不受限制， 组合了具有不同方向的 多个矩形的形状是优选的。 因此， 由于可以形成具有不同配向的多个区域， 因此可以获得具 有宽视角的液晶显示装置。此外， 在电极槽口部 5319 和第四导电层 5313 边界处的第四导 电层 5313 的形状优选为平滑曲线。因此， 由于邻近液晶分子 5318 的配向极为相似， 配向缺 陷可以减少。此外， 可以减少其中第二配向膜 5312 被电极槽口部 5319 断开的配向膜缺陷。
     接下来， 描述参考图 53A 和 53B 所示的 PVA 模式液晶面板的像素结构的特征。图 53A 所示液晶分子 5318 是长且薄的分子， 各个分子具有长轴和短轴。 在图 53A 中， 各个液晶 分子 5318 通过其长度来表达， 以示出各个液晶分子的方向。也就是说， 液晶分子 5318 的表 达为长的长轴的方向平行于纸面， 且当液晶分子 5318 表达为更短时， 长轴的方向变得更接 近纸面的法线方向。也就是说， 在图 53A 所示的各个液晶分子 5318 配向成长轴的方向垂直 于该配向膜。因此， 在提供有电极槽口部的部分中， 液晶分子 5318 以电极槽口部 5319 和第 四导电层 5313 之间的边界为中心而径向地配向。采用这种状态， 可以获得具有宽视角的液 晶显示装置。
     接下来参考图 53B 描述应用了本发明的 PVA 模式液晶显示装置的像素布局的示 例。 应用了本发明的该 PVA 模式液晶显示装置的像素可包括扫描线 5321、 视频信号线 5322、 电容器线 5323、 TFT 5324、 像素电极 5325、 像素电容器 5326 和电极槽口部 5319。由于扫描线 5321 电连接到 TFT 5324 的栅极端子， 因此优选地该扫描线 5321 由第 一导电层 5303 形成。
     由于视频信号线 5322 电连接到 TFT 5324 的源极端子或漏极端子， 因此优选地该 视频信号线 5322 由第二导电层 5307 形成。此外， 由于扫描线 5321 和视频信号线 5322 布 置成矩阵， 因此优选地扫描线 5321 和视频信号线 5322 至少由导电层形成于不同层内。
     电容器线 5323 是通过设为平行于像素电极 5325 而用于形成像素电容器 5326 的 布线， 且优选地该电容器线 5323 由第一导电层 5303 形成。注意， 电容器线 5323 可以沿视 频信号线 5322 延伸， 从而围绕视频信号线 5322， 如图 53B 所示。 因此， 应保持的电极电势随 着视频信号线 5322 电势的变化而变化的现象， 即所谓的串扰可以降低。另外注意， 为了降 低与视频信号线 5322 的交叉电容， 第一半导体层 5305 可以提供于电容器线 5323 和视频信 号线 5322 的交叉区域， 如图 53B 所示。
     TFT 5324 作为电连接视频信号线 5322 和像素电极 5325 的开关。注意如图 53B 所 示， TFT 5324 的源极区和漏极区之一可以提供为围绕该源极区和漏极区的另一个。 因此， 可 以在小的面积内获得宽的沟道， 且可以提高开关能力。另外注意， 如图 53B 所示， TFT 5324 的栅极端子可以提供为围绕第一半导体层 5305。
     像素电极 5325 电连接到 TFT 5324 的源极端子和漏极端子之一。 像素电极 5325 为 用于将信号电压施加到液晶元件的电极， 该信号电压通过视频信号线 5322 传输。此外， 像 素电极 5325 和电容器线 5323 可以形成像素电容器 5326。因此， 像素电极 5325 还可以具有 保持通过视频信号线 5322 传输的信号电压的功能。优选地， 像素电极 5325 在不存在电极 槽口部 5319 的部分中具有槽口部， 该槽口部对应于提供到第四导电层 5313 的电极槽口部 5319 的形状， 如图 53B 所示。因此， 由于可以形成具有液晶分子 5318 的不同配向的多个区 域， 可以获得具有宽视角的液晶显示装置。此外， 对于像素电极 5325 使用具有透光性能的 材料形成的情形， 可以获得透射液晶显示装置。 透射液晶显示装置具有高的彩色再现能力， 且可以显示具有高的图像质量的图像。备选地， 对于像素电极 5325 使用具有反射性的材料 形成的情形， 可以获得反射液晶显示装置。反射液晶显示装置在例如室外的明亮环境中具 有高的可见度， 且由于不需要背光而可以极大地降低功耗。注意， 对于像素电极 5325 既使 用具有透光性能的材料又使用具有反射性的材料形成的情形， 则可以获得具有上述二者的 优点的半透射液晶显示装置。另外注意， 对于像素电极 5325 使用具有反射性的材料形成的 情形， 像素电极 5325 的表面可以不平整。因此， 由于反射光被漫反射， 则可以获得反射光强 度分布的角度依存性减小的优点。也就是说， 可以获得在任意角度上亮度是均匀的反射液 晶显示装置。
     接下来， 描述参考图 54A 和 54B 描述应用了本发明的横向电场模式液晶显示装置。 图 54A 和 54B 为应用了本发明的横向电场模式液晶显示装置的像素结构之一中的像素的 剖面图和俯视图， 该液晶显示装置进行切换， 使得液晶分子总是与相对于基板沿水平方向， 其中通过将像素电极 5425 和公共电极 5423 图案化成梳状而横向地施加电场， 即， 所谓的 IPS( 面内切换 ) 模式。图 54A 为像素的剖面图， 图 54B 为像素的俯视图。此外， 图 54A 所示 该像素的剖面图对应于图 54B 所示该像素的俯视图中的线 a-a’ 。 通过将本发明应用于具有 图 54A 和 54B 所示像素结构的液晶显示装置， 可以获得具有理论上宽视角和与灰阶的依存 性小的响应速度的液晶显示装置。参考图 54A 描述 IPS 模式液晶显示装置的像素结构。该液晶显示装置包括显示图 像的基本部分， 该基本部分称为液晶面板。该液晶面板的制造如下 ： 两个加工基板彼此贴 合， 其间具有几微米的间隙， 以及液晶材料注入到该两个基板之间。在图 54A 中， 该两个基 板对应于第一基板 5401 和第二基板 5416。TFT 和像素电极可以形成于第一基板上方， 以及 挡光膜 5414、 彩色滤光片 5415、 间隔物 5417 和第二配向膜 5412 形成于第二基板上。
     注意， 还可以不在第一基板 5401 上方形成 TFT 来实施本发明。当不形成该 TFT 来 实施本发明时， 步骤数目减少， 制造成本由此可以降低。 此外， 由于结构简单， 生产率可以提 高。另一方面， 当通过形成该 TFT 来实施本发明时， 可以获得更大的显示装置。
     图 54A 和 54B 所示的 TFT 为使用非晶半导体的底栅 TFT， 其优点为通过使用大尺寸 基板可以低成本地制造。然而， 本发明不限于此。对于底栅 TFT， 可以采用的 TFT 结构有沟 道蚀刻型、 沟道保护型等。备选地， 可以使用顶栅型。此外， 不仅可以使用非晶半导体， 而且 还可以使用多晶半导体。
     注意， 还可以不在第二基板 5416 上形成挡光膜 5414 来实施本发明。当不形成挡 光膜 5414 来实施本发明时， 步骤数目减少， 制造成本由此可以降低。此外， 由于结构简单， 生产率可以提高。另一方面， 当通过形成挡光膜 5414 来实施本发明时， 可以获得在暗显示 时具有小的光泄漏的显示装置。
     注意， 还可以不在第二基板 5416 上形成彩色滤光片 5415 来实施本发明。当不形 成彩色滤光片 5415 来实施本发明时， 步骤数目减少， 制造成本由此可以降低。此外， 由于结 构简单， 生产率可以提高。另一方面， 当通过形成彩色滤光片 5415 来实施本发明时， 可以获 得可以进行彩色显示的显示装置。
     注意， 还可以通过分散球形间隔物而不是提供间隔物 5417 于第二基板 5416 上来 实施本发明。 当通过分散球形间隔物来实施本发明时， 步骤数目减少， 制造成本由此可以降 低。此外， 由于结构简单， 生产率可以提高。另一方面， 当通过形成间隔物 5417 来实施本发 明时， 间隔物的位置没有变化， 从而两个基板之间的距离可以是均匀的， 且可以获得具有小 的显示不均匀的显示装置。
     接下来， 对于对第一基板 5401 进行的工艺， 可以采用图 51A 和 51B 所述的方法 ； 因 此省略这部分描述。这里， 第一基板 5401、 第一绝缘膜 5402、 第一导电层 5403、 第二绝缘膜 5404、 第一半导体层 5405、 第二半导体层 5406、 第二导电层 5407、 第三绝缘膜 5408、 第三导 电层 5409 和第一配向膜 5410 分别对应于图 51A 中的第一基板 5101、 第一绝缘膜 5102、 第一 导电层 5103、 第二绝缘膜 5104、 第一半导体层 5105、 第二半导体层 5106、 第二导电层 5107、 第三绝缘膜 5108、 第三导电层 5109 和第一配向膜 5110。注意， 第一基板 5401 侧上的第三 导电层 5409 可以图案化成彼此啮合的梳状。此外， 梳状电极之一可以电连接到 TFT 5424 的源极端子和漏极端子之一， 且梳状电极的另一个可以电连接到公共电极 5423。 因此， 横向 电场可以有效地施加于液晶分子 5418。
     如上所述形成的第一基板 5401 通过密封剂贴附到设有挡光膜 5414、 彩色滤光片 5415、 间隔物 5417 和第二配向膜 5412 的第二基板 5416， 该第一和第二基板之间的间隙为 几微米， 且随后， 液晶材料注入到该两个基板之间， 由此制造液晶面板。 注意， 尽管图中未示 出， 导电层可以形成于第二基板 5416 侧上。通过在第二基板 5416 侧上形成导电层， 来自外 部的电磁波噪声的负面影响可以减少。接下来， 描述参考图 54A 和 54B 所示的 IPS 模式液晶面板的像素结构的特征。图 54A 所示液晶分子 5418 是长且薄的分子， 各个分子具有长轴和短轴。 在图 54A 中， 各个液晶 分子 5418 通过其长度来表达， 以示出各个液晶分子的方向。也就是说， 液晶分子 5418 的表 达为长的长轴的方向平行于纸面， 且当液晶分子 5418 表达为更短时， 长轴的方向变得更接 近纸面的法线方向。也就是说， 在图 54A 所示的各个液晶分子 5418 配向成长轴的方向总是 与相对于基板沿水平方向。尽管图 54A 示出了未施加电场的状态下的配向， 当电场施加到 各个液晶分子 5418 时， 各个液晶分子在水平面内旋转， 同时长轴的方向保持总是与相对于 基板沿水平方向。采用这种状态， 可以获得具有宽视角的液晶显示装置。
     接下来参考图 54B 描述应用了本发明的 IPS 模式液晶显示装置的像素布局的示 例。 应用了本发明的该 IPS 模式液晶显示装置的像素可包括扫描线 5421、 视频信号线 5422、 公共电极 5423、 TFT 5424 和像素电极 5425。
     由于扫描线 5421 电连接到 TFT 5424 的栅极端子， 因此优选地该扫描线 5421 由第 一导电层 5403 形成。
     由于视频信号线 5422 电连接到 TFT 5424 的源极端子或漏极端子， 因此优选地该 视频信号线 5422 由第二导电层 5407 形成。此外， 由于扫描线 5421 和视频信号线 5422 布 置成矩阵， 因此优选地扫描线 5421 和视频信号线 5422 至少由导电层形成于不同层内。注 意， 如图 54B 所示， 视频信号线 5422 可以形成为随像素内的像素电极 5425 和公共电极 5423 的形状而弯曲。因此， 像素的孔径率可以增大， 从而该液晶显示装置的效率可以提高。
     公共电极 5423 是通过设为平行于像素电极 5425 而用于产生横向电场的布线， 且 优选地该公共电极 5423 由第一导电层 5403 和第三导电层 5409 形成。注意， 公共电极 5423 可以沿视频信号线 5422 延伸， 从而围绕视频信号线 5422， 如图 54B 所示。因此， 应保持的 电极电势随着视频信号线 5422 电势的变化而变化的现象， 即所谓的串扰可以降低。另外注 意， 为了降低与视频信号线 5422 的交叉电容， 第一半导体层 5405 可以提供于公共电极 5423 和视频信号线 5422 的交叉区域， 如图 54B 所示。
     TFT 5424 作为电连接视频信号线 5422 和像素电极 5425 的开关。注意如图 54B 所 示， TFT 5424 的源极区和漏极区之一可以提供为围绕该源极区和漏极区的另一个。 因此， 可 以在小的面积内获得宽的沟道， 且可以增大开关能力。另外注意， 如图 54B 所示， TFT 5424 的栅极端子可以提供为围绕第一半导体层 5405。
     像素电极 5425 电连接到 TFT 5424 的源极端子和漏极端子之一。像素电极 5425 为用于将信号电压施加到液晶元件的电极， 该信号电压通过视频信号线 5422 传输。此外， 像素电极 5425 和公共电极 5423 可以形成像素电容器 5426。因此， 像素电极 5425 还可以 具有保持通过视频信号线 5422 传输的信号电压的功能。注意， 像素电极 5425 和梳状公共 电极 5423 的每一个可以具有弯曲的梳状， 如图 54B 所示。因此， 由于可以形成具有液晶分 子 5418 的不同配向的多个区域， 可以获得具有宽视角的液晶显示装置。此外， 对于像素电 极 5425 和梳状公共电极 5423 的每一个使用具有透光性能的材料形成的情形， 可以获得透 射液晶显示装置。透射液晶显示装置具有高的彩色再现能力， 且可以显示具有高的图像质 量的图像。备选地， 对于像素电极 5425 和梳状公共电极 5423 的每一个使用具有反射性的 材料形成的情形， 可以获得反射液晶显示装置。反射液晶显示装置在例如室外的明亮环境 中具有高的可见度， 且由于不需要背光而可以极大地降低功耗。注意， 对于像素电极 5425和梳状公共电极 5423 的每一个既使用具有透光性能的材料又使用具有反射性的材料形成 的情形， 则可以获得具有上述二者的优点的半透射液晶显示装置。 另外注意， 对于像素电极 5425 和梳状公共电极 5423 的每一个使用具有反射性的材料形成的情形， 像素电极 5425 和 梳状公共电极 5423 的每一个的表面可以不平整。因此， 由于反射光被漫反射， 则可以获得 反射光强度分布的角度依存性减小的优点。也就是说， 可以获得在任意角度上亮度是均匀 的反射液晶显示装置。
     尽管像素电极 5425 和梳状公共电极 5423 均由第三导电层 5409 形成， 可以应用本 发明的像素结构不限于此且可以恰当地选择。例如， 像素电极 5425 和梳状公共电极 5423 可均由第二导电层 5407 形成 ； 像素电极 5425 和梳状公共电极 5423 可均由第一导电层 5403 形成 ； 其中一个可由第三导电层 5409 形成且其另一个由第二导电层 5407 形成 ； 其中一个 可由第三导电层 5409 形成且其另一个由第一导电层 5403 形成 ； 或者其中一个可由第二导 电层 5407 形成且其另一个由第一导电层 5403 形成。
     接下来， 描述参考图 55A 和 55B 描述应用了本发明的另一种横向电场模式液晶显 示装置。 图 55A 和 55B 为横向电场模式液晶显示装置的另一种像素结构的视图， 该液晶显示 装置进行切换， 使得液晶分子总是相对于基板处于沿水平方向。更具体而言， 图 55A 和 55B 为应用了本发明的所谓 FFS( 边缘场切换 ) 模式的像素的剖面图和俯视图， 在该模式中， 像 素电极 5525 和公共电极 5523 之一图案化成梳状， 另一个在交叠该梳状的区域形成为平面 形状， 从而横向地施加电场。图 55A 为像素的剖面图， 图 55B 为像素的俯视图。此外， 图 55A 所示该像素的剖面图对应于图 55B 所示该像素的俯视图中的线 a-a’ 。 通过将本发明应用于 具有图 55A 和 55B 所示像素结构的液晶显示装置， 可以获得具有理论上宽视角和与灰阶的 依存性小的响应速度的液晶显示装置。
     参考图 55A 描述 FFS 模式液晶显示装置的像素结构。该液晶显示装置包括显示图 像的基本部分， 该基本部分称为液晶面板。该液晶面板的制造如下 ： 两个加工基板彼此贴 合， 其间具有几微米的间隙， 并且液晶材料注入到该两个基板之间。在图 55A 中， 该两个基 板对应于第一基板 5501 和第二基板 5516。TFT 和像素电极可以形成于第一基板上方， 以及 挡光膜 5514、 彩色滤光片 5515、 间隔物 5517 和第二配向膜 5512 形成于第二基板上。
     注意， 还可以不在第一基板 5501 上方形成 TFT 来实施本发明。当不形成该 TFT 来 实施本发明时， 步骤数目减少， 制造成本由此可以降低。 此外， 由于结构简单， 生产率可以提 高。另一方面， 当通过形成该 TFT 来实施本发明时， 可以获得更大的显示装置。
     图 55A 和 55B 所示的 TFT 为使用非晶半导体的底栅 TFT， 其优点为通过使用大尺寸 基板可以低成本地制造。然而， 本发明不限于此。对于底栅 TFT， 可以采用的 TFT 结构有沟 道蚀刻型、 沟道保护型等。备选地， 可以使用顶栅型。此外， 不仅可以使用非晶半导体， 而且 还可以使用多晶半导体。
     注意， 还可以不在第二基板 5516 上形成挡光膜 5514 来实施本发明。当不形成挡 光膜 5514 来实施本发明时， 步骤数目减少， 制造成本由此可以降低。此外， 由于结构简单， 生产率可以提高。另一方面， 当通过形成挡光膜 5514 来实施本发明时， 可以获得在暗显示 时具有小的光泄漏的显示装置。
     注意， 还可以不在第二基板 5516 上形成彩色滤光片 5515 来实施本发明。当不形 成彩色滤光片 5515 来实施本发明时， 步骤数目减少， 制造成本由此可以降低。此外， 由于结构简单， 生产率可以提高。另一方面， 当通过形成彩色滤光片 5515 来实施本发明时， 可以获 得可以进行彩色显示的显示装置。
     注意， 还可以通过分散球形间隔物而不是提供间隔物 5517 于第二基板 5516 上来 实施本发明。 当通过分散球形间隔物来实施本发明时， 步骤数目减少， 制造成本由此可以降 低。此外， 由于结构简单， 生产率可以提高。另一方面， 当通过形成间隔物 5517 来实施本发 明时， 间隔物的位置没有变化， 从而两个基板之间的距离可以是均匀的， 且可以获得具有小 的显示不均匀的显示装置。
     接下来， 对于对第一基板 5501 进行的工艺， 可以采用图 51A 和 51B 所述的方法 ； 因 此省略这部分描述。这里， 第一基板 5501、 第一绝缘膜 5502、 第一导电层 5503、 第二绝缘膜 5504、 第一半导体层 5505、 第二半导体层 5506、 第二导电层 5507、 第三绝缘膜 5508、 第三导 电层 5509 和第一配向膜 5510 分别对应于图 51A 中的第一基板 5101、 第一绝缘膜 5102、 第一 导电层 5103、 第二绝缘膜 5104、 第一半导体层 5105、 第二半导体层 5106、 第二导电层 5107、 第三绝缘膜 5108、 第三导电层 5109 和第一配向膜 5110。
     然而， 第四绝缘膜 5519 和第四导电层 5513 可以形成于第一基板 5501 侧上， 这不 同于图 51A 和 51B。 更具体而言， 可以在第三导电层 5509 图案化之后形成第四绝缘膜 5519 ； 可以在第四绝缘膜 5519 图案化以形成接触孔之后形成第四导电层 5513 ； 且可以在第四导 电层 5513 类似地图案化之后形成第一配向膜 5510。对于第四绝缘膜 5519 和第四导电层 5513 的材料和加工方法， 可以使用与第三绝缘膜 5508 和第三导电层 5509 类似的材料和加 工方法。此外， 该梳状电极可电连接到 TFT 5524 的源极端子和漏极端子之一， 且平面电极 横向电场可以有效地施加于液晶分子 5518。 可以电连接到公共电极 5523。因此，
     如上所述形成的第一基板 5501 通过密封剂贴附到设有挡光膜 5514、 彩色滤光片 5515、 间隔物 5517 和第二配向膜 5512 的第二基板 5516， 该第一和第二基板之间的间隙为 几微米， 且随后， 液晶材料注入到该两个基板之间， 由此制造液晶面板。 注意， 尽管图中未示 出， 导电层可以形成于第二基板 5516 侧上。通过在第二基板 5516 侧上形成导电层， 来自外 部的电磁波噪声的负面影响可以减少。
     接下来， 描述参考图 55A 和 55B 所示的 FFS 模式液晶面板的像素结构的特征。图 55A 所示液晶分子 5518 是长且薄的分子， 各个分子具有长轴和短轴。 在图 55A 中， 各个液晶 分子 5518 通过其长度来表达， 以示出各个液晶分子的方向。也就是说， 液晶分子 5518 的表 达为长的长轴的方向平行于纸面， 且当液晶分子 5518 表达为更短时， 长轴的方向变得更接 近纸面的法线方向。也就是说， 在图 55A 所示的各个液晶分子 5518 配向成长轴的方向总是 与相对于基板沿水平方向。尽管图 55A 示出了未施加电场的状态下的配向， 当电场施加到 各个液晶分子 5518 时， 各个液晶分子在水平面内旋转， 同时长轴的方向保持总是与相对于 基板沿水平方向。采用这种状态， 可以获得具有宽视角的液晶显示装置。
     接下来参考图 55B 描述应用了本发明的 FFS 模式液晶显示装置的像素布局的示 例。 应用了本发明的该 FFS 模式液晶显示装置的像素可包括扫描线 5521、 视频信号线 5522、 公共电极 5523、 TFT 5524 和像素电极 5525。
     由于扫描线 5521 电连接到 TFT 5524 的栅极端子， 因此优选地该扫描线 5521 由第 一导电层 5503 形成。
     由于视频信号线 5522 电连接到 TFT 5524 的源极端子或漏极端子， 因此优选地该视频信号线 5522 由第二导电层 5507 形成。此外， 由于扫描线 5521 和视频信号线 5522 布 置成矩阵， 因此优选地扫描线 5521 和视频信号线 5522 至少由导电层形成于不同层内。注 意， 如图 55B 所示， 视频信号线 5522 可以形成为随像素内的像素电极 5525 的形状而弯曲。 因此， 像素的孔径率可以增大， 从而该液晶显示装置的效率可以提高。
     公共电极 5523 是通过设为平行于像素电极 5525 而用于产生横向电场的布线， 且 优选地该公共电极 5523 由第一导电层 5503 和第三导电层 5509 形成。注意， 公共电极 5523 可以沿视频信号线 5522 形成， 如图 55B 所示。 因此， 应保持的电极电势随着视频信号线 5522 电势的变化而变化的现象， 即所谓的串扰可以降低。 另外注意， 为了降低与视频信号线 5522 的交叉电容， 第一半导体层 5505 可以提供于公共电极 5523 和视频信号线 5522 的交叉区 域， 如图 55B 所示。
     TFT 5524 作为电连接视频信号线 5522 和像素电极 5525 的开关。注意如图 55B 所 示， TFT 5524 的源极区和漏极区之一可以提供为围绕该源极区和漏极区的另一个。 因此， 可 以在小的面积内获得宽的沟道， 且可以增大开关能力。另外注意， 如图 55B 所示， TFT 5524 的栅极端子可以提供为围绕第一半导体层 5505。
     像素电极 5525 电连接到 TFT 5524 的源极端子和漏极端子之一。像素电极 5525 为用于将信号电压施加到液晶元件的电极， 该信号电压通过视频信号线 5522 传输。此外， 像素电极 5525 和公共电极 5523 可以形成像素电容器 5526。因此， 像素电极 5525 还可以 具有保持通过视频信号线 5522 传输的信号电压的功能。注意， 像素电极 5525 和梳状公共 电极 5523 的每一个可以具有弯曲的梳状， 如图 55B 所示。因此， 由于可以形成具有液晶分 子 5518 的不同配向的多个区域， 可以获得具有宽视角的液晶显示装置。此外， 对于像素电 极 5525 和梳状公共电极 5523 的每一个使用具有透光性能的材料形成的情形， 可以获得透 射液晶显示装置。透射液晶显示装置具有高的彩色再现能力， 且可以显示具有高的图像质 量的图像。备选地， 对于像素电极 5525 和梳状公共电极 5523 的每一个使用具有反射性的 材料形成的情形， 可以获得反射液晶显示装置。反射液晶显示装置在例如室外的明亮环境 中具有高的可见度， 且由于不需要背光而可以极大地降低功耗。注意， 对于像素电极 5525 和梳状公共电极 5523 的每一个既使用具有透光性能的材料又使用具有反射性的材料形成 的情形， 则可以获得具有上述二者的优点的半透射液晶显示装置。 另外注意， 对于像素电极 5525 和梳状公共电极 5523 的每一个使用具有反射性的材料形成的情形， 像素电极 5525 和 梳状公共电极 5523 的每一个的表面可以不平整。因此， 由于反射光被漫反射， 则可以获得 反射光强度分布的角度依存性减小的优点。也就是说， 可以获得在任意角度上亮度是均匀 的反射液晶显示装置。
     尽管梳状像素电极 5525 是由第四导电层 5513 形成且平面公共电极 5523 是由第 三导电层 5509 形成， 可以应用本发明的像素结构不限于此且可以恰当地选择， 只要该结构 满足特定条件即可。更具体而言， 与平面电极相比， 该梳状电极可以置于从第一基板 5501 观察时更接近液晶。 这是因为横向电场总是产生于从梳状电极察看时与平面电极相对的侧 上。 也就是说， 这是因为梳状电极需要置为较平面电极更接近液晶， 从而向液晶施加横向电 场。
     为了满足该条件， 例如， 梳状电极可由第四导电层 5513 形成且平面电极可由第三 导电层 5509 形成 ； 梳状电极可由第四导电层 5513 形成且平面电极可由第二导电层 5507 形成； 梳状电极可由第四导电层 5513 形成且平面电极可由第一导电层 5503 形成 ； 梳状电极 可由第三导电层 5509 形成且平面电极可由第二导电层 5507 形成 ； 梳状电极可由第三导电 层 5509 形成且平面电极可由第一导电层 5503 形成 ； 或者梳状电极可由第二导电层 5507 形 成且平面电极可由第一导电层 5503 形成。尽管梳状电极电连接到 TFT 5524 的源极区和漏 极区之一且平面电极电连接到公共电极 5523， 但是这些连接可以相反。 这种情况下， 可以单 独形成用于各个像素的平面电极。
     注意， 对于本发明的液晶显示装置所包括的液晶元件的工作模式， 可以自由地使 用 TN( 扭曲向列 ) 模式、 IPS( 面内切换 ) 模式、 FFS( 边缘场切换 ) 模式、 MVA( 多区域垂直 配向 ) 模式、 PVA( 图案化垂直配向 ) 模式、 ASM( 轴对称配向微单元 ) 模式、 OCB( 光学补偿 弯曲 ) 模式、 FLC( 铁电液晶 ) 模式、 AFLC( 反铁电液晶 ) 模式、 PDLC( 聚合物分散液晶 ) 模 式等。
     通过将前述实施例模式所示的显示装置的结构应用于液晶显示装置， 晶体管特性 的恶化可以得到抑制。因此， 可以防止由于晶体管特性恶化所致的移位寄存器失灵。此外， 可以抑制由移位寄存器失灵所致的液晶显示装置的显示缺陷。
     注意， 本实施例模式所示的像素结构可以与本说明书中其他实施例模式所示的显 示装置的结构自由地组合。此外， 本实施例模式所示的像素结构可以自由地组合。
     [ 实施例模式 10]
     在本实施例模式中， 描述实施例模式 1 至 8 所示的显示装置中包括的像素的示例， 本实施例模式不同于实施例模式 9。
     描述图 65A 的像素结构。 图 65A 所示像素电路包括电容器 6500、 第一晶体管 6501、 第二晶体管 6502 和显示元件 6521。像素连接到第一布线 6511、 第二布线 6512 和第三布线 6513。在显示元件 6521 中， 发光层夹置于像素电极和对立电极 6522 之间。显示元件 6521 可以使用电流从像素电极流到对立电极 6522 的 EL 元件。注意， 第一布线 6511 可以称为信 号线 ； 第二布线 6512 可以称为电源线 ； 且第三布线 6513 可以称为扫描线。 第一晶体管 6501 可称为驱动晶体管， 第二晶体管 6502 可称为选择晶体管。
     描述例如 EL 元件的发光元件作为显示元件 6521 的情形。
     注意， 图中晶体管 6501 和 6502 为 N 沟道晶体管 ； 然而这些晶体管可以为 P 沟道晶 体管。在实施例模式 1 至 4 中， 优选地 N 沟道晶体管用作晶体管 6501 和 6502。这是因为， 由于非晶硅可以用于晶体管的半导体层， 因此可以实现制造工艺简化， 制造成本降低以及 生产率提高。此外， 这是因为可以形成例如大尺寸显示面板的半导体装置。即使当多晶硅 或者单晶硅用于晶体管的半导体层时， 仍可以实现制造工艺的简化。此外， 在实施例模式 5 至 8 中， 优选地 P 沟道晶体管用作晶体管 6501 和 6502。这是因为可以实现制造工艺简化， 制造成本降低以及生产率提高。
     注意， 第一布线 6511 对应于图 9、 11、 12 和 44 的各个显示装置中所示的信号线 S1 至 Sm 的任何一条。注意， 第三布线 6513 对应于图 9、 11、 12 和 44 的各个显示装置中所示的 扫描线 G1 至 Gn 的任何一条。
     另外注意， 第二布线 6512 未示于图 9、 11、 12 和 44 ； 然而如上所述， 该布线可根据 需要添加到图 9、 11、 12 和 44。
     第一晶体管 6501 的第一端子连接到第二布线 6512， 且第一晶体管 6501 的第二端子连接到显示元件 6521 的像素电极。第二晶体管 6502 的第一端子连接到第一布线 6511， 第二晶体管 6502 的第二端子连接到第一晶体管 6501 的栅极端子， 且第二晶体管 6502 的栅 极端子连接到第三布线 6513。电容器 6500 的第一电极连接到第二布线 6512， 电容器 6500 的第二电极连接到第一晶体管 6501 的栅极端子。
     电容器 6500 具有保持第一晶体管 6501 的栅极端子电压的功能。因此， 尽管电容 器 6500 连接在第一晶体管 6501 和第二布线 6512 之间， 但本发明不限于此。下述情形是可 接受的， 即， 只要电容器 6500 设为保持第一晶体管 6501 的栅极端子电压 ； 且该电容器 6500 可以连接到其他像素 ( 例如， 前一行的像素 ) 的第三布线 6513。此外， 当使用第一晶体管 6501 的栅极电容时， 可以省略电容器 6500。
     对于操作方法， 第三布线 6513 被选择， 第二晶体管 6502 导通， 且视频信号从第一 布线 6511 输入到电容器 6500 及第一晶体管 6501 的栅极端子。因此， 第一晶体管 6501 依 据其栅极 - 源极电压施加电流至显示元件 6521， 显示元件 6521 由此发光。
     用于表达灰阶的该显示装置的驱动方法包括模拟灰阶方法和数字灰阶方法。 该模 拟灰阶方法包括以模拟方式控制显示元件的发射强度的方法和以模拟方式控制显示元件 的发光周期的方法。在模拟灰阶方法中， 经常使用以模拟方式控制显示元件的发射强度的 方法。另一方面， 在数字灰阶方法中， 以数字方式通过控制显示元件的导通 / 截止来表达灰 阶。 对于数字灰阶方法的情形， 由于可以使用数字信号来处理数据， 因此具有高噪声电阻的 优点 ； 然而， 由于数字驱动方法仅具有发光状态和不发光状态的两种状态， 数字驱动方法仅 能单独地显示两个灰阶。因此， 已经通过与其他方法组合来实现多灰阶显示。多灰阶显示 的技术包括面积灰阶方法， 其中像素的发光面积被加权和选择以进行灰阶显示， 和时间灰 阶方法， 其中发光周期被加权和选择以进行灰阶显示。
     当数字灰阶方法和时间灰阶方法组合时， 一个帧周期划分为多个子帧周期 (SFn)， 如图 68 所示。各个子帧周期包括具有初始化周期、 阈值电压写入周期和数据写入周期 的地址周期 (Ta)， 以及发光周期 (Ts)。注意， 一个帧周期内提供的子帧周期的数目对应 于显示位的数目 n。此外， 在一个帧周期内， 相应子帧周期的发光周期的长度比例设置为 2(n-1) ∶ 2(n-2) ∶ ... ∶ 2 ∶ 1。在各个发光周期内选择显示元件的光发射和不光发射， 通过利用一个帧周期内该显示元件发光的总时间的差异来表达灰阶。在一个帧周期内， 当 总发光时间长时亮度高， 且当总发光时间短时亮度低。图 68 示出了 4 位灰阶的示例， 其中 4 一个帧周期划分成四个子帧周期， 且 2 ＝ 16 个灰阶水平可以通过组合发光周期来表达。 注 意， 即使当发光周期的长度的比例不是 2 次幂的比例， 仍可以表达灰阶。此外， 子帧周期可 以进一步划分。
     注意， 当多灰阶显示通过上述时间灰阶方法来实现时， 低阶位的发光周期的长度 短； 因此， 下一帧周期的数据写入操作在该发光周期结束之后立即开始时， 交叠前一子帧周 期的数据写入操作， 正常操作由此无法进行。因此， 第三晶体管 6503 设于第一晶体管 6501 的栅极端子和第三布线 6513 之间， 如图 65B 所示 ； 并且第三晶体管 6503 在该发光周期的一 部分内导通且第一晶体管 6501 强制截止， 从而提供强制达成不发光状态的擦除周期， 且因 此可以表达所有行所需的长度短于数据写入周期的光发射。注意， 第三晶体管 6503 的导通 / 截止受第四布线 6514 控制。因此， 无需说， 图 65B 所示结构对于模拟灰阶方法尤为有效， 但是对于组合数字灰阶方法和时间灰阶方法的方法也是有效的。注意， 由于仅要求电流不流到显示元件从而获得不发光状态， 因此通过例如降低第二布线 6512 的电势同时通过如 上所述地截止第一晶体管 6501， 则可以获得该不发光状态。 备选地， 开关可另外设于第一晶 体管 6501 和第二布线 6512 之间， 且第一晶体管 6501 和第二布线 6512 可以通过使用该开 关而不电连接， 从而可以获得不发光状态。此外， 开关可另外设于第一晶体管 6501 和显示 元件 6521 的像素电极之间， 且通过使用该开关， 电流停止流到显示元件 6521， 从而可以获 得不发光状态。
     接下来， 参考图 66 描述不同于图 65A 和图 65B 的像素结构。
     描述图 66 的像素结构。图 66 所示像素电路包括电容器 6600、 第一晶体管 6601、 第二晶体管 6602、 第三晶体管 6603 和显示元件 6621。像素连接到第一布线 6611、 第二布 线 6612、 第三布线 6613 和第四布线 6614。显示元件 6621 夹置于像素电极和对立电极 6622 之间。显示元件 6621 可以使用电流从像素电极流到对立电极 6622 的 EL 元件。注意， 第 一布线 6611 可以称为信号线 ； 第二布线 6612 可以称为电源线 ； 且第三布线 6613 和第四布 线 6614 可以称为第一和第二扫描线。第一晶体管 6601 可称为驱动晶体管 ； 且第二晶体管 6602 和第三晶体管 6603 可称为第一和第二开关晶体管。
     描述例如 EL 元件的发光元件作为显示元件 6621 的情形。
     注意， 图中第一、 第二和第三晶体管 6601、 6602 和 6603 为 N 沟道晶体管 ； 然而这些 晶体管可以为 P 沟道晶体管。在实施例模式 1 至 4 中， 优选地 N 沟道晶体管用作第一、 第二 和第三晶体管 6601、 6602 和 6603。这是因为由于非晶硅可以用于晶体管的半导体层， 因此 可以实现制造工艺简化， 制造成本降低以及产率提高。 此外， 这是因为可以形成例如大尺寸 显示面板的半导体装置。即使当多晶硅或者单晶硅用于晶体管的半导体层时， 仍可以实现 制造工艺的简化。此外， 在实施例模式 5 至 8 中， 优选地 P 沟道晶体管用作第一、 第二和第 三晶体管 6601、 6602 和 6603。这是因为可以实现制造工艺简化， 制造成本降低以及生产率 提高。
     注意， 第一布线 6611 对应于图 9、 11、 12 和 44 的各个显示装置中所示的信号线 S1 至 Sm 的任何一条。注意， 第三布线 6613 对应于图 9、 11、 12 和 44 的各个显示装置中所示的 扫描线 G1 至 Gn 的任何一条。
     另外注意， 第二布线 6612 和第四布线 6614 未示于图 9、 11、 12 和 44 ； 然而如上所 述， 这些布线可根据需要添加到图 9、 11、 12 和 44。
     第一晶体管 6601 的第一端子连接到第二布线 6612， 且第一晶体管 6601 的第二端 子连接到显示元件 6621 的像素电极。第二晶体管 6602 的第一端子连接到第一布线 6611， 第二晶体管 6602 的第二端子连接到显示元件 6621 的像素电极， 且第二晶体管 6602 的栅极 端子连接到第三布线 6613。第三晶体管 6603 的第一端子连接到第二布线 6612， 第三晶体 管 6603 的第二端子连接到第一晶体管 6601 的栅极端子， 且第三晶体管 6603 的栅极端子连 接到第四布线 6614。电容器 6600 的第一电极连接到第一晶体管 6601 的栅极端子， 且电容 器 6600 的第二电极连接到显示元件 6621 的像素电极。
     对于驱动方法， 第三布线 6613 和第四布线 6614 被选择， 第二晶体管 6602 和第三 晶体管 6603 导通， 且第二布线 6612 的电势降低到与对立电极 6622 近似相等的电势。 随后， 与视频信号对应的电流从第二布线 6612 施加 ( 视频信号输入 ) 到第一布线 6611。因此， 第 一晶体管 6601 的栅极端子电压变为对应于该视频信号的值， 且此时， 第一晶体管 6601 的栅极 - 源极电压 ( 栅极端子和第二端子之间的电势差 ) 保持在电容器 6600 内。随后， 第二晶 体管 6602 和第三晶体管 6603 截止， 且第二布线 6612 的电势增加， 从而电流开始流到显示 元件 6621。此时， 第一晶体管 6601 的栅极 - 源极电压被电容器 6600 保持在与视频信号对 应的电势 ； 因此， 视频信号的电流和流到显示元件 6621 的电流变为相同的值。 这样， 显示元 件 6621 发射亮度与视频信号相对应的光。
     接下来， 参考图 67 描述不同于图 66 的像素结构。
     描述图 67 的像素结构。图 67 所示像素电路包括电容器 6700、 第一晶体管 6701、 第二晶体管 6702、 第三晶体管 6703、 第四晶体管 6704 和显示元件 6721。 像素连接到第一布 线 6711、 第二布线 6712、 第三布线 6713、 第四布线 6714 和第五布线 6715。在显示元件 6721 中， 发光层夹置于像素电极和对立电极 6722 之间。显示元件 6721 可以使用电流从像素电 极流到对立电极 6722 的 EL 元件。注意， 第一布线 6711 可以称为信号线 ； 第二布线 6712 可 以称为电源线 ； 第三布线 6713 和第四布线 6714 可以称为第一和第二扫描线 ； 且第五布线 6715 可以称为存储电容器线。 第一晶体管 6701 和第二晶体管 6702 可称为第一和第二驱动 晶体管 ； 且第三晶体管 6703 和第四晶体管 6704 可称为第一和第二开关晶体管。注意， 第一 晶体管 6701 和第二晶体管 6702 彼此耦合， 从而提供所谓的电流镜结构。
     描述例如 EL 元件的发光元件作为显示元件 6721 的情形。
     注意， 图中第一、 第二、 第三和第四晶体管 6701、 6702、 6703 和 6704 为 N 沟道晶体 管； 然而这些晶体管可以为 P 沟道晶体管。在实施例模式 1 至 4 中， 优选地 N 沟道晶体管用 作第一、 第二、 第三和第四晶体管 6701、 6702、 6703 和 6704。这是因为由于非晶硅可以用于 晶体管的半导体层， 因此可以实现制造工艺简化， 制造成本降低以及生产率提高。此外， 这 是因为可以形成例如大尺寸显示面板的半导体装置。 即使当多晶硅或者单晶硅用于晶体管 的半导体层时， 仍可以实现制造工艺的简化。此外， 在实施例模式 5 至 8 中， 优选地 P 沟道 晶体管用作第一、 第二、 第三和第四晶体管 6701、 6702、 6703 和 6704。这是因为可以实现制 造工艺简化， 制造成本降低以及生产率提高。
     注意， 第一布线 6711 对应于图 9、 11、 12 和 44 的各个显示装置中所示的信号线 S1 至 Sm 的任何一条。注意， 第三布线 6713 对应于图 9、 11、 12 和 44 的各个显示装置中所示的 扫描线 G1 至 Gn 的任何一条。
     注意， 第二、 第四和第五布线 6712、 6714 和 6715 未示于图 9、 11、 12 和 44 ； 然而如 上所述， 这些布线可根据需要添加到图 9、 11、 12 和 44。
     第一晶体管 6701 的第一端子连接到第二布线 6712， 且第一晶体管 6701 的第二端 子连接到显示元件 6721 的像素电极。 第二晶体管 6702 的第一端子连接到第三晶体管 6703 的第二端子， 且第二晶体管 6702 的第二端子连接到显示元件 6721 的像素电极。第三晶体 管 6703 的第一端子连接到第一晶体管 6701 的栅极端子和第二晶体管 6702 的栅极端子， 且 第三晶体管 6703 的栅极端子连接到第四布线 6714。第四晶体管 6704 的第一端子连接到 第一布线 6711， 第四晶体管 6704 的第二端子连接到第一晶体管 6701 的栅极端子和第二晶 体管 6702 的栅极端子， 且第四晶体管 6704 的栅极端子连接到第三布线 6713。电容器 6700 的第一电极连接到第五布线 6715， 且电容器 6700 的第二电极连接到第一晶体管 6701 的栅 极端子和第二晶体管 6702 的栅极端子。
     注意， 电容器 6700 具有保持第一晶体管 6701 和第二晶体管 6702 的栅极端子电压的功能。因此， 尽管电容器 6700 连接在第五布线 6715 和第一晶体管 6701 及第二晶体管 6702 的栅极端子之间 ； 但本发明不限于此。下述情形是可接受的， 即， 只要电容器 6700 设 为保持第一晶体管 6701 和第二晶体管 6702 的栅极端子电压， 且该电容器 6700 可以连接到 其他像素 ( 例如， 前一行的像素 ) 的第三布线 6713。此外， 当使用第一晶体管 6701 和第二 晶体管 6702 的栅极电容时， 可以省略电容器 6700。
     对于驱动方法， 第三布线 6713 和第四布线 6714 被选择， 且第三晶体管 6703 和第 四晶体管 6704 导通。随后， 与视频信号对应的电流从第一布线 6711 施加 ( 视频信号输入 ) 到显示元件 6721。 因此， 第一晶体管 6701 和第二晶体管 6702 的栅极端子电压变为对应于该 视频信号的值， 并保持在电容器 6700 内。随后， 第三晶体管 6703 和第四晶体管 6704 截止。 随后， 第一晶体管 6701 将与视频信号对应的电流施加到显示元件 6721， 且显示元件 6721 发 射亮度与视频信号相对应的光。
     接下来， 描述图 69A 和 69B 所示的各个像素的剖面图。
     图 69A 示出了包括两个 TFT 的像素中的元件的布局示例。图 69B 位图 69A 中沿 X-X’ 的剖面图。注意， 图 69A 中的布局示例可以应用于图 65A 所示的像素。
     如图 69A 所示， 本发明的像素可包括第一 TFT 6905、 第一布线 6906、 第二布线 6907、 第二 TFT 6908、 第三布线 6911、 对立电极 6912、 电容器 6913、 像素电极 6915、 隔离壁 6916、 有机导电膜 6917、 有机薄膜 6918 和基板 6919。注意， 优选地第一 TFT 6905 作为开关 TFT， 第一布线 6906 作为栅极信号线， 第二布线 6907 作为源极信号线， 第二 TFT 6908 作为 驱动 TFT， 且第三布线 6911 作为电流源线。
     如图 69A 所示， 优选地第一 TFT 6905 的栅电极电连接到第一布线 6906， 第一 TFT 6905 的源极端子或漏极端子之一电连接到第二布线 6907， 且第一 TFT 6905 的源极端子或 漏极端子的另一个电连接到第二 TFT 6908 的栅极端子和电容器 6913 的一个电极。注意， 第一 TFT6905 的栅电极可包括多个栅电极， 如图 69A 所示。因此， 第一 TFT 6905 截止状态 下的漏电流可以减小。
     优选地第二 TFT 6908 的源极端子或漏极端子之一电连接到第三布线 6911， 且第 二 TFT 6908 的源极端子或漏极端子的另一个电连接到像素电极 6915。 因此， 流到像素电极 6915 的电流可以受第二 TFT6908 控制。
     有机导电膜 6917 可以设于像素电极 6915 上方， 且有机薄膜 ( 有机化合物层 )6918 可以进一步设于该有机导电膜 6917 上方。对立电极 6912 可设于有机薄膜 ( 有机化合物 层 )6918 上方。注意， 对立电极 6912 可形成于将形成于所有像素的整个表面上方， 从而公 共地连接到所有像素， 或者可以使用阴影掩模等来图案化。
     从有机薄膜 ( 有机化合物层 )6918 发射的光透射经过像素电极 6915 或对立电极 6912。这种情况下， 在图 69B 中， 光发射到像素电极侧， 即其上形成了 TFT 等的侧的情形称 为底部发射 ； 光发射到对立电极侧的情形称为顶部发射。
     对于底部发射的情形， 优选地像素电极 6915 是由透光导电膜形成。对于顶部发射 的情形， 优选地对立电极 6912 是由透光导电膜形成。
     在用于彩色显示的发光装置中， 具有 RGB 的各种发光颜色的 EL 元件可以单独地形 成， 或者具有单一颜色的 EL 元件可以形成于整个表面上， 且 RGB 的发光可以通过使用彩色 滤光片来获得。注意， 图 69A 和 69B 所示的结构为示例， 除了图 69A 和 69B 所示的结构之外， 各种 结构可以用于像素布局、 剖面结构、 EL 元件的电极的层叠顺序等。此外， 除了图中所示的由 有机薄膜形成的元件之外， 发光层可以使用各种元件， 例如诸如 LED 的结晶元件和由无机 薄膜形成的元件。
     接下来， 参考图 70A 描述包括三个 TFT 的像素内的元件的布局示例。图 70B 为图 70A 中沿 X-X’ 的剖面图。注意， 图 70A 中的布局示例可以应用于图 65A 所示的像素。
     如图 70A 所示， 本发明的像素可包括基板 7000、 第一布线 7001、 第二布线 7002、 第三布线 7003、 第四布线 7004、 第一 TFT 7005、 第二 TFT 7006、 第三 TFT 7007、 像素电极 7008、 隔离壁 7011、 有机导电膜 7012、 有机薄膜 7013 和对立电极 7014。 注意， 优选地第一布 线 7001 作为源极信号线， 第二布线 7002 作为用于写入的栅极信号线， 第三布线 7003 作为 用于擦除的栅极信号线， 第四布线 7004 作为电流源线， 第一 TFT 7005 作为开关 TFT， 第二 TFT 7006 作为擦除 TFT， 且第三 TFT 7007 作为驱动 TFT。
     如图 70A 所示， 优选地第一 TFT 7005 的栅电极电连接到第二布线 7002， 第一 TFT 7005 的源极端子或漏极端子之一电连接到第一布线 7001， 且第一 TFT 7005 的源极端子或 漏极端子的另一个电连接到第三 TFT 7007 的栅极端子。注意， 第一 TFT 7005 的栅电极可 包括多个栅电极， 如图 70A 所示。因此， 第一 TFT 7005 截止状态下的漏电流可以减小。
     优选地第二 TFT 7006 的栅电极电连接到第三布线 7003， 第二 TFT7006 的源极端子 或漏极端子之一电连接到第四布线 7004， 且第二 TFT7006 的源极端子或漏极端子的另一个 电连接到第三 TFT 7007 的栅极端子。注意， 第二 TFT 7006 的栅电极可包括多个栅电极， 如 图 70A 所示。因此， 第二 TFT 7006 截止状态下的漏电流可以减小。
     优选地第三 TFT 7007 的源极端子或漏极端子之一电连接到第四布线 7004， 第三 TFT 7007 的源极端子或漏极端子的另一个电连接到像素电极 7008。因此， 流到像素电极 7008 的电流可以受第三 TFT 7007 控制。
     有机导电膜 7012 可以设于像素电极 7008 上方， 且有机薄膜 ( 有机化合物层 )7013 可以进一步设于该有机导电膜 7012 上方。对立电极 7014 可设于有机薄膜 ( 有机化合物 层 )7013 上方。注意， 对立电极 7014 可形成于将形成于所有像素的整个表面上方， 从而公 共地连接到所有像素， 或者可以使用阴影掩模等来图案化。
     从有机薄膜 ( 有机化合物层 )7013 发射的光透射经过像素电极 7008 或对立电极 7014。这种情况下， 在图 70B 中， 光发射到像素电极侧， 即其上形成了 TFT 等的侧的情形称 为底部发射 ； 光发射到对立电极侧的情形称为顶部发射。
     对于底部发射的情形， 优选地像素电极 7008 是由透光导电膜形成。对于顶部发射 的情形， 优选地对立电极 7014 是由透光导电膜形成。
     在用于彩色显示的发光装置中， 具有 RGB 的各种发光颜色的 EL 元件可以单独地形 成， 或者具有单一颜色的 EL 元件可以形成于整个表面上， 且 RGB 的发光可以通过使用彩色 滤光片来获得。
     注意， 图 70A 和 70B 所示的结构为示例， 除了图 70A 和 70B 所示的结构之外， 各种 结构可以用于像素布局、 剖面结构、 EL 元件的电极的层叠顺序等。此外， 除了图中所示的由 有机薄膜形成的元件之外， 发光层可以使用各种元件， 例如诸如 LED 的结晶元件和由无机 薄膜形成的元件。接下来， 参考图 71A 描述包括四个 TFT 的像素内的元件的布局示例。图 71B 为图 71A 中沿 X-X’ 的剖面图。
     如图 71A 所示， 本发明的像素可包括基板 7100、 第一布线 7101、 第二布线 7102、 第三布线 7103、 第四布线 7104、 第一 TFT 7105、 第二 TFT 7106、 第三 TFT 7107、 第四 TFT 7108、 像素电极 7109、 第五布线 7111、 第六布线 7112、 隔离壁 7121、 有机导电膜 7122、 有机 薄膜 7123 和对立电极 7124。注意， 优选地第一布线 7101 作为源极信号线， 第二布线 7102 作为用于写入的栅极信号线， 第三布线 7103 作为用于擦除的栅极信号线， 第四布线 7104 作 为用于反向偏置的信号线， 第一 TFT 7105 作为开关 TFT， 第二 TFT 7106 作为擦除 TFT， 第三 TFT7107 作为驱动 TFT， 第四 TFT 7108 作为用于反向偏置的 TFT， 第五布线 7111 作为电流源 线， 且第六布线 7112 作为用于反向偏置的电源线。
     如图 71A 所示， 优选地第一 TFT 7105 的栅电极电连接到第二布线 7102， 第一 TFT 7105 的源极端子或漏极端子之一电连接到第一布线 7101， 且第一 TFT 7105 的源极端子或 漏极端子的另一个电连接到第三 TFT 7107 的栅极端子。注意， 第一 TFT 7105 的栅电极可 包括多个栅电极， 如图 71A 所示。因此， 第一 TFT 7105 截止状态下的漏电流可以减小。
     优选地第二 TFT 7106 的栅电极电连接到第三布线 7103， 第二 TFT7106 的源极端子 或漏极端子之一电连接到第五布线 7111， 且第二 TFT7106 的源极端子或漏极端子的另一个 电连接到第三 TFT 7107 的栅极端子。注意， 第二 TFT 7106 的栅电极可包括多个栅电极， 如 图 71A 所示。因此， 第二 TFT 7106 截止状态下的漏电流可以减小。
     优选地第三 TFT 7107 的源极端子或漏极端子之一电连接到第五布线 7111， 且第 三 TFT 7107 的源极端子或漏极端子的另一个电连接到像素电极 7109。 因此， 流到像素电极 7109 的电流可以受第三 TFT7107 控制。
     优选地， 第四 TFT 7108 的栅电极电连接到第四布线 7104， 第四 TFT 7108 的源极端 子或漏极端子之一电连接到第六布线 7112， 且第四 TFT 7108 的源极端子或漏极端子的另 一个电连接到像素电极 7109。 因此， 像素电极 7109 的电流可以受第四 TFT 7108 控制， 从而 反向偏置可以施加到包括有机导电膜 7122、 有机薄膜 7123 等的发光元件。 当反向偏置施加 到有机导电膜 7122、 有机薄膜 7123 等的发光元件时， 发光元件的可靠性可以显著改善。
     例如， 已知当在直流电压 (3.65V) 驱动时亮度半衰期约为 400 小时的发光元件在 交流电压 ( 正向偏置 3.7V， 反向偏置 1.7V， 占空比 50％， 且交流频率为 60Hz) 驱动时， 亮度 半衰期变为 700 小时以上。
     有机导电膜 7122 可以设于像素电极 7109 上方， 且有机薄膜 ( 有机化合物层 )7123 可以进一步设于该有机导电膜 7122 上方。对立电极 7124 可设于有机薄膜 ( 有机化合物 层 )7123 上方。注意， 对立电极 7124 可形成于将形成于所有像素的整个表面上方， 从而公 共地连接到所有像素， 或者可以使用阴影掩模等来图案化。
     从有机薄膜 ( 有机化合物层 )7123 发射的光透射经过像素电极 7109 或对立电极 7124。这种情况下， 在图 71B 中， 光发射到像素电极侧， 即其上形成了 TFT 等的侧的情形称 为底部发射 ； 光发射到对立电极侧的情形称为顶部发射。
     对于底部发射的情形， 优选地像素电极 7109 是由透光导电膜形成。对于顶部发射 的情形， 优选地对立电极 7124 是由透光导电膜形成。
     在用于彩色显示的发光装置中， 具有 RGB 的各种发光颜色的 EL 元件可以单独地形成， 或者具有单一颜色的 EL 元件可以形成于整个表面上， 且 RGB 的发光可以通过使用彩色 滤光片来获得。
     注意， 图 71A 和 71B 所示的结构为示例， 除了图 71A 和 71B 所示的结构之外， 各种 结构可以用于像素布局、 剖面结构、 EL 元件的电极的层叠顺序等。此外， 除了图中所示的由 有机薄膜形成的元件之外， 发光层可以使用各种元件， 例如诸如 LED 的结晶元件和由无机 薄膜形成的元件。
     接下来， 描述可以应用于本发明的 EL 元件的结构。
     可以应用于本发明的 EL 元件可具有包括层 ( 混合层 ) 的结构， 其中例如空穴注入 材料、 空穴输运材料、 发光材料、 电子输运材料、 电子注入材料等的多种材料混合在该层内 ( 下文中称为混合结类型 EL 元件 )， 以及叠层结构， 其中由空穴注入材料形成的空穴注入 层、 由空穴输运材料形成的空穴输运层、 由发光材料形成的发光层、 由电子输运材料形成的 电子输运层、 由电子注入材料形成的电子注入层等明确地区分。
     图 72A 至 72E 为分别示出了混合结类型 EL 元件的结构的示意图。在图 72A 至 72E 中， 标号 7201 表示 EL 元件的阳极 ； 7202 表示 EL 元件的阴极 ； 夹置于阳极 7201 和阴极 7202 之间的层对应于 EL 层。
     在图 72A 中， EL 层可具有下述结构， 其中 EL 层包括由空穴输运材料形成的空穴 输运区 7203 和由电子输运材料形成的电子输运区 7204， 该空穴输运区 7203 较电子输运区 7204 更靠近阳极， 且既包括空穴输运材料又包括电子输运材料的混合区 7205 设于空穴输 运区 7203 和电子输运区 7204 之间。
     这种情况下， 沿从阳极 7201 到阴极 7202 的方向， 混合区 7205 中空穴输运材料的 浓度降低且混合区 7205 中电子输运材料的浓度增大。
     注意， 在上述结构中， 既包括空穴输运材料又包括电子输运材料的混合区 7205 中 各种功能材料的浓度的比例可以变化 ( 可以形成浓度梯度 )， 不包括仅由空穴输运材料形 成的空穴输运层 7203。 备选地， 既包括空穴输运材料又包括电子输运材料的混合区 7205 中 各种功能材料的浓度的比例可以变化 ( 可以形成浓度梯度 )， 不包括仅由空穴输运材料形 成的空穴输运层 7203 和仅由电子输运材料形成的电子输运层 7204。浓度比例根据与阳极 或阴极的距离而变化。此外， 该浓度比例可以连续地变化。该浓度梯度可以自由地设置。
     混合区 7205 中包括添加有发光材料的区域 7206。EL 元件的发光颜色可以由该发 光材料控制。此外， 载流子可以被该发光材料俘获。该发光材料可以使用各种荧光染料以 及具有喹啉骨架、 苯并恶唑骨架或者苯并噻唑骨架的金属络合物。通过添加发光材料可以 控制 EL 元件的发光颜色。
     阳极 7201 优选使用功函数高的电极材料， 从而有效地注入空穴。例如可以使用由 氧化铟锡 (ITO)、 氧化铟锌 (IZO)、 ZnO、 SnO2、 In2O3 等形成的透明电极。当不需要发光性能 时， 阳极 7201 可以由不透明金属材料形成。
     空穴输运材料可以使用芳族胺化合物等。
     电子输运材料可以使用以喹啉衍生物、 8- 喹啉或其衍生物作为配位体的金属络合 物 ( 特别是三 (8- 喹啉 ) 铝 (Alq3)) 等。
     阴极 7202 优选使用功函数低的电极材料， 从而有效地注入电子。可以单独地使用 例如铝、 铟、 镁、 银、 钙、 钡或锂的金属。 备选地， 可以使用前述金属的合金或者前述金属与其他金属的合金。
     图 72B 为不同于图 72A 的 EL 元件的结构的示意图。注意， 与图 72A 相同的部分使 用相同标号表示， 并省略了对其描述。
     在图 72B 中， 不包括添加有发光材料的区域。然而， 添加到电子输运区 7204 的材 料可以使用既具有电子输运性能又具有发光性能的材料 ( 电子输运和发光材料 )， 例如三 (8- 喹啉 ) 铝 (Alq3) ； 因此可以进行光发射。
     备选地， 添加到空穴输运区 7203 的材料可以使用既具有空穴输运性能又具有发 光性能的材料 ( 空穴输运和发光材料 )。
     图 72C 为不同于图 72A 和 72B 的 EL 元件的结构的示意图。注意， 与图 72A 和 72B 相同的部分使用相同标号表示， 并省略了对其描述。
     在图 72C 中， 提供了包括混合区 7205 的区域 7207， 区域 7207 添加有空穴阻挡材 料， 该空穴阻挡材料的最高占据分子轨道和最低未占据分子轨道之间的能量差大于该空穴 输运材料。添加有空穴阻挡材料的区域 7207 设为较混合区域 7205 中添加有发光材料的区 域 7206 更靠近阴极 7202 ； 因此， 载流子复合率和发光效率可以提高。设有添加有空穴阻挡 材料的区域 7207 的前述结构对于利用通过三重态激子的光发射 ( 磷光 ) 的 EL 元件尤为有 效。
     图 72D 为不同于图 72A 至 72C 的 EL 元件的结构的示意图。注意， 与图 72A 至 72C 相同的部分使用相同标号表示， 并省略了对其描述。
     在图 72D 中， 提供了包括混合区 7205 的区域 7208， 区域 7208 添加有电子阻挡材 料， 该电子阻挡材料的最高占据分子轨道和最低未占据分子轨道之间的能量差大于该电子 输运材料。添加有电子阻挡材料的区域 7208 设为较混合区域 7205 中添加有发光材料的区 域 7206 更靠近阳极 7201 ； 因此， 载流子复合率和光发射效率可以提高。设有添加有电子阻 挡材料的区域 7208 的前述结构对于利用通过三重态激子的光发射 ( 磷光 ) 的 EL 元件尤为 有效。
     图 72E 为不同于图 72A 至 72D 的混合结型 EL 元件的结构的示意图。图 72E 示出 了添加有金属材料的区域 7209 包括在与 EL 元件的电极接触的 EL 层一部分内的结构的示 例。在图 72E 中， 与图 72A 至 72D 相同的部分使用相同标号表示， 并省略了对其描述。在图 72E 中， MgAg(Mg-Ag 合金 ) 可用作阴极 7202， 添加有 Al( 铝 ) 合金的区域 7209 例如可包括 在与添加有电子输运材料的区域 7204 的阴极 7202 接触的区域内。通过前述结构， 可以防 止阴极的氧化， 且可以提高从阴极的电子注入效率。因此， 可以延长该混合结类型 EL 元件 的寿命， 且可以降低驱动电压。
     前述混合结类型 EL 元件的形成方法可以使用共蒸镀方法等。
     在图 72A 至 72E 所示的混合结类型 EL 元件中， 层之间不存在明确的界面， 且电荷 集聚可以降低。因此， 可以延长该混合结类型 EL 元件的寿命， 且可以降低驱动电压。
     注意， 图 72A 至 72E 所示的结构可以彼此自由组合地实施。
     注意， 混合结类型 EL 元件的结构不限于上述结构。可以自由地使用已知的结构。
     注意， 形成 EL 层或 EL 元件的有机材料可以是低分子材料或高分子材料， 且可以均 使用这两种材料。当低分子材料用做有机化合物材料时， 可以通过蒸镀方法来形成膜。另 一方面， 当高分子材料用做 EL 层时， 高分子材料溶解到溶剂中， 且可以通过旋涂方法或喷墨方法来形成膜。
     此外， EL 层可以由中分子 (middle molecular) 材料形成。在本说明书中， 中分子 有机发光材料表示无升华性能且聚合度约为 20 或以下的有机发光材料。当中间分子材料 用做 EL 层时， 可以通过喷墨方法等形成膜。
     注意， 低分子材料、 高分子材料和中分子材料可以组合使用。
     此外， EL 元件可以利用通过单重态激子的光发射 ( 荧光 ) 或者通过三重态激子的 光发射 ( 磷光 )。
     接下来， 参考图示描述用于形成可以应用本发明的显示装置的蒸镀装置。
     可以应用本发明的显示装置可以通过形成 EL 层来制造。EL 层形成为使得在其至 少一部分内包括呈现电致发光的材料。 EL 层可以由具有不同功能的多层形成。 这种情况下， EL 层可以由具有不同功能的层的组合来形成， 这些层也称为空穴注入和输运层、 发光层、 电 子注入和输运层等。
     图 73 示出了用于在设有晶体管的元件基板上方形成 EL 层的蒸镀装置的结构。在 该蒸镀设备中， 多个处理腔连接到转移腔 7360 和 7361。各个处理腔包括用于供应基板的 载入腔 7362、 用于收集基板的卸载腔 7363、 热处理腔 7638、 等离子体处理腔 7372、 用于沉积 EL 材料的沉积处理腔 7369， 7370， 7371， 7373， 7374 和 7375、 以及用于形成由铝形成或者使 用铝作为主要成分形成的导电膜作为 EL 元件一个电极的沉积处理腔 7376。此外， 闸门阀 7377a 至 7377l 设于转移腔和处理腔之间， 从而各个处理腔内的压力可以独立地受控制， 且 处理腔之间的交叉污染得以防止。
     从载入腔 7362 引入到转移腔 7360 的基板通过能够旋转的臂型转移装置 7366 转 移到预定处理腔。此外， 该基板从特定处理腔通过转移装置 7366 转移到另一处理腔。处理 腔 7360 和 7361 通过沉积处理腔 7370 连接， 该基板在该沉积处理器 7370 由转移装置 7366 和转移装置 7367 递送。
     连接到转移腔 7360 和 7361 的各个处理腔维持在低压状态。因此， 在该蒸镀装置 中， EL 层的沉积处理连续地进行而不将基板暴露于室内空气。完成 EL 层的制备的显示面 板可能由于湿气等而恶化 ； 因此， 在蒸镀装置中， 密封处理腔 7365 连接到转移腔 7361， 该密 封处理腔 7365 用于在暴露于室内空气之前进行密封处理从而维持质量。由于密封处理腔 7365 处于常压或者类似的低压下， 居间处理腔 7364 还设于转移腔 7361 和密封处理腔 7365 之间。居间处理腔 7364 提供用于递送基板和缓冲各腔体之间的压力。
     排气装置设于载入腔、 卸载腔、 转移腔和沉积处理腔内， 从而维持腔内的低压。该 排气装置可以使用例如干泵、 涡轮分子泵和扩散泵的各种真空泵。
     在图 73 的蒸镀装置中， 连接到转移腔 7360 和 7361 的处理腔的数目及其结构可以 依据 EL 元件的叠层结构恰当地组合。下面描述该组合的示例。
     热处理腔 7368 通过加热基板进行除气处理， 该基板上方首先形成有下电极、 绝缘 隔离壁等。在等离子体处理腔 7372 内， 使用稀有气体或氧气等离子体处理下电极的表面。 进行该等离子体处理以清洗表面， 稳定表面状态， 并稳定表面的物理或化学状态 ( 例如， 功 函数 )。
     沉积处理腔 7369 是用于形成与 EL 元件的一个电极接触的电极缓冲层。该电极缓 冲层具有载流子注入性能 ( 空穴注入或电子注入性能 )， 并抑制 EL 元件的短路和黑点缺陷的产生。 典型地， 该电极缓冲层是由有机 - 无机混合材料形成， 且具有 5×104 至 1×106Ωcm 的电阻率， 且形成为具有 30 至 300nm 的厚度。沉积处理腔 7371 是用于形成空穴输运层。
     对于发射单一颜色光的情形和对于发射白光的情形， EL 元件内的发光层具有不同 的结构。 蒸镀装置内的沉积处理腔优选地依据该结构来提供。 例如， 当在显示面板内形成分 别具有不同光发射颜色的三种 EL 元件时， 则需要形成与各种光发射颜色相对应的发光层。 这种情况下， 沉积处理器 7370 可以用于形成第一发光层， 沉积处理腔 7373 可以用于形成第 二发光层， 沉积处理腔 7374 可以用于形成第三发光层。通过将不同沉积处理腔用于各个发 光层， 可以防止不同发光材料的交叉污染， 且可以提高沉积处理的产量。
     备选地， 分别具有不同发光颜色的三种 EL 元件可以在沉积处理器 7370、 7373 和 7374 的每一个内顺序沉积。 这种情况下， 依据待沉积的区域通过去动阴影掩模来进行蒸镀。
     当形成发白光的 EL 元件时， 通过垂直地层叠不同发光颜色的发光层来形成 EL 元 件。同样在这种情况下， 该元件基板可以通过沉积处理腔顺序转移以形成各个发光层。备 选地， 可以在相同沉积处理腔内连续地形成不同的发光层。
     在沉积处理腔 7376 内， 电极形成于 EL 层上方。该电极可以通过电子束蒸镀方法 或者溅镀方法形成， 且优选地由电阻加热蒸镀方法形成。
     完成了电极的制备的元件基板通过居间处理腔 7364 转移到密封处理腔 7365。密 封处理腔 7365 填充有例如氦气、 氩气、 氖气或氮气的惰性气体， 且在这种气氛下密封基板 附着并密封到形成 EL 层的元件基板侧。在密封状态下， 元件基板和密封基板之间的间隙可 填充有惰性气体或树脂材料。密封处理腔 7365 设有提供密封材料的配给器、 将密封基板固 定面向元件基板的例如臂和固定台的机械元件、 使用树脂材料填充该腔的配给器或旋涂器 等。
     图 74 示出了沉积处理腔的内部结构。 该沉积处理器保持在低压状态。 在图 74 中， 夹在顶板 7491 和底板 7492 之间的空间为内腔， 该内腔维持在低压状态。
     一个或多个蒸镀源设于该处理腔内。这是因为， 当形成具有不同组成的多个层时 或者当共蒸镀不同材料时， 优选地提供多个蒸镀源。在图 74 中， 蒸镀源 7481a、 7481b 和 7481c 附着到蒸镀源支架 7480。蒸镀源支架 7480 由多铰链臂 7483 支持。多铰链臂 7483 通过伸展铰链使得可以在其可移动范围内移动该蒸镀源支架 7480。此外， 蒸镀源支架 7480 可设有距离传感器 7482 以监视蒸镀源 7481a 至 7481c 和基板 7489 之间的距离， 从而可以 控制蒸镀最佳距离。这种情况下， 多铰链臂还能够朝向上和向下方向 (Z 方向 ) 移动。
     通过使用基板台 7486 和基板卡盘 7487 一起来固定基板 7489。基板台 7486 具有 结合有加热器的结构， 从而基板 7489 可以被加热。基板 7489 通过基板卡盘 7487 固定到基 板台 7486 并转移。蒸镀时， 可根据需要使用设有与沉积图案对应的开口的阴影掩模 7490。 这种情况下， 阴影掩模 7490 设于基板 7489 和蒸镀源 7481a 至 7481c 之间。阴影掩模 7490 通过掩模卡盘 7488 相互紧密接触地固定到基板 7489 或者其间具有特定间隔。当阴影掩模 7490 需要对准时， 通过在该处理腔内布置照相机并为掩模卡盘 7488 提供沿 X-Y-θ 方向轻 微移动的定位装置， 由此进行该对准。
     蒸镀源 7481a 至 7481c 包括连续地像蒸镀源供应蒸镀材料的蒸镀材料供应装 置。蒸镀材料供应装置包括设为与蒸镀源 7481a 至 7481c 分离的材料供应源 7485a、 7485b 和 7485c， 以及连接在蒸镀源和材料供应源之间的材料供应管 7484。典型地， 材料供应源7485a 至 7485c 设为对应于蒸镀源 7481a 至 7481c。在图 74 中， 材料供应源 7485a 对应于 蒸镀源 7481a ； 材料供应源 7485b 对应于蒸镀源 7481b ； 且材料供应源 7485c 对应于蒸镀源 7481c。
     对于用于供应蒸镀材料的方法， 可以使用空气流转移方法、 气溶胶方法等。 在空气 流转移方法中， 通过使用惰性气体等， 蒸镀材料的细微粉末在空气流中转移到蒸镀源 7481a 至 7481c。在气溶胶方法中， 在蒸镀材料溶解或分散在溶剂中的材料流体通过雾化器转移 和雾化的同时进行蒸镀， 且气溶胶内的溶剂蒸发。在各种情形中， 蒸镀源 7481a 至 7481c 设 有加热装置， 且通过蒸发转移到基板 7489 的蒸镀材料而在基板 7489 上方形成膜。在图 74 中， 材料供应管 7484 可以柔性地弯曲， 且由具有足够刚性从而即使在低压下仍不变形的细 管形成。
     当使用空气流转移方法或气溶胶方法时， 可以在沉积处理腔内在常压或更低压力 下进行沉积， 且优选地在 133 至 13300Pa 的低压下进行。例如氦气、 氩气、 氖气、 氪气、 氙气 或氮气的惰性气体填充该沉积处理腔或者供应 ( 同时排放 ) 到沉积处理腔， 从而该压力可 调。 此外， 在形成氧化物膜的沉积处理腔中， 可以通过引入例如氧气或一氧化二氮的气体来 采用氧化气氛。 此外， 在形成有机材料的沉积处理腔中， 可以通过引入例如氢气的气体来减 少气氛。
     对于用于供应蒸镀材料的其他方法， 可以在材料供应管 7484 内提供螺钉， 从而连 续地朝蒸镀源推动蒸镀材料。
     采用这种蒸镀装置， 即使对于大尺寸显示面板的情形， 也可以连续地形成具有高 一致性的膜。 此外， 由于无需在每次蒸镀源内的蒸镀材料用尽时向该蒸镀源供应蒸镀材料， 因此可以提高产量。
     当前述实施例模式所示的各个显示装置的结构用于驱动像素时， 可以抑制晶体管 特性的恶化。因此可以防止由于晶体管特性恶化所致的移位寄存器失灵。此外， 可以抑制 由于移位寄存器失灵所致的像素的显示缺陷。
     注意， 本实施例模式所示的每一个像素结构可以与本说明书中其他实施例模式所 示的各个显示装置的结构自由地组合。此外， 本实施例模式所示的像素结构可以自由地相 互组合。
     [ 实施例模式 11]
     在本实施例模式中， 描述实施例模式 1 至 8 所示各个显示装置包含的信号线驱动 器电路。
     描述图 56 中的信号线驱动器电路。图 56 中的信号线驱动器电路包括驱动器 IC 5601、 开关组 5602_1 至 5602_M、 第一布线 5611、 第二布线 5612、 第三布线 5613、 以及布线 5621_1 至 5621_M。 开关组 5602_1 至 5602_M 的每一个包括第一开关 5603a、 第二开关 5603b 和第三开关 5603c。
     驱动器 IC 5601 连接到第一布线 5611、 第二布线 5612、 第三布线 5613、 以及布线 5621_1 至 5621_M。 开关组 5602_1 至 5602_M 的每一个连接到第一布线 5611、 第二布线 5612、 第三布线 5613、 以及对应于各个开关组 5602_1 至 5602_M 的各个布线 5621_1 至 5621_M。 各 个布线 5621_1 至 5621_M 通过第一开关 5603a、 第二开关 5603b 和第三开关 5603c 连接到三 条信号线。例如， 第 J 列中的布线 5621_J( 布线 5621_1 至 5621_M 之一 ) 通过包含在开关组 5602_J 中的第一开关 5603a、 第二开关 5603b 和第三开关 5603c 而连接到信号线 Sj-1、 信号线 Sj 和信号线 Sj+1。
     注意， 驱动器 IC 5601 优选地使用单晶基板或玻璃基板形成， 或者使用多晶半导 体形成。开关组 5602_1 至 5602_M 优选地形成于与实施例模式 1 至 8 所示各个像素部相同 的基板上。因此， 驱动器 IC 5601 和开关组 5602_1 至 5602_M 优选地通过 FPC 等连接。
     接下来， 参考图 57 的时序图描述图 56 中的信号线驱动器电路的操作。图 57 的时 序图示出了第 i 行扫描线 Gi 被选择的情形。第 i 行扫描线 Gi 的选择周期可以划分成第一 子选择周期 T1、 第二子选择周期 T2 和第三子选择周期 T3。注意， 图 56 中的信号线驱动器 电路与图 57 类似地操作， 即使当其他行的扫描线被选择时。
     信号输入到第一布线 5611、 第二布线 5612 和第三布线 5613。第一开关 5603a 的 导通 / 截止受输入到第一布线 5611 的信号控制。第二开关 5603b 的导通 / 截止受输入到 第二布线 5612 的信号控制。第三开关 5603c 的导通 / 截止受输入到第三布线 5613 的信号 控制。
     注意， 图 57 的时序图示出了下述情形， 其中第 J 列的布线 5621_J 通过第一开关 5603a、 第二开关 5603b 和第三开关 5603c 连接到信号线 Sj-1、 信号线 Sj 和信号线 Sj+1。
     图 57 的时序图示出了当第 i 行扫描线 Gi 被选择时的时序， 第一开关 5603a 导通 / 截止的时序 5703a、 第二开关 5603b 导通 / 截止的时序 5703b、 第三开关 5603c 导通 / 截止 的时序 5703c、 以及输入到第 J 列布线 5621_J 的信号 5721_J。
     在第一子选择周期 T1、 第二子选择周期 T2 和第三子选择周期 T3 中， 不同视频信号 输入到布线 5621_1 至 5621_M。例如， 在第一子选择周期 T1 输入到布线 5621_J 的视频信 号输入到信号线 Sj-1， 在第二子选择周期 T2 输入到布线 5621_J 的视频信号输入到信号线 Sj， 且在第三子选择周期 T3 输入到布线 5621_J 的视频信号输入到信号线 Sj+1。在第一子 选择周期 T1、 第二子选择周期 T2 和第三子选择周期 T3 中， 输入到布线 5621_J 的视频信号 用 Dataj-1、 Dataj 和 Dataj+1 表示。
     如图 57 所示， 在第一子选择周期 T1， 第一开关 5603a 导通， 且第二开关 5603b 和第 三开关 5603c 截止。此时， 输入到布线 5621_J 的 Dataj-1 通过第一开关 5603a 输入到信号 线 Sj-1。在第二子选择周期 T2， 第二开关 5603b 导通， 且第一开关 5603a 和第三开关 5603c 截止。此时， 输入到布线 5621_J 的 Dataj 通过第二开关 5603b 输入到信号线 Sj。在第三子 选择周期 T3， 第三开关 5603c 导通， 且第一开关 5603a 和第二开关 5603b 截止。此时， 输入 到布线 5621_J 的 Dataj+1 通过第三开关 5603c 输入到信号线 Sj+1。
     如上所述， 在图 56 的信号线驱动器电路中， 一个栅极选择周期划分为三个 ； 因此， 在一个栅极选择周期内的视频信号可以输入到来自一条布线 5621 的三条信号线。因此， 在 图 56 的信号线驱动器电路中， 设有驱动器 IC 5601 的基板和设有像素部的基板相连接的连 接数目近似为信号线数目的三分之一。 连接数目减少为信号线数目的约三分之一 ； 因此， 图 56 中的信号线驱动器电路的可靠性、 生产率等可以提高。
     通过将本实施例模式的信号线驱动器电路应用于实施例模式 1 至 8 所示的各个显 示装置， 设有像素部的基板和外部基板相连接的连接数目可以进一步减少。 因此， 本发明的 显示装置的可靠性和生产率可以提高。
     接下来， 参考图 59 描述 N 沟道晶体管用于第一开关 5603a、 第二开关 5603b 和第三开关 5603c 的情形。注意， 与图 56 类似的部分使用相同的标号表示， 且省略了对相同部分 或具有相似功能的部分的详细描述。
     第一晶体管 5903a 对应于第一开关 5603a。第二晶体管 5903b 对应于第二开关 5603b。第三晶体管 5903c 对应于第三开关 5603c。
     例如， 对于开关组 5602_J 的情形， 第一晶体管 5903a 的第一端子连接到布线 5621_ J， 第一晶体管 5903a 的第二端子连接到信号线 Sj-1， 且第一晶体管 5903a 的栅极端子连接 到第一布线 5611。第二晶体管 5903b 的第一端子连接到布线 5621_J， 第二晶体管 5903b 的 第二端子连接到信号线 Sj， 且第二晶体管 5903b 的栅极端子连接到第二布线 5612。第三 晶体管 5903c 的第一端子连接到布线 5621_J， 第三晶体管 5903c 的第二端子连接到信号线 Sj+1， 且第三晶体管 5903c 的栅极端子连接到第三布线 5613。
     注意， 第一晶体管 5903a、 第二晶体管 5903b 和第三晶体管 5903c 分别作为开关晶 体管。此外， 第一晶体管 5903a、 第二晶体管 5903b 和第三晶体管 5903c 的每一个当输入各 个栅电极的信号为高电平时导通， 且当输入各个栅电极的信号为低电平时截止。
     当 N 沟道晶体管用于第一晶体管 5903a、 第二晶体管 5903b 和第三晶体管 5903c 时， 非晶硅可以用于晶体管的半导体层 ； 因此可以实现制造工艺简化， 制造成本降低以及产 率提高。此外， 可以形成例如大尺寸显示面板的半导体装置。即使当多晶硅或者单晶硅用 于晶体管的半导体层时， 仍可以实现制造工艺的简化。因此， 图 59 的信号线驱动器电路优 选地应用于实施例模式 1 至 4 所示的各个显示装置。
     在图 59 的信号线驱动器电路中， N 沟道晶体管用于第一晶体管 5903a、 第二晶体 管 5903b 和第三晶体管 5903c ； 然而， P 沟道晶体管可以用于第一晶体管 5903a、 第二晶体 管 5903b 和第三晶体管 5903c。在后一种情形中， 各个晶体管当输入到栅电极的信号为低 电平时导通， 且当输入到栅电极的信号为高电平时截止。当 P 沟道晶体管用于第一晶体管 5903a、 第二晶体管 5903b 和第三晶体管 5903c 时， 该信号线驱动器电路优选低应用于实施 例模式 5 至 8 所示的各个显示装置。
     注意， 开关的布置、 数目、 驱动方法等没有限制 ； 只要如图 56 所示， 一个栅极选择 周期划分为多个子选择周期， 且在各个该多个子选择周期内视频信号输入到来自一条布线 的多条信号线。例如， 当视频信号在该三个以上子选择周期的每一个内输入到来自一条布 线的三条以上信号线时， 可以添加开关和用于控制该开关的布线。 注意， 当一个选择周期划 分为四个以上子选择周期时， 一个子选择周期变短。 因此， 一个选择周期优选地划分为两个 以上子选择周期。
     例如， 如图 58 的时序图所示， 一个选择周期可以划分为预充电周期 Tp、 第一子选 择周期 T1、 第二子选择周期 T2 和第三子选择周期 T3。图 58 的时序图示出了当第 i 行扫描 线 Gi 被选择时的时序， 第一开关 5603a 导通 / 截止的时序 5803a、 第二开关 5603b 导通 / 截 止的时序 5803b、 第三开关 5603c 导通 / 截止的时序 5803c、 以及输入到第 J 列布线 5621_J 的信号 5821_J。如图 58 所示， 第一开关 5603a、 第二开关 5603b 和第三开关 5603c 在预充 电周期 Tp 内导通。此时， 输入到布线 5621_J 的预充电电压 Vp 通过第一开关 5603a、 第二 开关 5603b 和第三开关 5603c 输入到信号线 Sj-1、 信号线 Sj 和信号线 Sj+1 的每一个。在 第一子选择周期 T1， 第一开关 5603a 导通， 且第二开关 5603b 和第三开关 5603c 截止。此 时， 输入到布线 5621_J 的 Dataj-1 通过第一开关 5603a 输入到信号线 Sj-1。在第二子选择周期 T2， 第二开关 5603b 导通， 且第一开关 5603a 和第三开关 5603c 截止。此时， 输入到 布线 5621_J 的 Dataj 通过第二开关 5603b 输入到信号线 Sj。在第三子选择周期 T3， 第三 开关 5603c 导通， 且第一开关 5603a 和第二开关 5603b 截止。此时， 输入到布线 5621_J 的 Dataj+1 通过第三开关 5603c 输入到信号线 Sj+1。
     如上所述， 在依照图 58 的时序图操作的图 56 的信号线驱动器电路中， 由于预充电 选择周期设于子选择周期之前， 信号线可以预充电 ； 因此视频信号可以高速地写入像素。 此 外， 由于信号线预充电， 该像素可以保持在正确的视频信号。无需说， 在依照图 58 的时序图 操作的图 56 的信号线驱动器电路中， 设有驱动器 IC 5601 的基板和设有像素部的基板相连 接的连接数目近似为信号线数目的三分之一 ； 类似于依照图 57 的时序图操作的图 56 的信 号线驱动器电路。因此， 可靠性、 生产率等可以提高。注意， 与图 57 类似的部分使用相同的 标号表示， 且省略了对相同部分或具有相似功能的部分的详细描述。
     此外在图 60 中， 可以如图 56 所示， 一个栅极选择周期划分为多个子选择周期， 且 在各个该多个子选择周期内视频信号输入到来自一条布线的多条信号线。注意， 图 60 仅 示出了信号线驱动器电路中的第 J 列的开关组 6022_J。开关组 6022_J 包括第一晶体管 6001、 第二晶体管 6002、 第三晶体管 6003、 第四晶体管 6004、 第五晶体管 6005 和第六晶体管 6006。第一晶体管 6001、 第二晶体管 6002、 第三晶体管 6003、 第四晶体管 6004、 第五晶体管 6005 和第六晶体管 6006 为 N 沟道晶体管。开关组 6022_J 连接到第一布线 6011、 第二布线 6012、 第三布线 6013、 第四布线 6014、 第五布线 6015、 第六布线 6016、 布线 5621_J、 信号线 Sj-1、 信号线 Sj 和信号线 Sj+1。
     第一晶体管 6001 的第一端子连接到布线 5621_J， 第一晶体管 6001 的第二端子连 接到信号线 Sj-1， 且第一晶体管 6001 的栅极端子连接到第一布线 6011。第二晶体管 6002 的第一端子连接到布线 5621_J， 第二晶体管 6002 的第二端子连接到信号线 Sj-1， 且第二 晶体管 6002 的栅极端子连接到第二布线 6012。第三晶体管 6003 的第一端子连接到布线 5621_J， 第三晶体管 6003 的第二端子连接到信号线 Sj， 且第三晶体管 6003 的栅极端子连接 到第三布线 6013。第四晶体管 6004 的第一端子连接到布线 5621_J， 第四晶体管 6004 的第 二端子连接到信号线 Sj， 且第四晶体管 6004 的栅极端子连接到第四布线 6014。第五晶体 管 6005 的第一端子连接到布线 5621_J， 第五晶体管 6005 的第二端子连接到信号线 Sj+1， 且第五晶体管 6005 的栅极端子连接到第五布线 6015。 第六晶体管 6006 的第一端子连接到 布线 5621_J， 第六晶体管 6006 的第二端子连接到信号线 Sj+1， 且第六晶体管 6006 的栅极 端子连接到第六布线 6016。
     注意， 第一晶体管 6001、 第二晶体管 6002、 第三晶体管 6003、 第四晶体管 6004、 第 五晶体管 6005 和第六晶体管 6006 分别作为开关晶体管。 此外， 第一晶体管 6001、 第二晶体 管 6002、 第三晶体管 6003、 第四晶体管 6004、 第五晶体管 6005 和第六晶体管 6006 的每一个 当输入各个栅电极的信号为高电平时导通， 且当输入各个栅电极的信号为低电平时截止。
     注意， 第一布线 6011 和第二布线 6012 对应于图 59 中的第一布线 5911。第三布线 6013 和第四布线 6014 对应于图 59 中的第二布线 5912。 第五布线 6015 和第六布线 6016 对 应于图 59 中的第三布线 5913。第一晶体管 6001 和第二晶体管 6002 对应于图 59 中的第一 晶体管 5903a。第三晶体管 6003 和第四晶体管 6004 对应于图 59 中的第二晶体管 5903b。 第五晶体管 6005 和第六晶体管 6006 对应于图 59 中的第三晶体管 5903c。在图 60 中， 在如图 57 所示的第一子选择周期 T1， 第一晶体管 6001 或第二晶体管 6002 之一导通。在第二子选择周期 T2， 第三晶体管 6003 或第四晶体管 6004 之一导通。在 第三子选择周期 T3， 第五晶体管 6005 或第六晶体管 6006 之一导通。此外， 在图 58 所示的 预充电周期 Tp， 第一晶体管 6001、 第三晶体管 6003 和第五晶体管 6005 导通， 或者第二晶体 管 6002、 第四晶体管 6004 和第六晶体管 6006 导通。
     因此在图 60 中， 由于各个晶体管的导通时间缩短， 可以抑制晶体管的特性恶化。 这是因为， 例如在如图 57 所示的第一子选择周期 T1， 当第一晶体管 6001 或第二晶体管 6002 之一导通时， 视频信号可以输入到信号线 Sj-1。注意， 在如图 57 所示的第一子选择周 期 T1， 例如当第一晶体管 6001 和第二晶体管 6002 同时均导通时， 视频信号可以高速地输入 到信号线 Sj-1。
     注意， 当 N 沟道晶体管用于第一晶体管 6001、 第二晶体管 6002、 第三晶体管 6003、 第四晶体管 6004、 第五晶体管 6005 和第六晶体管 6006 时， 非晶硅可以用于晶体管的半导体 层。因此可以实现制造工艺简化， 制造成本降低以及产率提高。此外， 可以形成例如大尺寸 显示面板的半导体装置。即使当多晶硅或者单晶硅用于晶体管的半导体层时， 仍可以实现 制造工艺的简化。因此， 图 60 的信号线驱动器电路优选地应用于实施例模式 1 至 4 所示的 各个显示装置。
     注意， 在图 60 中， 两个晶体管并联连接在布线 5621 和信号线之间 ； 然而， 本发明不 限于此， 且三个以上晶体管可以并联连接在布线 5621 和信号线之间。因此， 可以进一步抑 制各个晶体管的特性恶化。
     注意， 本实施例模式所示的每一个信号线驱动器电路可以与本说明书中其他实施 例模式所示的各个显示装置的结构自由地组合。此外， 本实施例模式所示的信号线驱动器 电路的结构可以自由地相互组合。
     [ 实施例模式 12]
     在本实施例模式中， 描述实施例模式 1 至 8 所示显示装置中用于防止静电放电损 伤所致缺陷的结构。
     注意， 静电放电损伤是指， 当存储在人体或物体内的正或负电荷触及半导体装置 时通过半导体装置的输入 / 输出端子的瞬时放电， 以及通过供应在半导体装置内流动的大 电流导致的损伤。
     图 61A 示出了通过保护二极管用于防止扫描线中导致的静电放电损伤的结构。图 61A 示出了保护二极管设于布线 6111 和扫描线之间的结构。尽管未示出， 多个像素连接到 第 i 行扫描线 Gi。注意， 晶体管 6101 作为该保护二极管。晶体管 6101 为 N 沟道晶体管 ； 然而， 可以使用 P 沟道晶体管， 且晶体管 6101 的极性可以与扫描线驱动器电路或像素中包 含的晶体管的极性相同。
     注意， 此处布置了一个保护二极管 ； 然而， 可以串联地、 并联地或者串联 - 并联地 布置多个保护二极管。
     晶体管 6101 的第一端子连接到第 i 行扫描线 Gi， 晶体管 6101 的第二端子连接到 布线 6111， 且晶体管 6101 的栅极端子连接到第 i 行扫描线 Gi。
     描述图 61A 的操作。特定电势输入到布线 6111， 该电势低于输入到第 i 行扫描线 Gi 的信号的低电平。当正或负电荷不释放到第 i 行扫描线 Gi 时， 第 i 行扫描线 Gi 的电势处于高电平或低电平， 从而晶体管 6101 截止。另一方面， 当负电荷释放到第 i 行扫描线 Gi 时， 第 i 行扫描线 Gi 的电势瞬间减小。此时， 第 i 行扫描线 Gi 的电势低于通过将布线 6111 的电势减去晶体管 6101 阈值电压而得到的值， 晶体管 6101 由此导通， 且电流通过晶体管 6101 流到布线 6111。因此， 图 61A 所示结构可以防止大电流流到像素， 从而可以防止像素 的静电放电损伤。
     图 61B 示出了用于防止当正电荷释放到第 i 行扫描线 Gi 时的静电放电损伤的结 构。 作为保护二极管的晶体管 6102 设于扫描线和布线 6112 之间。 注意， 此处布置了一个保 护二极管 ； 然而， 可以串联地、 并联地或者串联 - 并联地布置多个保护二极管。晶体管 6102 为 N 沟道晶体管 ； 然而， 可以使用 P 沟道晶体管， 且晶体管 6102 的极性可以与扫描线驱动器 电路或像素中包含的晶体管的极性相同。 晶体管 6102 的第一端子连接到第 i 行扫描线 Gi， 晶体管 6102 的第二端子连接到布线 6112， 且晶体管 6102 的栅极端子连接到布线 6112。注 意， 电势输入到布线 6112， 该电势高于输入到第 i 行扫描线 Gi 的信号的高电平。因此当电 荷不释放到第 i 行扫描线 Gi 时， 晶体管 6102 截止。另一方面， 当正电荷释放到第 i 行扫描 线 Gi 时， 第 i 行扫描线 Gi 的电势瞬间增大。此时， 第 i 行扫描线 Gi 的电势高于布线 6112 的电势和晶体管 6102 阈值电压之和， 晶体管 6102 由此导通， 且电流通过晶体管 6102 流到 布线 6112。 因此， 图 61B 所示结构可以防止大电流流到像素， 从而可以防止像素的静电放电 损伤。
     如图 61C 所示， 采用组合了图 61A 和 61B 的结构， 可以防止当正或负电荷释放到第 i 行扫描线 Gi 时像素的静电放电损伤。注意， 与图 61A 和 61B 类似的部分使用相同的标号 表示， 且省略了对相同部分或具有相似功能的部分的详细描述。
     图 62A 示出了作为保护二极管的晶体管 6201 连接在扫描线和存储电容器线之间 的结构。 注意， 此处布置了一个保护二极管 ； 然而， 可以串联地、 并联地或者串联 - 并联地布 置多个保护二极管。晶体管 6201 为 N 沟道晶体管 ； 然而， 可以使用 P 沟道晶体管， 且晶体管 6201 的极性可以与扫描线驱动器电路或像素中包含的晶体管的极性相同。布线 6211 作为 存储电容器线。晶体管 6201 的第一端子连接到第 i 行扫描线 Gi， 晶体管 6201 的第二端子 连接到布线 6211， 且晶体管 6201 的栅极端子连接到第 i 行扫描线 Gi。注意， 电势输入到布 线 6211， 该电势低于输入到第 i 行扫描线 Gi 的信号的高电平。因此当电荷不释放到第 i 行 扫描线 Gi 时， 晶体管 6201 截止。另一方面， 当负电荷释放到第 i 行扫描线 Gi 时， 第 i 行扫 描线 Gi 的电势瞬间减小。此时， 第 i 行扫描线 Gi 的电势低于通过将布线 6211 的电势减去 晶体管 6201 阈值电压而得到的值， 晶体管 6201 由此导通， 且电流通过晶体管 6201 流到布 线 6211。 因此， 图 62A 所示结构可以防止大电流流到像素， 从而可以防止像素的静电放电损 伤。此外， 由于存储电容器线用于释放图 62A 所示结构内的电荷， 因此不需要增加布线。
     图 62B 示出了用于防止当正电荷释放到第 i 行扫描线 Gi 时的静电放电损伤的结 构。这里， 电势输入到布线 6211， 该电势高于输入到第 i 行扫描线 Gi 的信号的高电平。因 此当电荷不释放到第 i 行扫描线 Gi 时， 晶体管 6202 截止。另一方面， 当正电荷释放到第 i 行扫描线 Gi 时， 第 i 行扫描线 Gi 的电势瞬间增大。 此时， 第 i 行扫描线 Gi 的电势高于布线 6211 的电势和晶体管 6202 阈值电压之和， 晶体管 6202 由此导通， 且电流通过晶体管 6202 流到布线 6211。 因此， 图 62B 所示结构可以防止大电流流到像素， 从而可以防止像素的静电 放电损伤。此外， 由于存储电容器线用于释放图 62B 所示结构内的电荷， 因此不需要增加布线。注意， 与图 62A 类似的部分使用相同的标号表示， 且省略了对相同部分或具有相似功能 的部分的详细描述。
     接下来， 图 64A 示出了通过保护二极管用于防止扫描线中导致的静电放电损伤的 结构。图 64A 示出了保护二极管设于布线 6411 和扫描线之间的结构。尽管未示出， 多个像 素连接到第 j 列信号线 Sj。注意， 晶体管 6401 作为该保护二极管。注意， 晶体管 6401 为 N 沟道晶体管 ； 然而， 可以使用 P 沟道晶体管， 且晶体管 6401 的极性可以与扫描线驱动器电路 或像素中包含的晶体管的极性相同。
     注意， 此处布置了一个保护二极管 ； 然而， 可以串联地、 并联地或者串联 - 并联地 布置多个保护二极管。
     晶体管 6401 的第一端子连接到第 j 列信号线 Sj， 晶体管 6401 的第二端子连接到 布线 6411， 且晶体管 6401 的栅极端子连接到第 j 列信号线 Sj。
     描述图 64A 的操作。特定电势输入到布线 6411， 该电势低于输入到第 j 列信号线 Sj 的视频信号的最低值。当正或负电荷不释放到第 j 列信号线 Sj 时， 第 j 列信号线 Sj 的 电势与视频信号相同， 从而晶体管 6401 截止。另一方面， 当负电荷释放到第 j 列信号线 Sj 时， 第 j 列信号线 Sj 的电势瞬间减小。此时， 第 j 列信号线 Sj 的电势低于通过将布线 6411 的电势减去晶体管 6401 阈值电压而得到的值， 晶体管 6401 由此导通， 且电流通过晶体管 6401 流到布线 6411。因此， 图 64A 所示结构可以防止大电流流到像素， 从而可以防止像素 的静电放电损伤。
     图 64B 示出了用于防止当正电荷释放到第 j 列信号线 Sj 时的静电放电损伤的结 构。 作为保护二极管的晶体管 6402 设于扫描线和布线 6412 之间。 注意， 此处布置了一个保 护二极管 ； 然而， 可以串联地、 并联地或者串联 - 并联地布置多个保护二极管。晶体管 6402 为 N 沟道晶体管 ； 然而， 可以使用 P 沟道晶体管， 且晶体管 6402 的极性可以与扫描线驱动 器电路或像素中包含的晶体管的极性相同。晶体管 6402 的第一端子连接到第 j 列信号线 Sj， 晶体管 6402 的第二端子连接到布线 6412， 且晶体管 6402 的栅极端子连接到布线 6412。 注意， 电势输入到布线 6412， 该电势高于输入到第 j 列信号线 Sj 的信号的视频信号的最高 值。因此当电荷不释放到第 j 列信号线 Sj 时， 晶体管 6402 截止。另一方面， 当正电荷释放 到第 j 列信号线 Sj 时， 第 j 列信号线 Sj 的电势瞬间增大。此时， 第 j 列信号线 Sj 的电势 高于布线 6412 的电势和晶体管 6402 阈值电压之和， 晶体管 6402 由此导通， 且电流通过晶 体管 6402 流到布线 6412。因此， 图 64B 所示结构可以防止大电流流到像素， 从而可以防止 像素的静电放电损伤。
     如图 64C 所示， 采用组合了图 64A 和 64B 的结构， 可以防止当正或负电荷释放到第 j 列信号线 Sj 时像素的静电放电损伤。注意， 与图 64A 和 64B 类似的部分使用相同的标号 表示， 且省略了对相同部分或具有相似功能的部分的详细描述。
     在本实施例模式中， 描述了用于防止连接到扫描线和信号线的像素的静电放电损 伤的结构。然而， 本实施例模式中的结构仅用于防止连接到扫描线和信号线的像素的静电 放电损伤。 例如， 当本实施例模式用于信号或电势输入的布线时， 其中该布线连接到实施例 模式 1 至 8 所示扫描线驱动器电路和信号线驱动器电路， 则该扫描线驱动器电路和信号线 驱动器电路的静电放电损伤可以得到防止。
     注意， 本实施例模式所示的每一个显示装置可以与本说明书中其他实施例模式所示的各个显示装置的结构自由地组合。此外， 本实施例模式所示的显示装置的结构可以自 由地相互组合。
     [ 实施例模式 13]
     在本实施例模式中， 描述可以应用于实施例模式 1 至 8 所示各个显示装置的显示 装置的另一种结构。
     图 63A 示出了连接成二极管的晶体管设于扫描线和另一条扫描之间的结构。图 63A 示出了二极管连接的晶体管 6301a 设于第 i-1 行扫描线 Gi-1 和第 i 行扫描线 Gi 之间且 二极管连接的晶体管 6301b 设于第 i 行扫描线 Gi 和第 i+1 行扫描线 Gi+1 之间的结构。注 意， 晶体管 6301a 和 6301b 为 N 沟道晶体管 ； 然而， 可以使用 P 沟道晶体管， 且晶体管 6301a 和 6301b 的极性可以与扫描线驱动器电路或像素中包含的晶体管的极性相同。
     注意， 在图 63A 中典型地示出了第 i-1 行扫描线 Gi-1、 第 i 行扫描线 Gi 和第 i+1 行扫描线 Gi+1， 且连接成二极管的晶体管类似地设于其他扫描线之间。
     晶体管 6301a 的第一端子连接到第 i 行扫描线 Gi， 晶体管 6301a 的第二端子连接 到第 i-1 行扫描线 Gi-1， 且晶体管 6301a 的栅极端子连接到第 i-1 行扫描线 Gi-1。晶体管 6301b 的第一端子连接到第 i+1 行扫描线 Gi+1， 晶体管 6301b 的第二端子连接到第 i 行扫 描线 Gi， 且晶体管 6301b 的栅极端子连接到第 i 行扫描线 Gi。
     描述图 63A 的操作。 在实施例模式 1 至 4 所示各个扫描线驱动器电路中， 第 i-1 行 扫描线 Gi-1、 第 i 行扫描线 Gi 和第 i+1 行扫描线 Gi+1 在不选择周期内维持在低电平。因 此晶体管 6301a 和 6301b 截止。然而， 例如当第 i 行扫描线 Gi 的电势由于噪声等增大时， 像素被第 i 行扫描线 Gi 选择且错误的视频信号写入该像素。因此， 通过如图 63A 所示在扫 描线之间提供连接成二极管的晶体管， 可以防止错误的视频信号写入像素。 这是因为， 当第 i 行扫描线 Gi 的电势增大至大于第 i-1 行扫描线 Gi-1 的电势和晶体管 6301a 的阈值电压 之和时， 晶体管 6301a 导通且第 i 行扫描线 Gi 的电势降低 ； 因此， 像素不被该第 i 行扫描线 Gi 选择。
     当扫描线驱动器电路和像素部形成于相同基板上时， 图 63A 的结构尤为有用， 因 为在仅包括 N 沟道晶体管或仅包括 P 沟道晶体管的扫描线驱动器电路中， 扫描线有时处于 浮置状态且在扫描线中容易引发噪声。
     图 63B 示出了设于扫描线之间的连接成二极管的晶体管的方向与图 63A 相反的结 构。注意， 晶体管 6302a 和 6302b 为 N 沟道晶体管 ； 然而， 可以使用 P 沟道晶体管， 且晶体管 6302a 和 6302b 的极性可以与扫描线驱动器电路或像素中包含的晶体管的极性相同。在图 63B 中， 晶体管 6302a 的第一端子连接到第 i 行扫描线 Gi， 晶体管 6302a 的第二端子连接到 第 i-1 行扫描线 Gi-1， 且晶体管 6302a 的栅极端子连接到第 i 行扫描线 Gi。晶体管 6302b 的第一端子连接到第 i+1 行扫描线 Gi+1， 晶体管 6302b 的第二端子连接到第 i 行扫描线 Gi， 且晶体管 6302b 的栅极端子连接到第 i+1 行扫描线 Gi+1。在 63B 中， 类似于图 63A， 当第 i 行扫描线 Gi 的电势增大至大于第 i+1 行扫描线 Gi+1 的电势和晶体管 6302b 的阈值电压之 和时， 晶体管 6302b 导通且第 i 行扫描线 Gi 的电势降低。因此， 像素不被该第 i 行扫描线 Gi 选择且可以防止错误的视频信号写入该像素。
     如图 63C 所示， 采用组合了图 63A 和 63B 的结构， 即使当第 i 行扫描线 Gi 的电势增 大时， 晶体管 6301a 和 6301b 导通， 从而第 i 行扫描线 Gi 的电势降低。注意， 在图 63C 中，由于电流流过两个晶体管， 更多的噪声可以除去。注意， 与图 63A 和 63B 类似的部分使用相 同的标号表示， 且省略了对相同部分或具有相似功能的部分的详细描述。
     注意， 如图 62A 和 62B 所示， 当连接成二极管的晶体管设于扫描线和存储电容器线 之间时， 可以获得与图 63A、 63B 和 63C 相似的效果。
     注意， 本实施例模式所示的每一个显示装置可以与本说明书中其他实施例模式所 示的各个显示装置的结构自由地组合。此外， 本实施例模式所示的显示装置的结构可以自 由地相互组合。
     [ 实施例模式 14]
     在本实施例模式中， 参考图 100A 和 100B 描述包括前述实施例模式所示像素结构 的显示面板的结构。
     图 100A 为示出显示面板的俯视图， 图 100B 为图 100A 沿 A-A’ 的剖面图。该显示 面板包括虚线示出的信号控制电路 10001、 像素部 10002、 第一栅极驱动器 10003 和第二栅 极驱动器 10006。该显示面板还包括密封基板 10004 和密封材料 10005。密封材料 10005 包围的部分形成空间 10007。
     注意， 布线 10008 是用于传输输入到第一栅极驱动器 10003、 第二栅极驱动器 10006 和信号控制电路 10001 的信号， 并从为外部输入端子的 FPC( 柔性印刷电路 )10009 接 收视频信号、 时钟信号、 开始信号等。IC 芯片 ( 包括存储器电路、 缓冲器电路等的半导体芯 片 )10019 通过 COG( 玻璃上芯片 ) 等安装在 FPC 10009 和显示面板的连接部上。注意， 尽 管此处仅示出 FPC 10009， 但印刷布线板 (PWB) 可附着到该 FPC。本说明书中的显示装置不 仅包括显示面板的主体， 还包括附着有 FPC 或 PWB 的显示面板和其上安装有 IC 芯片等的显 示面板。
     接下来， 参考图 100B 描述剖面结构。像素部 10002 和外围驱动器电路 ( 第一栅极 驱动器 10003、 第二栅极驱动器 10006 和信号控制电路 10001) 形成于基板 10010 上。此处 示出了信号控制电路 10001 和像素部 10002。
     注意， 信号控制电路 10001 使用为 N 沟道晶体管的晶体管 10020 和晶体管 10021 的单极晶体管形成。可以通过使用图 46A、 46B、 65A、 65B、 66 和 67 任意之一的像素结构， 使 用单晶晶体管来形成像素。因此， 当外围驱动器电路使用 N 沟道晶体管形成时， 可以形成单 极显示面板。无需说， 可以使用 P 沟道晶体管以及单极晶体管形成 CMOS 电路。
     注意， 对于晶体管 10020 和 10021 为 P 沟道晶体管的情形， 当外围驱动器电路使用 P 沟道晶体管形成时， 可以形成单极显示面板。无需说， 可以使用 N 沟道晶体管以及单极晶 体管形成 CMOS 电路。
     在本实施例模式中， 示出了外围驱动器电路形成于相同基板上的显示面板 ； 然而 并不一定如此， 外围驱动器电路的全部或部分可以形成于 IC 芯片等上， 且该 IC 芯片可以通 过 COG 等来安装。这种情况下， 驱动器电路不需要是单极的， 且 N 沟道晶体管和 P 沟道晶体 管可以组合使用。
     像素部 10002 包括晶体管 10011 和晶体管 10012。注意， 晶体管 10012 的源极端 子连接到第一电极 ( 像素电极 )10013。绝缘体 10014 形成为覆盖第一电极 10013 的端部。 这里， 绝缘体 10014 使用正光敏丙烯酸树脂。
     为了良好覆盖， 绝缘体 10014 形成为具有在绝缘体 10014 的上端部或下端部具有曲率的曲面。例如， 当正光敏丙烯酸树脂作为绝缘体 10014 的材料时， 优选地仅绝缘体 10014 的上端部具有具有曲率半径 (0.2 至 3μm) 的曲面。此外， 绝缘体 10014 可以使用通 过光照射部溶于蚀刻剂的负光敏丙烯酸树脂或者通过光照射可以溶于蚀刻剂的正光敏丙 烯酸树脂。
     第二电极 ( 对立电极 )10017 和包含有机化合物的层 10016 形成于第一电极 10013 上方。这里， 作为阳极的第一电极 10013 的材料优选使用功函数高的材料。例如可以使用 ITO( 氧化铟锡 ) 膜、 氧化铟锌 (IZO) 膜、 氮化钛膜、 铬膜、 钨膜、 Zn 膜、 Pt 膜等的单层膜 ； 氮 化钛膜及包含铝为其主要成分的膜的叠层结构 ； 氮化钛膜、 包含铝为其主要成分的膜和氮 化钛膜的三层结构等。注意， 对于叠层结构的情形， 作为布线的电阻低， 可以获得良好的欧 姆接触， 且可以获得作为阳极的功能。
     通过使用蒸镀掩模的蒸镀方法或者通过喷墨方法形成包含有机化合物的层 10016。使用元素周期表 4 族的金属的金属络合物用于该包含有机化合物的层 10016 的一 部分， 且低分子材料或高分子材料可以组合使用。 此外， 对于用于该包含有机化合物的层的 材料， 经常使用有机化合物的单层或叠层 ； 在本实施例模式中， 无机化合物可包括在由有机 化合物形成的膜的一部分内。此外还可以使用已知的三重态材料。
     此外， 用于形成于包含有机化合物的层 10016 上方的第二电极 10017 的材料， 可 以使用功函数低的材料 (Al、 Ag、 Li、 Ca， 或者其合金， 例如 MgAg、 MgIn、 AlLi、 CaF2 或氮化 钙 )。注意， 当包含有机化合物的层 10016 内产生的光透射经过第二电极 10017 时， 第二电 极 ( 阴极 )10017 优选使用金属薄膜和发光导电膜 (ITO( 氧化铟锡 )、 氧化铟 - 氧化锌合金 (In2O3-ZnO)、 氧化锌 (ZnO) 等 ) 的叠层结构。
     此外， 密封基板 10004 通过密封材料 10005 附着到基板 10010 以具有下述结构， 其 中发光元件 10018 设于由基板 10010、 密封基板 10004 和密封材料 10005 包围的空间 10007 内。注意， 空间 10007 可填充有密封材料 10005 或填充有惰性气体 ( 例如氮气或氩气 )。
     注意， 环氧树脂基树脂优选用于密封材料 10005。此外， 优选地这些材料尽传输尽 可能少的湿气或氧气。另外， 用于密封基板 10004 的材料， 除了玻璃基板或石英基板之外， 还可以使用由 FRP( 玻璃纤维增强塑料 )、 PVF( 聚氟乙烯 )、 聚酯、 丙烯酸等形成的塑料基板。
     如上所述， 可以获得包括本发明的显示装置的像素结构的显示面板。 注意， 前述结 构是示例， 本发明显示装置的显示面板的结构不限于此。
     如图 100A 和 100B 所示， 信号控制电路 10001、 像素部 10002、 第一栅极驱动器 10003 和第二栅极驱动器 10006 形成于相同基板上 ； 因此可以实现显示装置的成本降低。 此 外， 在这种情况下， 当单极晶体管用于信号控制电路 10001、 像素部 10002、 第一栅极驱动器 10003 和第二栅极驱动器 10006 时， 可以实现制造工艺的简化， 且因此可以实现进一步成本 降低。
     注意， 显示面板的结构不限于图 100A 所示的结构， 其中信号控制电路 10001、 像素 部 10002、 第一栅极驱动器 10003 和第二栅极驱动器 10006 形成于相同基板上， 且对应于信 号控制电路 10001 的图 101A 的信号控制电路 10101， 可以形成于 IC 芯片上并通过 COG 等安 置在显示面板上。 另外注意， 图 101A 中的基板 10100、 像素部 10102、 第一栅极驱动器 10103、 第二栅极驱动器 10106、 FPC 10105、 IC 芯片 10106、 IC 芯片 10107、 密封基板 10108 和密封 材料 10109 对应于图 100A 中的基板 10010、 像素部 10002、 第一栅极驱动器 10003、 第二栅极驱动器 10006、 FPC 10009、 IC 芯片 10019、 密封基板 10004 和密封材料 10005。
     也就是说， 仅仅是要求高速操作的信号线驱动器电路使用 CMOS 等形成为 IC 芯片， 且因此实现了更低的功耗。此外， 当使用硅晶片等形成的半导体芯片用作 IC 芯片时， 可以 实现更高速度的操作和更低的功耗。
     通过将第二驱动器 10103 和第一栅极驱动器 10104 形成于与像素部 10102 相同的 基板上， 可以实现成本减少。注意， 当单极晶体管用于第二驱动器 10103、 第一栅极驱动器 10104 和像素部 10102 时， 可以实现进一步的成本减少。 像素部 10102 中包含的像素的结构 可以采用实施例模式 10 所示的像素。
     如上所述， 可以实现高清晰度显示装置的成本减少。此外， 通过在 FPC 10105 和基 板 10100 的连接部上安装包括功能电路 ( 存储器或缓冲器 ) 的 IC 芯片， 则可以有效地利用 基板面积。
     此外， 对应于图 100A 中的信号控制电路 10001、 第一栅极驱动器 10003 和第二栅极 驱动器 10006 的图 101B 中的信号控制电路 10111、 第一栅极驱动器 10114 和第二栅极驱动 器 10113 可以形成于 IC 芯片上方， 且通过 COG 等安装在显示面板上。这种情况下， 可以实 现高清晰度显示装置的成本减少。 因此， 为了获得具有更低功耗的显示装置， 非晶硅优选用 于该像素部中使用的晶体管的半导体层。注意， 图 101B 中的基板 10110、 像素部 10112、 FPC 10115、 IC 芯片 10116、 IC 芯片 10117、 密封基板 10118 和密封材料 10119 对应于图 100A 中 的基板 10010、 像素部 10002、 FPC 10009、 IC 芯片 10019、 IC 芯片 10022、 密封基板 10004 和 密封材料 10005。
     此外， 通过将非晶硅用于像素部 10112 内晶体管的半导体层， 可以实现进一步成 本减少。另外， 还可以制造大显示面板。
     另外， 第二栅极驱动器、 第一栅极驱动器和信号线控制电路不总是沿像素的行方 向和列方向提供。例如， 如图 75A 所示形成于 IC 芯片上方的外围驱动器电路 7501 可具有 图 101B 中第一栅极驱动器 10114、 第二栅电极驱动器 10113 和信号控制电路 10111 的功能。 注意， 图 75A 中的像素部 7502、 FPC 7504、 IC 芯片 7505、 IC 芯片 7506、 密封基板 7507 和密 封材料 7508 对应于图 100A 中的基板 10010、 像素部 10002、 FPC 10009、 IC 芯片 10019、 IC 芯片 10022、 密封基板 10004 和密封材料 10005。
     图 75B 为图 75A 所示显示装置的布线连接的示意图。 显示装置包括基板 7510、 外围 驱动器电路 7511、 像素部 7512、 FPC 7513 和 FPC7514。信号和电源电势在外部从 FPC 7513 输入到外围驱动器电路 7511。来自外围驱动器电路 7511 的输出沿行方向和列方向输入到 布线， 其中这些布线连接到像素部 7512 包含的像素。
     图 76A 和 76B 示出了可以应用于发光元件 10018 的发光元件的示例。也就是说， 参考图 76A 和 76B 描述可以应用于前述实施例模式的像素的发光元件的结构。
     图 76A 中的发光元件具有下述元件结构， 其中， 阳极 7602、 由空穴注入材料形成的 空穴注入层 7603、 由空穴输运材料形成的空穴输运层 7604、 发光层 7605、 由电子输运材料 形成的电子输运层 7606、 由电子注入材料形成的电子注入层 7607、 以及阴极 7608 层叠在基 板 7601 上。这里， 发光层 7605 在某些情形下仅由一种发光材料形成， 在其他情形下由两种 以上材料形成。注意， 该元件的结构不限于此。
     除了图 76A 所示的其中层叠了功能层的叠层结构之外， 还存在许多变化， 例如使用高分子化合物形成的元件， 以及在发光层中利用三重态发光材料的高效率元件， 其中该 三重态发光材料在从三重激发态返回时发光。这些变化也可以应用于发白光的元件， 其中 通过将发光区域划分为两个区域， 通过使用空穴阻挡层等控制载流子的复合区域可以获得 这种发白光的元件。
     对于图 76A 所示本实施例模式的元件形成方法， 空穴注入材料、 空穴输运材料和 发光材料顺序沉积在包括阳极 7602(ITO) 的基板 7601 上。接着， 沉积电子输运材料和电子 注入材料， 且最后通过蒸镀形成阴极 7608。
     接着， 下文描述空穴注入材料、 空穴输运材料、 电子输运材料、 电子注入材料和发 光材料的优选材料。
     对于空穴注入材料， 例如卟啉基化合物、 酞菁 ( 下文中称为 H2PC)、 铜酞菁 ( 下文中 称为 CuPc) 等是有效的。空穴注入材料还可以使用电离势低于所使用的空穴输运材料且具 有空穴输运功能的材料。此外还可以采用通过化学掺杂导电高分子化合物而得到的材料， 例如掺有聚磺苯乙烯 ( 下文中称为 PSS) 的聚乙烯二羟基噻吩 ( 下文中称为 PEDOT)。此外， 绝缘高分子化合物对于阳极的平整化是有效的， 且经常使用聚酰亚胺 ( 下文中称为 PI)。 另 外， 还使用无机化合物， 例如氧化铝的超薄膜 ( 下文中称为氧化铝 ) 以及例如金或铂的金属 的薄膜。
     对于空穴输运材料， 最广泛使用芳族胺基化合物 ( 即， 具有苯环 - 氮键的化合物 )。 广泛用做空穴输运材料的材料包括 4， 4’ - 二 ( 二苯基氨基 )- 联苯 ( 下文中称为 TAD)、 例如 4， 4’ - 二 [N-(3- 甲基苯基 )-N- 苯基氨基 ]- 联苯 ( 下文中称为 TPD) 和 4， 4’ - 二 [N-(1- 萘 基 )-N- 苯基氨基 ]- 联苯 ( 下文中称为 α-NPD) 的衍生物、 以及例如 4， 4’ ， 4” - 三 (N， N- 二 苯基氨基 )- 三苯基胺 ( 下文中称为 TDATA) 和 4， 4’ ， 4” - 三 [N-(3- 甲基苯基 )-N- 苯基氨 基 ]- 三苯基胺 ( 下文中称为 MTDATA) 的星爆型芳族胺化合物。
     对于电子输运材料， 经常使用金属络合物， 包括具有喹啉骨架或苯并喹啉骨架的 金属络合物， 例如 Alq、 BAlq、 三 (4- 甲基 -8- 喹啉 ) 铝 ( 下文中称为 Almq) 和二 (10- 羧 基苯 [h]- 喹啉 ) 铍 ( 下文中称为 BeBq)。此外， 可以采用具有恶唑基或噻唑基配体的金属 络合物， 例如二 [2-(2’ - 羟苯基 ) 苯并恶唑 ] 锌 ( 下文中称为 Zn(BOX)2) 和二 [2-(2’ -羟 基苯 ) 苯并噻唑 ] 锌 ( 下文中称为 Zn(BTZ)2)。此外， 除了金属络合物之外， 例如 2-(4- 二 苯基 )-5-(4- 四丁基苯基 )-1， 3， 4- 恶二唑 ( 下文中称为 PBD) 和 0XD-7 的恶二唑衍生物， 例如 TAZ 和 3-(4- 四丁基苯基 )-4-(4- 乙基苯 )-5-(4- 联苯 )-1， 2， 4- 三唑 ( 下文中称为 p-EtTAZ) 的三唑衍生物， 以及例如红菲绕啉 ( 下文中称为 BPhen) 和 BCP 的菲绕啉衍生物具 有电子输运性能。
     对于电子注入材料， 可以使用上述电子输运材料。此外， 经常使用绝缘体的超薄 膜， 例如， 诸如氟化钙、 氟化锂或氟化铯的金属卤化物， 或者诸如氧化锂的碱金属氧化物。 此 外， 例如乙酰丙酮锂 ( 下文中称为 Li(acac)) 或 8- 喹啉锂 ( 下文中称为 Liq) 的碱金属络 合物也是有效的。
     对于发光材料， 除了例如 Alq、 Almq、 BeBq、 BAlq、 Zn(BOX)2 和 Zn(BTZ)2 的上述金属 络合物之外， 各种荧光色素是有效的。荧光色素包括蓝色的 4， 4’ - 二 (2， 2- 二苯基乙烯 ) 联苯、 红桔色的 4- 二氰亚甲基 -2- 甲基 -6-(p- 二甲胺苯乙烯 )-4H- 吡喃等。此外， 还可以 使用主要包括以铂或铱为中心金属的络合物的三重态发光材料。对于该三重态发光材料，三 (2- 苯吡啶 ) 铱、 二 (2-(4’ - 甲苯基 ) 苯吡啶 -N， C2′ ) 乙酰丙酮铱 ( 下文中称为 (acac) Ir(tpy)2)、 2， 3， 7， 8， 12， 13， 17， 18- 八乙基 -21H， 23H 卟啉铂等是已知的。
     通过组合使用具有如上所述各种功能的材料， 可以形成具有高可靠性的发光元 件。
     其中层按照与图 76A 相反的顺序形成的发光元件也可以用于实施例模式 10 的显 示元件 6521。 也就是说， 阴极 7618、 由电子注入材料形成的电子注入层 7617、 由电子输运材 料形成的电子输运层 7616、 发光层 7615、 由空穴输运材料形成的空穴输运层 7614、 由空穴 注入材料形成的空穴注入层 7613 和阳极 7612 顺序层叠在基板 7611 上。
     此外， 该发光元件的阳极和阴极至少之一需要是透明的， 从而提取光发射。 晶体管 和发光元件形成于基板上方。 本发明的显示装置的像素结构可以应用于具有下述任意一种 发射结构 ： 顶部发射结构， 其中从与基板相对侧的表面提取光发射 ； 底部发射结构， 其中从 基板侧的表面提取光发射 ； 以及双向发射结构， 其中从基板侧的表面以及与基板相对侧的 表面提取光发射。 本发明的显示装置的像素结构可以应用于具有任何一种发射结构的发光 元件。
     参考图 77A 描述具有顶部发射结构的发光元件。
     驱动晶体管 7701 形成于基板 7700 上方。第一电极 7702 形成为接触驱动晶体管 7701 的源极端子， 且层 7703 和第二电极 7704 形成于该第一电极 7702 上方， 其中该层 7703 包含有机化合物。
     第一电极 7702 为发光元件的阳极。 第二电极 7704 为发光元件的阴极。 也就是说， 包含有机化合物的层 7703 夹置于第一电极 7702 和第二电极 7704 之间的区域作为发光元 件。
     对于用于作为阳极的第一电极 7702 的材料， 优选使用功函数高的材料。例如可以 使用氮化钛膜、 铬膜、 钨膜、 Zn 膜、 Pt 膜等的单层膜 ； 氮化钛膜及包含铝为其主要成分的膜 的叠层结构 ； 氮化钛膜、 包含铝为其主要成分的膜和氮化钛膜的三层结构等。注意， 对于叠 层结构的情形， 作为布线的电阻低， 可以获得良好的欧姆接触， 且还可以获得作为阳极的功 能。通过使用反射光的金属膜， 可以形成不透光的阳极。
     对于用于作为阴极的第二电极 7704 的材料， 优选使用功函数低的材料 (Al、 Ag、 Li、 Ca， 或者其合金， 例如 MgAg、 MgIn、 AlLi、 CaF2 或氮化钙 ) 形成的薄金属膜和透明导电膜 (ITO( 氧化铟锡 )、 氧化铟锌 (IZO)、 氧化锌 (ZnO) 等 ) 的叠层结构。通过使用具有透光性能 的薄金属膜和透明导电膜， 可以形成能够透光的阴极。
     如上所述， 可以如图 77A 中箭头所示从顶面提取来自发光元件的光。也就是说， 当 采用图 100A 和 100B 所示显示面板时， 光发射朝向密封基板 10004 侧。因此， 当在显示装置 中采用具有顶部发射结构的发光元件时， 具有透光性能的基板作为密封基板 10004。
     当提供光学膜时， 该密封基板 10004 设有光学膜。
     注意， 用于阴极的由功函数低的材料形成的金属膜， 例如 MgAg、 MgIn 或 AlLi 可以 用于第一电极 7702。这种情况下， 例如 ITO( 氧化铟锡 ) 膜或氧化铟锌 (IZO) 膜的透光导电 膜可以用于第二电极 7704。因此， 采用这种结构可以改善顶部光发射的透射率。
     接下来， 参考图 77B 描述底部发射结构的发光元件。因为除了光发射结构之外， 该 发光元件的结构与图 77A 相同， 因此使用与图 77A 相同的标号。这里， 用于作为阳极的第一电极 7702 的材料优选使用功函数高的材料。例如可以 使用诸如 ITO( 氧化铟锡 ) 膜或氧化铟锌 (IZO) 膜的透明导电膜。通过使用具有透光性能 的透明导电膜， 可以形成能够透光的阳极。
     用于作为阴极的第二电极 7704 的材料， 优选使用由功函数低的材料 (Al、 Ag、 Li、 Ca， 或者其合金， 例如 MgAg、 MgIn、 AlLi、 CaF2 或 Ca3N2) 形成的金属膜。通过使用反射光的金 属膜， 可以形成不透光的阴极。
     如上所述， 可以如图 77B 中箭头所示从底面提取来自发光元件的光。也就是说， 当 采用图 100A 和 100B 所示显示面板时， 光发射朝向基板 10010 侧。因此， 当在显示装置中采 用具有底部发射结构的发光元件时， 具有透光性能的基板作为基板 10010。
     当提供光学膜时， 该基板 10010 设有光学膜。
     接下来， 参考图 77C 描述双向发射结构的发光元件。因为除了光发射结构之外， 该 发光元件的结构与图 77A 相同， 因此使用与图 77A 相同的标号。
     这里， 用于作为阳极的第一电极 7702 的材料优选使用功函数高的材料。例如可以 使用诸如 ITO( 氧化铟锡 ) 膜或氧化铟锌 (IZO) 膜的透明导电膜。通过使用具有透光性能 的透明导电膜， 可以形成能够透光的阳极。
     用于作为阴极的第二电极 7704 的材料， 优选使用功函数低的材料 (Al、 Ag、 Li、 Ca， 或者其合金， 例如 MgAg、 MgIn、 AlLi、 CaF2 或氮化钙 ) 形成的薄金属膜和透明导电膜 (ITO( 氧 化铟锡 )、 氧化铟 - 氧化锌合金 (In2O3-ZnO)、 氧化锌 (ZnO) 等 ) 的叠层结构。通过使用具有 透光性能的薄金属膜和透明导电膜， 可以形成能够透光的阴极。
     如上所述， 可以如图 77C 中箭头所示从两侧提取来自发光元件的光。也就是说， 当 采用图 100A 和 100B 所示显示面板时， 光发射朝向基板 10010 侧和密封基板 10004 侧。因 此， 当在显示装置中采用具有双向发射结构的发光元件时， 具有透光性能的基板作为基板 10010 和密封基板 10004。
     当提供光学膜时， 基板 10010 和密封基板 10004 均设有光学膜。
     此外， 本发明可以应用于其中通过使用发白光的元件和彩色滤光片实现全彩色显 示的显示装置。
     如图 78 所示， 基膜 7802 形成于基板 7800 上方， 且驱动晶体管 7801 形成于基膜 7802 上。第一电极 7803 形成为接触驱动晶体管 7801 的源极端子， 且层 7804 层和第二电极 7805 形成于该第一电极 7803 上方， 其中该层 7804 包含有机化合物。
     第一电极 7803 为发光元件的阳极。 第二电极 7805 为发光元件的阴极。 也就是说， 包含有机化合物的层 7804 夹置于第一电极 7803 和第二电极 7805 之间的区域作为发光元 件。在图 78 所示的结构中， 发射白光。红色滤光片 7806R、 绿色滤光片 7806G 和蓝色滤光片 7806B 设于发光元件上方 ； 因此可以进行全彩色显示。此外， 提供了分离这些彩色滤光片的 黑矩阵 ( 也称为 BM)7807。
     前述的发光元件结构可以组合使用， 且可以恰当地应用于本发明的显示装置。上 述的显示面板和发光元件的结构是示例， 该像素结构也可以应用于具有其他结构的显示装 置。
     接下来， 示出了显示面板中像素部的部分剖面图。
     首先， 参考图 79A、 79B、 80A 和 80B 描述结晶半导体膜 ( 多晶硅 (p-Si:H) 膜 ) 用于晶体管的半导体层的情形。
     这里， 例如通过采用已知膜形成方法在基板上方形成非晶硅 (a-Si) 膜， 由此获得 该半导体层。注意， 并不限于使用非晶硅膜， 可以使用具有非晶状态的任何半导体膜 ( 包括 微晶半导体膜 )。此外， 可以使用具有非晶结构的化合物半导体膜， 例如非晶锗硅膜。
     随后， 通过激光晶化方法、 使用 RTA 或退火炉的热晶化方法、 使用促进结晶的金属 元素的热晶化方法等， 使该非晶硅膜结晶。无需说， 这些晶化方法可以组合进行。
     前述晶化的结果为， 在该非晶半导体膜的一部分内形成结晶区。
     此外， 其中部分晶化程度更高的该结晶半导体膜被图案化成期望形状， 且由该结 晶区形成岛状半导体膜。该半导体膜用做晶体管的半导体层。
     如图 79A 所示， 基膜 7902 形成于基板 7901 上方， 且半导体层形成于该基膜 7902 上方。 该半导体层包括沟道形成区 7903、 将成为驱动晶体管 7918 的源极区或漏极区的杂质 区 7905 ； 以及沟道形成区 7906、 LDD 区 7907 和将成为电容器 7919 的下电极的杂质区 7908。 注意， 可以对沟道形成区 7903 和 7906 进行沟道掺杂。
     该基板可以使用玻璃基板、 石英基板、 陶瓷基板、 塑料基板等。基膜 7902 可以使用 氮化铝、 氧化硅、 氮氧化硅等的单层或其叠层。
     栅电极 7910 和电容器的上电极 7911 形成于半导体层上方， 栅极绝缘膜 7909 夹置 其间。
     层间绝缘体 7912 形成为覆盖驱动晶体管 7918 和电容器 7919。布线 7913 通过接 触孔接触层间绝缘体 7912 上方的杂质区 7905。 像素电极 7914 形成为接触布线 7913。 第二 层间绝缘体 7915 形成为覆盖像素电极 7914 的端部以及布线 7913。这里， 第二层间绝缘体 7915 使用正光敏丙烯酸树脂膜形成。随后， 层 7916 和对立电极 7917 形成于像素电极 7914 上方， 其中该层 7916 包含有机化合物。发光元件 7920 形成于包含有机化合物的层 7916 夹 置于像素电极 7914 和对立电极 7917 之间的区域内。
     备选地， 如图 79B 所示， 区域 7921 可设为使得形成电容器 7919 下电极的一部分的 LDD 区交叠上电极 7911。注意， 与图 79A 相同的部分使用相同的标号表示， 且省略了对其的 描述。
     备选地， 如图 80A 所示， 可以包括第二上电极 8091， 该第二上电极 8091 形成于与驱 动晶体管 7918 杂质区域 7905 接触的布线 7913 相同的层内。注意， 与图 79A 相同的部分使 用相同的标号表示， 且省略了对其的描述。层间绝缘体 7912 夹置于第二上电极 8091 和上 电极 7911 之间以形成第二电容器。由于第二上电极 8091 接触杂质区 7908， 具有基膜 7902 夹置于上电极 7911 和沟道形成区 7906 之间的结构的第一电容器和具有层间绝缘体 7912 夹置于上电极 7911 和第二上电极 8091 之间的结构的第二电容器并联连接， 从而形成包括 该第一电容器和第二电容器的电容器 8092。由于电容器 8092 具有该第一电容器和第二电 容器的总电容， 因此可以在小面积内形成大电容的电容器。 也就是说， 当该电容器用于本发 明的显示装置的像素结构中的电容器时， 可以进一步提高孔径率。
     备选地， 电容器可具有如图 80B 所示的结构。基膜 8002 形成于基板 8001 上方， 且 半导体层形成于该基膜 8002 上方。该半导体层包括沟道形成区 8003 和将成为驱动晶体管 8018 的源极区或漏极区的杂质区 8005。注意， 可以对沟道形成区 8003 进行沟道掺杂。
     该基板可以使用玻璃基板、 石英基板、 陶瓷基板、 塑料基板等。基膜 8002 可以使用氮化铝、 氧化硅、 氮氧化硅等的单层或其叠层。
     栅电极 8007 和第一电极 8008 形成于半导体层上方， 栅极绝缘膜 8006 夹置其间。
     第一层间绝缘体 8009 形成为覆盖驱动晶体管 8018 和第一电极 8008。布线 8010 通过接触孔接触第一层间绝缘体 8009 上方的杂质区 8005。第二电极 8011 由与布线 8010 相同的材料形成， 且形成于与布线 8010 相同的层内。
     此外， 第二层间绝缘体 8012 形成为覆盖布线 8010 和第二电极 8011。像素电极 8013 形成为通过接触孔接触第二层间绝缘体 8012 上方的布线 8010。第三电极 8014 由与 像素电极 8013 相同的材料形成， 且形成于与像素电极 8013 相同的层内。此处形成包括第 一电极 8008、 第二电极 8011 和第三电极 8014 的电容器 8019。
     第三层间绝缘体 8015 形成为覆盖像素电极 8013 和第三电极 8014。随后， 层 8016 和对立电极 8017 形成于第三层间绝缘体 8015 和第三电极 8014 上方， 其中该层 8016 包含 有机化合物。发光元件 8020 形成于包含有机化合物的层 8016 夹置于像素电极 8013 和对 立电极 8017 之间的区域内。
     如上所述， 图 79A、 79B、 80A 和 80B 所示结构为其中形成结晶半导体膜作为半导体 层的晶体管的结构的示例。 注意， 图 79A、 79B、 80A 和 80B 所示晶体管的结构为顶栅晶体管的 示例。也就是说， 该晶体管可以是 P 沟道晶体管或 N 沟道晶体管。对于 N 沟道晶体管的情 形， LDD 区可以交叠栅电极或者不交叠栅电极， 或者该 LDD 区的一部分可交叠该栅电极。此 外， 该栅电极可具有渐缩形状， 且 LDD 区可按照自对准方式设于栅电极的渐缩部分的下方。 此外， 栅电极的数目不限于 2， 且可以采用具有三个以上栅电极的多个栅极结构， 或者还可 以采用单个栅极结构。
     通过将结晶半导体膜用于本发明显示装置的像素中包含的晶体管的半导体层 ( 例如， 沟道形成区、 源极区和漏极区 )， 例如， 第一栅极驱动器 10003、 第二栅极驱动器 10006 和信号控制电路 10001 容易形成于与图 100A 中像素部 10002 相同的基板上。
     对于使用多晶硅作为半导体层的晶体管的结构， 图 81A 和 81B 分别示出了使用晶 体管的显示面板的部分剖面图， 其中该晶体管具有栅电极夹置于基板和半导体层之间的结 构， 即， 栅电极置于半导体层下方的底栅结构。
     基膜 8102 形成于基板 8101 上方。随后， 栅电极 8103 形成于该基膜 8102 上方。第 一电极 8104 形成于与栅电极 8103 相同的层内， 且由与栅电极 8103 相同的材料形成。栅电 极 8103 的材料可以使用添加磷的多晶硅。除了多晶硅之外， 可以使用为金属与硅的化合物 的硅化物。
     随后， 栅极绝缘膜 8105 形成为覆盖栅电极 8103 和第一电极 8104。栅极绝缘膜 8105 使用氧化硅膜、 氮化硅膜等。
     半导体层形成于栅极绝缘膜 8105 上方。该半导体层包括沟道形成区 8106、 LDD 区域 8107 和将成为驱动晶体管 8122 的源极区或漏极区的杂质区 8108 ； 以及沟道形成区 8109、 LDD 区 8110 和将成为电容器 8123 的第二电极的杂质区 8111。注意， 可以对沟道形成 区 8106 和 8109 进行沟道掺杂。
     该基板可以使用玻璃基板、 石英基板、 陶瓷基板、 塑料基板等。基膜 8102 可以使用 氮化铝、 氧化硅、 氮氧化硅等的单层或其叠层。
     第一层间绝缘体 8112 形成为覆盖该半导体层。布线 8113 通过接触孔接触第一层间绝缘体 8112 上方的杂质区 8108。第三电极 8114 形成于与布线 8113 相同的层内， 且由与 布线 8113 相同的材料形成。 形成了包括第一电极 8104、 第二电极、 和第三电极 8114 的电容 器 8123。
     此外， 开口 8115 形成于第一层间绝缘体 8112 内。第二层间绝缘体 8116 形成为覆 盖驱动晶体管 8122、 电容器 8123 和开口 8115。像素电极 8117 通过接触孔形成于第二层间 绝缘体 8116 上方。随后， 例如通过使用正光敏丙烯酸树脂膜， 绝缘体 8118 形成为覆盖像素 电极 8117 的端部。层 8119 和对立电极 8120 形成于像素电极 8117 上方， 其中该层 8119 包 含有机化合物。发光元件 8121 形成于包含有机化合物的层 8119 夹置于像素电极 8117 和 对立电极 8120 之间的区域内。开口 8115 位于发光元件 8121 下方。也就是说， 当从基板侧 提取从发光元件 8121 发射的光时， 由于提供了开口 8115 而可以改善透射率。
     此外， 可以采用图 81B 所示的结构， 其中第四电极 8124 形成于与图 81A 中像素电 极 8117 相同的层内， 且由与像素电极 8117 相同的材料形成。因此形成了包括第一电极 8104、 第二电极、 第三电极 8114 和第四电极 8124 的电容器 8123。
     接下来， 描述当非晶硅 (a-Si:H) 膜用于晶体管的半导体层的情形。图 82A 和 82B 示出了顶栅晶体管的情形。图 83A、 83B、 84A 和 84B 示出了底栅晶体管的情形。
     图 82A 示出了其中非晶硅用于半导体层的顶栅晶体管的剖面图。基膜 8202 形成 于基板 8201 上方。像素电极 8203 形成于基膜 8202 上方。第一电极 8204 形成于与像素电 极 8203 相同的层内， 且由与像素电极 8203 相同的材料形成。
     该基板可以使用玻璃基板、 石英基板、 陶瓷基板等。基膜 8202 可以使用氮化铝、 氧 化硅、 氮氧化硅等的单层或其叠层。
     布线 8205 和布线 8206 形成于基膜 8202 上方， 且像素电极 8203 的端部覆盖有布 线 8205。具有 n 型导电性的 n 型半导体层 8207 和 n 型半导体层 8208 形成于布线 8205 和 布线 8206 上方。此外， 半导体层 8209 形成于布线 8205 和布线 8206 之间以及基膜 8202 上 方。部分半导体层 8209 延伸到 n 型半导体层 8207 和 8208 上方。注意， 该半导体层是由例 如非晶硅 (a-Si:H) 膜或微晶半导体 (μ-Si:H) 膜的非结晶半导体膜形成。此外， 栅极绝缘 膜 8210 形成于半导体层 8209 上方。绝缘膜 8211 也形成于第一电极 8204 上方， 其中该绝 缘膜 8211 形成于与栅极绝缘膜 8210 相同的层内且由与栅极绝缘膜 8210 相同的材料形成。 注意， 栅极绝缘膜 8210 使用氧化硅膜、 氮化硅膜等。
     栅电极 8212 形成于栅极绝缘膜 8210 上方。第二电极 8213 形成于第一电极 8204 上方， 绝缘膜 8211 夹置其间， 其中该第二电极 8213 形成于与栅电极相同的层内且由与栅电 极相同的材料形成。形成了其中绝缘膜 8211 夹置于第一电极 8204 和第二电极 8213 之间 的电容器 8219。层间绝缘膜 8214 形成为覆盖像素电极 8203 的端部、 驱动晶体管 8218 和电 容器 8219。
     层 8215 和对立电极 8216 形成于层间绝缘层 8214 以及置于层间绝缘层 8214 开口 内的像素电极 8203 上方， 其中层 8215 包含有机化合物。发光元件 8217 形成于包含有机化 合物的层 8215 夹置于像素电极 8203 和对立电极 8216 之间的区域内。
     如图 82B 所示， 可以形成第一电极 8220 替代图 82A 中的第一电极 8204。第一电极 8220 形成于与布线 8205 和 8206 相同的层内， 且由与布线 8205 和 8206 相同的材料形成。
     图 83A 示出了其中非晶硅用于半导体层的底栅晶体管的部分剖面图。 栅电极 8303形成于基膜 8302 上方。第一电极 8304 形成于与栅电极相同的层内， 且由与栅电极相同的 材料形成。栅电极 8303 的材料可以使用添加磷的多晶硅。除了多晶硅之外， 可以采用为金 属和硅的化合物的硅化物。
     栅极绝缘膜 8305 形成为覆盖栅电极 8303 和第一电极 8304。栅极绝缘膜 8305 使 用氧化硅膜、 氮化硅膜等。
     半导体层 8306 形成于栅极绝缘膜 8305 上方。半导体层 8307 形成于与半导体层 8306 相同的层内， 且由与半导体层 8306 相同的材料形成。
     该基板可以使用玻璃基板、 石英基板、 陶瓷基板等。基膜 8302 可以使用氮化铝、 氧 化硅、 氮氧化硅等的单层或其叠层。
     具有 n 型导电性的 n 型半导体层 8308 和 8309 形成于半导体层 8306 上方。n 型半 导体层 8310 形成于半导体层 8307 上方。
     布线 8311 和 8312 分别形成于 n 型半导体层 8308 和 8309 上方。导电层 8313 形 成于 n 型半导体层 8310 上方， 该导电层 8313 形成于与布线 8311 和 8312 相同的层内且由 与布线 8311 和 8312 相同的材料形成。
     形成包括半导体层 8307、 n 型半导体层 8310 和导电层 8313 的第二电极。注意， 形 成了其中基膜 8302 夹置于第一电极 8304 和第二电极之间的电容器 8320。
     布线 8311 的一个端部延伸， 且像素电极 8314 形成于延伸布线 8311 上并接触该布 线 8311。
     绝缘体 8315 形成为覆盖像素电极 8314 的端部、 驱动晶体管 8319 和电容器 8320。
     层 8316 和对立电极 8316 形成于像素电极 8314 和绝缘体 8315 上方， 其中层 8316 包含有机化合物。发光元件 8318 形成于包含有机化合物的层 8316 夹置于像素电极 8314 和对立电极 8317 之间的区域内。
     注意， 不总是形成为电容器 8320 第二电极的一部分的半导体层 8307 和 n 型半导 体层 8310。也就是说， 电容器 8320 的第二电极可以是导电层 8313， 从而电容器 8320 具有 其中栅极绝缘膜夹置于第一电极 8304 和导电层 8313 之间的结构。
     注意， 在图 83A 中， 当在形成布线 8311 之前形成像素电极 8314 时， 可以形成如图 83B 所示的电容器 8322， 其中栅极绝缘膜 8305 夹置于第一电极 8304 和由像素电极 8314 形 成的第二电极 8321 之间。
     注意， 尽管图 83A 和 83B 示出了反向交错沟道蚀刻晶体管， 但是还可以使用沟道保 护晶体管。参考图 84A 和 84B 描述沟道保护晶体管。
     图 84A 的沟道保护晶体管与图 83A 所示具有沟道蚀刻结构的驱动晶体管 8319 的 不同在于， 将作为蚀刻掩模的绝缘体 8401 设于形成半导体层 8306 沟道的区域的上方。使 用相同的标号表示除此以外的相同部分。
     类似地， 图 84B 的沟道保护晶体管与图 83B 所示具有沟道蚀刻结构的驱动晶体管 8319 的不同在于， 将作为蚀刻掩模的绝缘体 8401 设于形成半导体层 8306 沟道的区域的上 方。使用相同的标号表示除此以外的相同部分。
     当非晶半导体膜用于本发明显示装置的像素包含的晶体管的半导体层 ( 例如， 沟 道形成区、 源极区和漏极区 ) 时， 制造成本可以降低。例如， 当使用图 66 和 67 所示像素结 构时， 可以采用非晶半导体膜。注意， 可以应用于本发明显示装置的像素结构的晶体管和电容器结构不限于前述 结构， 且可以采用各种晶体管和电容器结构。
     当前述实施例模式所示的各个显示装置的结构用于驱动显示面板时， 可以抑制晶 体管特性的恶化。因此可以防止由于晶体管特性恶化所致的移位寄存器失灵。此外， 可以 抑制由于移位寄存器失灵所致的显示面板的显示缺陷。
     注意， 本实施例模式所示的每一个显示面板结构可以与本说明书中其他实施例模 式所示的各个显示装置的结构自由地组合。此外， 本实施例模式所示的显示面板结构可以 自由地相互组合。
     [ 实施例模式 15]
     在本实施例模式中， 参考图示描述可以应用本发明且包括薄膜晶体管 (TFT) 的半 导体装置的形成方法。
     图 85A 至 85G 为示出了可以应用本发明的半导体装置所包含的 TFT 的结构和制造 工艺的示例的图示。图 85A 为示出了可以应用本发明的半导体装置所包含的 TFT 的结构的 示例的图示。图 85B 至 85G 为示出了可以应用本发明的半导体装置所包含的 TFT 的制造工 艺的示例的图示。注意， 可以应用本发明的半导体装置所包含的 TFT 的结构和制造工艺不 限于图 85A 至 85G 所示， 而可以使用各种结构和制造工艺。
     首先， 参考图 85A 描述可以应用本发明的半导体装置所包含的 TFT 的结构。 图 85A 为分别具有不同结构的多个 TFT 的剖面图。这里， 在用于描述可以应用本发明的半导体装 置所包含的 TFT 的结构的图 85A 中， 具有不同结构的多个 TFT 并置。因此， 可以应用本发明 的半导体装置所包含的 TFT 不需要实际上如图 85A 所示并置， 可以根据需要分离地形成。
     接下来， 描述形成可以应用本发明的半导体装置所包含的 TFT 的各层的特性。
     基板 8511 可以是使用钡硼硅酸盐玻璃、 铝硼硅酸盐玻璃等的玻璃基板 ； 石英基 板； 陶瓷基板 ； 包含不锈钢的金属基板等。此外， 也可以使用典型地由聚对苯二甲酸乙二醇 酯 (PET)、 聚萘二甲酸乙二醇酯 (PEN) 或者聚醚砜 (PES) 形成的基板， 或者由例如丙烯酸树 脂的柔性合成树脂形成的基板。通过使用柔性基板， 可以形成能够弯曲的半导体装置。此 外， 这种基板在其面积或形状上没有严格限制。因此， 例如当各边长为 1 米以上的矩形基板 用做基板 8511 时， 生产率可以显著提高。与使用圆形硅基板的情形相比， 这个优点极为有 利。
     绝缘膜 8512 作为基膜， 并被提供以防止来自基板 8511 的碱土金属或者例如 Na 的 碱金属对半导体元件特性产生负面影响。绝缘膜 8512 可以具有例如氧化硅、 氮化硅、 氮氧 化硅或氧氮化硅的包含氧或氮的绝缘膜的单层结构或叠层结构。例如， 当绝缘膜 8512 设为 具有双层结构时， 优选地氧氮化硅膜作为第一绝缘膜， 氮氧化硅膜作为第二绝缘膜。 当绝缘 膜 8512 设为具有三层结构时， 优选地氮氧化硅膜作为第一绝缘膜， 氧化硅膜作为第二绝缘 膜， 且氮氧化硅膜作为第三绝缘膜。
     半导体膜 8513、 8514 和 8515 可以使用非晶半导体或半非晶半导体 (SAS) 形成。 备选地可以使用多晶半导体膜。SAS 为具有介于非晶和结晶 ( 包括单晶和多晶 ) 结构之间 的中间结构并具有自由能是稳定的第三态的半导体。另外， SAS 包括具有短程有序和晶格 畸变的结晶区。在膜的至少一部分内可以观察到 0.5 至 20nm 的结晶区。当硅为主要成分 时， 拉曼光谱频移到低于 520cm-1 的波数侧。认为源于硅结晶晶格的 (111) 和 (220) 衍射峰通过 X 射线衍射观察到。SAS 包含至少 1 原子％以上的氢或卤素以终止悬挂键。SAS 是通 过辉光放电分解 ( 等离子体 CVD) 包含硅的气体而形成。除了 SiH4 之外， 该包含硅的气体 可以使用 Si2H6、 SiH2Cl2、 SiHCl3、 SiCl4、 SiF4 等。此外， 可以混合 GeF4。备选地， 该包含硅的 气体可以使用下述气体稀释 ： H2 ； 或者 H2 与选自 He、 Ar、 Kr 和 Ne 的一种或多种稀有气体元 素。稀释比例在 2 至 1000 倍的范围内， 压力在约 0.1 至 133Pa 的范围内， 电源频率为 1 至 120MHz 且优选地为 13 至 60MHz， 且基板加热温度可以为 300℃或以下。作为该膜内的杂质 元素， 空气成分中的杂质例如氧、 氮和碳的浓度优选地为 1×1020cm-1 以下。具体而言， 氧浓 19 -3 19 -3 度为 5×10 cm 或以下， 且优选为 1×10 cm 或以下。这里， 通过已知方法 ( 例如溅镀方 法、 LPCVD 方法或等离子体 CVD 方法 )， 使用包含硅 (Si) 为主要成分的材料 ( 例如， SixGe1-x) 来形成非晶硅膜。随后， 通过已知晶化方法， 例如激光晶化方法、 使用 RTA 或退火炉的热晶 化方法或者使用促进结晶的金属元素的热晶化方法， 使该非晶硅膜结晶。
     绝缘膜 8516 可以具有例如氧化硅、 氮化硅、 氮氧化硅或氧氮化硅的包含氧或氮的 绝缘膜的单层结构或叠层结构。
     栅电极 8517 可以具有导电膜的单层结构或者两个或三个导电膜的叠层结构。栅 电极 8517 的材料可以使用已知导电膜。例如可以使用 ： 例如钽 (Ta)、 钛 (Ti)、 钼 (Mo)、 钨 (W)、 铬 (Cr)、 硅 (Si) 等的元素的单质膜 ； 包含该元素的氮化物膜 ( 典型地， 氮化钽膜、 氮化 钨膜或者氮化钛膜 ) ； 这些元素组合的合金膜 ( 典型地， Mo-W 合金或 Mo-Ta 合金 ) ； 包含该 元素的硅化物膜 ( 典型地， 硅化钨膜或硅化钛膜 ) 等。 注意， 前述单质膜、 氮化物膜、 合金膜、 硅化物膜等可以具有单层结构或叠层结构。
     通过已知方法 ( 例如溅镀方法或等离子体 CVD 方法 )， 绝缘膜 8518 可以具有例如 氧化硅、 氮化硅、 氮氧化硅或氧氮化硅的包含氧或氮的绝缘膜， 或者例如 DLC( 类金刚石碳 ) 的包含碳的膜的单层结构或叠层结构。
     除了例如氧化硅、 氮化硅、 氮氧化硅或氧氮化硅的包含氧或氮的绝缘膜， 或者例如 DLC( 类金刚石碳 ) 的包含碳的膜之外， 绝缘膜 8519 可以具有例如环氧树脂、 聚酰亚胺、 聚酰 胺、 聚乙烯酚醛、 苯环丁烯或丙烯酸树脂的有机材料， 或者硅氧烷树脂的单层结构或叠层结 构。注意， 硅氧烷树脂对应于具有 Si-O-Si 键的树脂。硅氧烷包括硅 (Si) 和氧 (O) 的键的 骨架结构。至少包括氢的有机基团 ( 例如， 烷基基团或芳香烃 ) 作为取代基。备选地， 取代 基还可以使用含氟的基团， 或者含氟的基团和至少包含氢的有机基团。 注意， 在本发明的半 导体装置中， 绝缘膜 8519 可以设为直接覆盖栅电极 8517， 而不提供绝缘膜 8518。
     导电膜 8523 可以使用例如 Al、 Ni、 C、 W、 Mo、 Ti、 Pt、 Cu、 Ta、 Au、 Mn 等的单质膜 ； 包 含该元素的氮化物膜 ； 这些元素组合的合金膜 ； 包含该元素的硅化物膜等。例如， 包含多种 元素的合金可以使用包含 C 和 Ti 的 Al 合金、 包含 Ni 的 Al 合金、 包含 C 和 Ni 的 Al 合金、 包含 C 和 Mn 的 Al 合金等。对于叠层结构的情形， 该结构可以是 Al 夹置于 Mo、 Ti 等之间 ； 因此， Al 对热量和化学反应的抗性可以提高。
     接下来， 参考图 85A 的分别具有不同结构的多个 TFT 的剖面图描述各个结构的特 性。
     标号 8501 表示单漏极 TFT。由于该 TFT 可以由简单方法形成， 因此具有低制造成 本和高产率的优点。 这里， 导电膜 8513 和 8515 分别具有不同的杂质浓度， 且半导体膜 8513 作为沟道区， 半导体膜 8515 作为源极区和漏极区。通过此方式控制杂质的数量， 可以控制半导体膜的电阻率。此外， 半导体膜和导电膜 8523 的电连接状态可以更接近欧姆接触。注 意， 分离地形成分别包含不同数量杂质的半导体膜的方法可以使用以栅电极 8517 为掩模 将杂质掺入半导体膜的方法。
     标号 8502 表示栅电极 8517 具有特定锥角以上的 TFT。由于该 TFT 可以由简单方 法形成， 因此具有低制造成本和高生产率的优点。这里， 导电膜 8513、 8514 和 8515 分别具 有不同的杂质浓度。半导体膜 8513 作为沟道区， 半导体膜 8514 作为轻掺杂漏 (LDD) 区， 且 半导体膜 8515 作为源极区和漏极区。通过此方式控制杂质的数量， 可以控制半导体膜的电 阻率。此外， 半导体膜和导电膜 8523 的电连接状态可以更接近欧姆接触。另外， 由于该 TFT 包括 LDD 区， 高电场难以施加到该 TFT， 因此由于热载流子所致的元件恶化可以得到抑制。 注意， 分离地形成分别包含不同数量杂质的半导体膜的方法可以使用以栅电极 8517 为掩 模将杂质掺入半导体膜的方法。在 TFT 8502 中， 由于栅电极 8517 具有特定锥角以上， 通过 栅电极 8517 掺入半导体膜的杂质的浓度梯度可以由此产生， 且 LDD 区域可以容易地形成。
     标号 8503 表示栅电极 8517 包括至少两层且下栅电极长于上栅电极的 TFT。当栅 电极 8517 具有这种形状时， 可以形成 LDD 区域而不添加光掩模。注意， 类似 TFT 8503， LDD 区交叠栅电极 8517 的结构具体地称为 GOLD( 栅极交叠 LDD) 结构。可以使用下述方法作为 形成具有这种形状的栅电极 8517 的方法。首先， 当栅电极 8517 图案化时， 下和上栅电极通 过干法蚀刻来蚀刻， 从而其侧表面倾斜 ( 渐缩 )。随后， 通过各向异性蚀刻将上栅电极的倾 斜加工成几乎垂直。因此， 形成了下栅电极长于上栅电极的栅电极。随后， 杂质元素掺入两 次， 从而形成作为沟道区的半导体膜 8513、 作为 LDD 区的半导体膜 8514 以及作为源极区和 漏极区的半导体膜 8515。
     注意， 与栅电极 8517 交叠的部分 LDD 区称为 Lov 区， 不与栅电极 8517 交叠的部分 LDD 区称为 Loff 区。Loff 区对于抑制截止电流值是高度有效的， 而对于通过减轻漏极附近 中的电场来防止热载流子所致的导通电流值的恶化不是非常有效。另一方面， Lov 区对于 通过减轻漏极附近中的电场来防止导通电流值的恶化是高度有效的， 而对于抑制截止电流 值不是非常有效。因此， 优选地形成具有与各种电路的每一个所要求的 TFT 特性相对应的 结构的 TFT。 例如， 当本发明的半导体装置用于显示装置时， 具有 Loff 区的 TFT 优选地作为 像素 TFT， 从而抑制截止电流。另一方面， 具有 Lov 区的 TFT 优选地作为外围电路中的 TFT， 从而通过减轻漏极附近中的电场来防止导通电流值的恶化。
     标号 8504 表示包括与栅电极 8517 侧表面接触的侧壁 8521 的 TFT。当 TFT 包括侧 壁 8521 时， 与侧壁 8521 交叠的区域可以制成为 LDD 区。
     标号 8505 表示通过使用掩模在半导体膜中掺杂形成 LDD(Loff) 区的 TFT。因此， LDD 区可以确定地形成， 且 TFT 的截止电流可以减小。
     标号 8506 表示通过使用掩模在半导体膜中掺杂形成 LDD(Lov) 区的 TFT。因此， LDD 区可以确定地形成， 且导通电流值的恶化可以通过减轻漏极附近中的电场而得以防止。
     接下来， 参考图 85B 至 85G 描述可以应用本发明的半导体装置所包含的 TFT 的制 造工艺的示例。注意， 可以应用本发明的半导体装置所包含的 TFT 的结构和制造工艺不限 于图 85A 至 85G 所示， 而可以使用各种结构和制造工艺。
     在本发明中， 基板 8511、 绝缘膜 8512、 半导体膜 8513、 半导体膜 8514。半导体膜 8515。 绝缘膜 8516、 绝缘膜 8518 或绝缘膜 8519 的表面通过等离子体处理被氧化或氮化， 从而该半导体膜或绝缘膜可以被氧化或氮化。 按照这种方式通过等离子体处理氧化或氮化该 半导体膜或绝缘膜， 该半导体膜或绝缘膜的表面被改性， 且该绝缘膜可以形成为比通过 CVD 方法或溅镀方法形成的绝缘膜更致密 ； 因此， 例如小孔的缺陷可得到抑制， 且半导体装置的 特性等可以改善。
     首先， 基板 8511 的表面使用氢氟酸 (HF)、 碱或纯水清洗。基板 8511 可以是使用 钡硼硅酸盐玻璃、 铝硼硅酸盐玻璃等的玻璃基板 ； 石英基板 ； 陶瓷基板 ； 包含不锈钢的金属 基板等。此外， 也可以使用典型地由聚对苯二甲酸乙二醇酯 (PET)、 聚萘二甲酸乙二醇酯 (PEN) 或者聚醚砜 (PES) 形成的基板， 或者由例如丙烯酸树脂的柔性合成树脂形成的基板。 这里示出了基板 8511 使用玻璃基板的情形。
     此处， 通过等离子体处理氧化或氮化基板 8511 的表面， 可以在基板 8511 表面上形 成氧化物膜或氮化物膜 ( 图 85B)。下文中， 通过对表面进行等离子体处理形成的例如氧化 物膜或氮化物膜的绝缘膜也称为等离子体处理绝缘膜。在图 85B， 绝缘膜 8531 为等离子体 处理绝缘膜。 一般而言， 当例如薄膜晶体管的半导体元件设于由玻璃、 塑料等形成的基板上 方时， 包含在玻璃、 塑料等中诸如碱金属 ( 例如， Na) 或碱土金属的杂质元素会混入到半导 体元件， 该半导体元件因此受污染 ； 因此， 半导体元件的特性会受到负面影响。 然而， 对由玻 璃、 塑料等形成的基板的表面进行氮化， 可以防止包含在基板中诸如碱金属 ( 例如， Na) 或 碱土金属的杂质元素混入到半导体元件。
     注意， 当表面通过等离子体处理被氧化时， 该等离子体处理在氧气气氛 ( 例如， 在 氧气 (O2) 和稀有气体 ( 包含 He、 Ne、 Ar、 Kr 和 Xe 中的至少一种 ) 的气氛 ； 在氧气、 氢气 (H2) 和稀有气体的气氛 ； 或者在一氧化二氮和稀有气体的气氛 ) 中进行。 另一方面， 当表面通过 等离子体处理氮化时， 该等离子体处理在氮气气氛 ( 例如， 在氮气 (N2) 和稀有气体 ( 包含 He、 Ne、 Ar、 Kr 和 Xe 中的至少一种 ) 的气氛 ； 在氮气、 氢气 (H2) 和稀有气体的气氛 ； 或者在 NH3 和稀有气体的气氛 ) 中进行。稀有气体例如可以使用 Ar。此外， 还可以使用 Ar 和 Kr 混 合的气体。因此， 该等离子体处理的绝缘膜包含用于等离子体处理的稀有气体 ( 包含 He、 Ne、 Ar、 Kr 和 Xe 中的至少一种 )。例如， 当使用 Ar 时， 该等离子体处理的绝缘膜包含 Ar。 11 13
     优选地， 在电子浓度范围为 1×10 至 1×10 cm-3 且等离子体电子温度范围为 0.5 至 1.5eV 的条件下， 在包含前述气体的气氛中进行等离子体处理。由于等离子体电子温度 高且待处理对象附近的电子温度低， 因此可以防止对待处理对象的等离子体损伤。此外， 11 由于等离子体电子浓度高达 1×10 cm-3 或以上， 通过等离子体处理氧化或氮化待处理对象 而形成的氧化物膜或氮化物膜在厚度均匀性等方面优于通过 CVD 方法、 溅镀方法等形成的 膜， 且该氧化物膜或氮化物膜是致密的。此外， 由于等离子体电子温度低至 1eV 或以下， 与 常规等离子体处理或热氧化相比， 可以在更低温度下进行氧化或氮化。 例如， 即使在比玻璃 基板的应变点低 100 度或以上的温度下进行等离子体处理时， 仍可以充分地进行氧化或氮 化。注意， 等离子体发生频率可以使用例如微波 (2.45GHz) 的高频波。注意， 在下文中， 使 用前述条件进行等离子体处理， 除非另外指明。
     注意， 图 85B 示出了对基板 8511 表面进行等离子体处理形成等离子体处理的绝缘 膜的情形 ； 然而， 本发明包括等离子体处理的绝缘膜不形成于基板 8511 表面上的情形。
     注意， 通过对待处理对象表面的等离子体处理形成的等离子处理的绝缘膜未示于 图 85C 至 85G ； 然而， 本发明包括通过等离子体处理形成的等离子体处理的绝缘膜存在于基板 8511、 绝缘膜 8512、 半导体膜 8513、 半导体膜 8514。半导体膜 8515。绝缘膜 8516、 绝缘 膜 8518 或绝缘膜 8519 的表面上的情形。
     接下来， 绝缘膜 8512 通过已知方法 ( 例如， 溅镀方法、 LPCVD 方法或者等离子体 CVD 方法 ) 形成于基板 8511 上方 ( 图 85C)。 绝缘膜 8512 可以使用氧化硅膜或氮氧化硅膜。
     这里， 可以通过等离子体处理氧化或氮化绝缘膜 8512 的表面， 在绝缘膜 8512 的表 面上形成等离子体处理的绝缘膜。通过氧化绝缘膜 8512 的表面， 绝缘膜 8512 的表面被改 性， 且可以获得例如小孔的缺陷更少的致密膜。此外， 通过氧化绝缘膜 8512 的表面， 可以 形成包含少量 N 原子的等离子体处理的绝缘膜 ； 因此， 当该半导体膜设于等离子体处理的 绝缘膜上方时， 该半导体膜和等离子体处理的绝缘膜之间的界面特性得到改善。该等离子 体处理的绝缘膜包含用于等离子体处理的稀有气体 ( 包含 He、 Ne、 Ar、 Kr 和 Xe 中的至少一 种 )。注意， 可以在前述条件下类似地进行该等离子体处理。
     接下来， 岛状半导体膜 8513 和 8514 形成于绝缘膜 8512 上方 ( 图 85D)。岛状半导 体膜 8513 和 8514 可以按照特定方式形成， 从而通过已知方法 ( 例如溅镀方法、 LPCVD 方法 或等离子体 CVD 方法 ) 使用包含硅 (Si) 为主要成分的材料 ( 例如， SixGe1-x) 形成非晶硅膜， 该非晶半导体膜晶化， 且该半导体膜被选择性地蚀刻。注意， 可以通过已知晶化方法， 例如 激光晶化方法、 使用 RTA 或退火炉的热晶化方法、 使用促进结晶的金属元素的热晶化方法、 或者这些方法组合的方法， 进行该非晶半导体膜的晶化。 这里， 岛状半导体膜的端部设为具 有约 90 度的角 (θ ＝ 85 至 100 度 )。备选地， 可以使用掩模通过掺入杂质来形成将成为低 浓度漏极区的半导体膜 8514。
     这里， 可以通过等离子体处理来氧化或氮化半导体膜 8513 和 8514 的表面， 在半导 体膜 8513 和 8514 的表面上形成等离子体处理的绝缘膜。例如， 当 Si 作为半导体膜 8513 和 8514 时， 氧化硅或氮化硅形成为该等离子体处理的绝缘膜。另外， 通过等离子处理氧化 半导体膜 8513 和 8514 之后， 可以再次进行等离子体处理来氮化半导体膜 8513 和 8514。这 种情况下， 氧化硅形成为接触半导体膜 8513 和 8514， 且氧氮化硅形成于氧化硅表面上。当 半导体膜通过等离子体处理被氧化时， 该等离子体处理在氧气气氛 ( 例如， 在氧气 (O2) 和 稀有气体 ( 包含 He、 Ne、 Ar、 Kr 和 Xe 中的至少一种 ) 的气氛 ； 在氧气、 氢气 (H2) 和稀有气 体的气氛 ； 或者在一氧化二氮和稀有气体的气氛 ) 中进行。 另一方面， 当半导体膜通过等离 子体处理被氮化时， 该等离子体处理在氮气气氛 ( 例如， 在氮气 (N2) 和稀有气体 ( 包含 He、 Ne、 Ar、 Kr 和 Xe 中的至少一种 ) 的气氛 ； 在氮气、 氢气 (H2) 和稀有气体的气氛 ； 或者在 NH3 和稀有气体的气氛 ) 中进行。稀有气体例如可以使用 Ar。此外， 还可以使用 Ar 和 Kr 混合 的气体。因此， 该等离子体处理的绝缘膜包含用于等离子体处理的稀有气体 ( 包含 He、 Ne、 Ar、 Kr 和 Xe 中的至少一种 )。例如， 当使用 Ar 时， 该等离子体处理的绝缘膜包含 Ar。
     接下来， 形成绝缘膜 8516( 图 85E)。通过已知方法 ( 例如溅镀方法、 LPCVD 方法或 等离子体 CVD 方法 )， 绝缘膜 8516 可以具有例如氧化硅、 氮化硅、 氮氧化硅或氧氮化硅的包 含氧或氮的绝缘膜的单层结构或叠层结构。注意， 当通过对半导体膜 8513 和 8514 的表面 进行等离子体处理， 在半导体膜 8513 和 8514 表面上形成等离子体处理的绝缘膜时， 该等离 子体处理的绝缘膜可以用作绝缘膜 8516。
     这里， 绝缘膜 8516 的表面可以通过等离子体处理被氧化或氮化， 因此等离子体处 理的绝缘膜形成于绝缘膜 8516 表面上。注意， 该等离子体处理的绝缘膜包含用于等离子体处理的稀有气体 ( 包含 He、 Ne、 Ar、 Kr 和 Xe 中的至少一种 )。注意， 可以在前述条件下类似 地进行该等离子体处理。
     备选地， 通过在氧气气氛中进行一次等离子处理氧化绝缘膜 8516 之后， 可以在氮 气气氛中再次进行等离子体处理来氮化绝缘膜 8516。 按照这种方式通过等离子体处理氧化 或氮化该绝缘膜 8516， 该绝缘膜 8516 的表面被改性， 且形成致密的膜。 与通过 CVD 方法、 溅 镀方法等形成的绝缘膜相比， 通过等离子体处理获得的绝缘膜更致密， 且例如小孔的缺陷 更少 ； 因此， 薄膜晶体管的特性等可以改善。
     接下来， 形成栅电极 8517( 图 85F)。栅电极 8517 可以通过已知方法 ( 例如溅镀方 法、 LPCVD 方法或等离子体 CVD 方法 ) 形成。
     在 TFT 8501 中， 可以在栅电极 8517 形成之后， 通过掺入杂质形成用作源极区和漏 极区的半导体膜 8515。
     在 TFT 8502 中， 可以在栅电极 8517 形成之后， 通过掺入杂质形成用作 LDD 区的半 导体膜 8514 以及用作源极区和漏极区的半导体膜 8515。
     在 TFT 8503 中， 可以在栅电极 8517 形成之后， 通过掺入杂质形成用作 LDD 区的半 导体膜 8514 以及用作源极区和漏极区的半导体膜 8515。
     在 TFT 8504 中， 可以在栅电极 8517 侧表面上形成侧壁 8521 之后， 通过掺入杂质 形成用作 LDD 区的半导体膜 8514 以及用作源极区和漏极区的半导体膜 8515。 注意， 氧化硅 或氮化硅可以用于侧壁 8521。 在栅电极 8517 侧表面上形成侧壁 8521 的方法例如可以使用 下述方法， 其中在栅电极 8517 形成之后， 通过已知方法形成氧化硅膜或氮化硅膜， 且随后 通过各向异性蚀刻来蚀刻该氧化硅膜或氮化硅膜。因此， 该氧化硅或氮化硅膜仅保留在栅 电极 8517 的侧表面上， 从而侧壁 8521 可以形成于栅电极 8517 的侧表面上。
     在 TFT 8505 中， 可以在掩模 8522 形成以覆盖栅电极 8517 之后， 通过掺入杂质形 成用作 LDD(Loff) 区的半导体膜 8514 以及用作源极区和漏极区的半导体膜 8515。
     在 TFT 8506 中， 可以在栅电极 8517 形成之后， 通过掺入杂质形成用作 LDD(Lov) 区的半导体膜 8514 以及用作源极区和漏极区的半导体膜 8515。
     接下来， 形成绝缘膜 8518( 图 85G)。 通过已知方法 ( 例如溅镀方法或等离子体 CVD 方法 )， 绝缘膜 8518 可以具有例如氧化硅、 氮化硅、 氮氧化硅或氧氮化硅的包含氧或氮的绝 缘膜 ； 或者例如 DLC( 类金刚石碳 ) 的包含碳的膜的单层结构或叠层结构。
     这里， 绝缘膜 8518 的表面可以通过等离子体处理被氧化或氮化， 因此等离子体处 理的绝缘膜形成于绝缘膜 8518 表面上。注意， 该等离子体处理的绝缘膜包含用于等离子体 处理的稀有气体 ( 包含 He、 Ne、 Ar、 Kr 和 Xe 中的至少一种 )。注意， 可以在前述条件下类似 地进行该等离子体处理。
     接下来， 形成绝缘膜 8519。通过已知方法 ( 例如溅镀方法或等离子体 CVD 方法 )， 除了例如氧化硅、 氮化硅、 氮氧化硅或氧氮化硅的包含氧或氮的绝缘膜， 或者例如 DLC( 类 金刚石碳 ) 的包含碳的膜之外， 绝缘膜 8519 可以具有例如环氧树脂、 聚酰亚胺、 聚酰胺、 聚 乙烯酚醛、 苯环丁烯或丙烯酸树脂的有机材料 ； 或者硅氧烷树脂的单层结构或叠层结构。 注 意， 硅氧烷树脂对应于具有 Si-O-Si 键的树脂。硅氧烷包括硅 (Si) 和氧 (O) 的键的骨架结 构。至少包括氢的有机基团 ( 例如， 烷基基团或芳香烃 ) 作为取代基。备选地， 取代基还可 以使用含氟的基团， 或者含氟的基团和至少包含氢的有机基团。该等离子体处理的绝缘膜包含用于等离子体处理的稀有气体 ( 包含 He、 Ne、 Ar、 Kr 和 Xe 中的至少一种 )。例如， 当使 用 Ar 时， 该等离子体处理的绝缘膜包含 Ar。
     当例如环氧树脂、 聚酰亚胺、 聚酰胺、 聚乙烯酚醛、 苯环丁烯或丙烯酸树脂的有机 材料或者硅氧烷树脂用于绝缘膜 8519 时， 可以通过等离子体处理来氧化或氮化绝缘膜 8519 的表面而对该表面改性。 表面改性改善了绝缘膜 8519 的强度， 且例如当形成开口时产 生的诸如裂纹的物理损伤， 或者蚀刻时的膜减少可以降低。此外， 当导电膜 8523 形成于绝 缘膜 8519 上方时， 绝缘膜 8519 表面改性改善了与导电膜的附着。例如， 当或者硅氧烷树脂 用于绝缘膜 8519 且通过等离子体处理被氮化时， 通过氮化或者硅氧烷树脂的表面形成了 包含氮或稀有气体的等离子体处理的绝缘膜， 且改善了物理强度。
     接下来， 在绝缘膜 8519、 8518 和 8516 内形成接触孔， 以形成电连接到导电膜 8515 的导电膜 8523。注意， 该接触孔具有渐缩的形状。因此， 与导电膜 8523 的覆盖可以改善。
     注意， 本实施例模式所示的半导体装置形成方法可以应用于本说明书中其他实施 例模式所示的显示装置形成方法。此外， 本实施例模式所示的半导体装置形成方法可以自 由地相互组合。
     [ 实施例模式 16]
     在本实施例模式中， 描述作为例如晶体管的半导体装置的形成工艺的半色调方 法。
     图 104 的剖面图示出了包括晶体管、 电容器和电阻器的半导体装置。图 104 示出 了 N 沟道晶体管 10401、 电容器 10404、 电阻器 10405 和 P 沟道晶体管 10403。各个晶体管包 括半导体层 10505、 绝缘膜 10508 和栅电极 10509。栅电极 10509 具有第一导电层 10503 和 第二 10502 的叠层结构。图 105A 至 105E 为对应于图 104 中的晶体管、 电容器和电阻器的 俯视图， 这些俯视图可用作参考。
     在图 104， 沿 N 沟道晶体管 10401 的沟道长度方向 ( 载流子流动的方向 )， 杂质区 10507( 也称为轻掺杂漏 (LDD)) 形成于栅电极的对立侧上以及半导体层 10505 内， 该杂质 区 10507 掺入杂质的浓度低于电连接到布线 10504 的形成源极区和漏极区的杂质区 10506。 当 N 沟道晶体管 10401 形成时， 磷等作为产生 n 型导电性的杂质被添加到杂质区 10506 和 10507。LDD 形成， 以抑制热电子退化和短沟道效应。
     如图 105A 所示， 在 N 沟道晶体管 10401 的栅电极 10509 内， 第一导电层 10503 形 成为延伸超出第二导电层 10502 的各侧。这种情况下， 第一导电层 10503 形成为比第二导 电层 10502 薄。第一导电层 10503 形成为具有用 1O 至 100kV 电场加速的离子物质足以穿 过的厚度。杂质区 10507 形成为交叠栅电极 10509 的第一导电层 10503。也就是说， 形成与 栅电极 10509 交叠的 LDD 区。在这种结构中， 在栅电极 10509 内， 以第二导电层 10502 为掩 模， 通过第一导电层 10503 添加具有一种导电类型的杂质 ( 至半导体层 10505)， 从而以自对 准的方式形成杂质区 10507。也就是说， 按照自对准的方式形成与栅电极交叠的 LDD 区。
     在图 104， 在 N 沟道晶体管 10402 中， 杂质区 10507 形成于栅电极的一侧上以及半 导体层 10505 内， 该杂质区 10507 掺入杂质的浓度低于杂质区 10506。如图 105B 所示， 在N 沟道晶体管 10402 的栅电极 10509 内， 第一导电层 10503 形成为延伸超出第二导电层 10502 的一侧。同样这种情况下， 可以以第二导电层 10502 为掩模， 通过第一导电层 10503 添加具 有一种导电类型的杂质 ( 至半导体层 10505)， 从而以自对准的方式形成 LDD。在一侧上具有 LDD 的晶体管可以用作其中仅正电压或负电压施加于源极端子和 漏极端子之间的晶体管。具体而言， 这种晶体管可以用作形成例如反相器、 NAND 电路、 NOR 电路或者锁存器电路的逻辑电路的晶体管 ； 或者形成例如读出放大器、 恒压发生电路或 VCO 的模拟电路的晶体管。
     在图 104， 形成电容器 10404， 其中绝缘层 10508 夹置于第一导电层 10503 和半导 体层 10505 之间。用于形成电容器 10404 的半导体层 10505 包括杂质区 10510 和 10511。 杂质区 10511 形成于半导体层 10505 的位置， 该杂质区 10511 交叠第一导电层 10503。杂质 区 10510 电连接到布线 10504。由于具有一种导电类型的杂质可以通过第一导电层 10503 添加到杂质区 10511， 杂质区 10510 和 10511 中包含的杂质的浓度可以控制为相同或不同。 在任一情况下， 由于电容器 10404 内的半导体层 10505 作为电极， 因此优选地通过添加具有 一种导电类型的杂质而降低半导体层 10505 的电阻。此外， 通过利用第二导电层 10502 作 为辅助电极， 第一导电层 10503 可以完全作为电极， 如图 105C 所示。按照这种方式， 通过形 成其中第一导电层 10503 和第二导电层 10502 组合的复合电极结构， 可以以自对准方式形 成电容器 10404。
     在图 104， 电阻器 10405 由第一导电层 10503 形成。第一导电层 10503 形成具有 30 至 150nm 的厚度 ； 因此， 通过设置第一导电层 10503 的宽度或长度可以恰当地形成该电 阻器。
     该电阻器可包括薄金属层或者包含高浓度杂质元素的半导体层。金属层是优选 的， 因为其电阻值是由膜的厚度和质量决定， 且因此具有小的变化， 而半导体层的电阻值是 由膜的厚度和质量、 杂质的浓度和激活率等决定。图 105D 为电阻器 10405 的俯视图。
     在图 104， P 沟道晶体管 10403 内的半导体层 10505 设有杂质区 10512。该杂质区 10512 形成了形成与布线 10504 的接触的源极区和漏极区。栅电极 10509 具有其中第一导 电层 10503 和第二导电层 10502 彼此交叠的结构。P 沟道晶体管 10403 为具有单漏极结构 的晶体管， 该晶体管中未设有 LDD。当该 P 沟道晶体管 10403 形成时， 硼等作为产生 p 型导 电性的杂质被添加到杂质区 10512。另一方面， 如果磷添加到杂质区 10512， 则还可以形成 具有单漏极结构的 N 沟道晶体管。图 105E 为 P 沟道晶体管 10403 的俯视图。
     可以采用其中通过微波激发的高密度等离子体处理， 在电子温度为 2eV 以下、 离 11 13 -3 子能量为 5eV 以下且电子浓度范围约为 10 至 10 cm 的条件下， 氧化或氮化半导体层 10505 和绝缘层 10508 之一或二者。此时， 通过在氧气气氛 ( 例如， O2 或 N2O) 或氮气气氛 ( 例如， N2 或 NH3) 中将基板温度设定于 300 至 450℃来处理该层， 可以降低半导体层 10505 和绝缘层 10508 之间界面处的缺陷水平。绝缘层 10508 可以通过这种处理变得致密。也就 是说， 可以抑制电荷缺陷的发生， 并可以抑制晶体管阈值电压的波动。此外， 对于使用 3V 或 以下电压驱动晶体管的情形， 通过等离子体处理氧化或氮化的层可以用作绝缘层 10508。 对 于使用 3V 或以上电压驱动晶体管的情形， 通过将由等离子体处理形成于半导体层 10505 表 面上的绝缘层与由 CVD 方法 ( 等离子体 CVD 方法或热 CVD 方法 ) 沉积的绝缘层组合， 可以 形成绝缘层 10508。类似地， 这种绝缘层也可以用作电容器 10404 的介电层。这种情况下， 由等离子体处理形成的该绝缘层是厚 1 至 10nm 的致密膜 ； 因此， 可以形成具有高电荷容量 的电容器。
     如参考图 104 和 105A 至 105E 所述， 可以由具有不同厚度的导电层的组合形成各种结构。 使用由半透射膜形成且具有降低光强的功能的具有衍射光栅图案或辅助图案的光 掩模或分划板， 可以形成其中仅形成第一导电层的区域和其中第一导电层和第二导电层均 形成的区域。 也就是说， 在光刻步骤， 通过控制当光敏抗蚀剂曝光时透射穿过该光掩模的光 的数量， 改变被显影的抗蚀剂掩模厚度。 这种情况下， 通过提供具有分辨率极限以下的狭缝 的光掩模或分划板， 可以形成具有前述复杂形状的抗蚀剂。 此外， 由光敏抗蚀剂材料形成的 该掩模图案在显影之后可以在约 200℃下通过烘烤而转变。
     通过使用由半透射膜形成且具有降低光强的功能的具有衍射光栅图案或辅助图 案的光掩模或分划板， 可以连续地形成其中仅形成第一导电层的区域和其中第一导电层和 第二导电层层叠的区域。如图 105A 所示， 其中仅形成第一导电层的区域可以选择性地形成 于半导体层上方。这种区域在半导体层上方是有效的， 而在其他区域 ( 连接到栅电极的布 线区 ) 中不需要。使用这种光掩模或分划板， 其中仅形成第一导电层的区域不一定形成于 布线部分内 ； 因此， 布线密度可以显著提高。
     在图 104 和 105A 至 105E 中， 使用例如钨 (W)、 铬 (Cr)、 钽 (Ta)、 氮化钽或钼 (Mo) 的难熔金属 ； 或者包含这种金属为主要成分的合金或化合物， 形成厚 30 至 50nm 的第一导电 层。使用例如钨 (W)、 铬 (Cr)、 钽 (Ta)、 氮化钽或钼 (Mo) 的难熔金属 ； 或者包含这种金属为 主要成分的合金或化合物， 形成厚 300 至 600nm 的第二导电层。例如， 第一导电层和第二导 电层使用不同导电材料形成， 从而各个导电层的蚀刻速率在后面进行的蚀刻步骤中可以改 变。例如， 氮化钽膜可以用于第一导电层， 钨膜可以用于第二导电层。
     本实施例模式示出了通过使用由半透射膜形成且具有降低光强的功能的具有衍 射光栅图案或辅助图案的光掩模或分划板， 通过相同的图案化步骤可以分离地形成具有不 同电极结构的晶体管、 电容器和电阻器。 因此， 可以根据电路的特性形成和整合具有不同模 式的元件， 而不增加制造步骤的数目。
     注意， 本实施例模式所示的半导体装置形成方法可以应用于本说明书中其他实施 例模式所示的显示装置形成方法。此外， 本实施例模式所示的半导体装置形成方法可以自 由地相互组合。
     [ 实施例模式 17]
     在本实施例模式中， 参考图 86A 至 86C 和 102A 至 102C 描述可以应用于本发明显 示装置设有发光元件的情形的另一种结构。
     根据发光材料是有机化合物还是无机化合物， 对利用电致发光的发光元件进行分 类。一般而言， 前者称为有机 EL 元件， 后者称为无机 EL 元件。
     无机 EL 元件分类为分散型无机 EL 元件或者薄膜型无机 EL 元件， 视其元件结构而 定。 这些元件不同之处在于， 前者包括其中发光材料的粒子分散在结合剂内的电致发光层， 而后者包括由发光材料的薄膜形成的电致发光层。 然而， 前者和后者相同之处在于， 均需要 通过高电场加速的电子。所获得的光发射的机制为 ： 利用施主能级和受主能级的施主 - 受 主复合光发射， 以及利用金属离子的内壳层电子跃迁的局部光发射。 一般而言， 在分散型无 机 EL 元件中采用施主 - 受主复合光发射， 许多情形下在薄膜型无机 EL 元件中采用局部光 发射。
     可以用于本发明的发光材料包括基底材料和将为发光中心的杂质元素。 通过改变 所包括的杂质元素， 可以获得各种颜色的光发射。 发光材料可以使用各种方法形成， 例如固相方法或液相方法 ( 共析出方法 )。此外， 可以使用的液相方法为例如喷雾热解方法、 复分 解方法、 采用前驱体的热解反应的方法、 反胶束方法、 其中这些方法之一种或多种与高温烘 烤组合的方法、 或者冷冻干燥方法等。
     固相方法是指这样的方法， 其中， 基底材料和杂质元素或包含杂质元素的化合物 被称重， 在研钵中混合， 并在电炉中加热和烘烤而反应 ； 杂质元素由此包含在基底材料中。 烘烤温度优选为 700 至 1500℃。这是因为当温度太低时固相反应不进行， 且温度太高时基 底材料分解。 注意， 材料可以按照粉末的形式来烘烤 ； 然而， 优选地按照丸状的形式来烘烤。 与诸如液相方法的其他方法相比， 固相方法需要比较高的温度， 但是固相方法简单， 因此具 有高产率且适于量产。
     液相方法 ( 共析出方法 ) 是指这样的方法， 其中基底材料或包含基底材料的化合 物， 与杂质元素或包含杂质元素的化合物在溶液中反应， 干燥且随后烘烤。 发光材料的粒子 均匀地分布， 且即使当粒子小且烘烤温度低于固相方法的温度时， 该反应仍可以进行。
     用于发光材料的基底材料可以使用硫化物、 氧化物或氮化物。硫化物可以使用例 如硫化锌、 硫化镉、 硫化钙、 硫化钇、 硫化镓、 硫化锶、 硫化钡等。氧化物可以使用例如氧化 锌、 氧化钇等。氮化物可以使用例如氮化铝、 氮化镓、 氮化铟等。备选地， 可以使用硒化锌、 碲化锌等 ； 或者诸如硫化钙镓、 硫化锶镓、 或硫化钡镓的三元混晶。
     用于局部光发射的发光中心可以使用例如锰 (Mn)、 铜 (Cu)、 钐 (Sm)、 铽 (Te)、 铒 (Er)、 铥 (Tm)、 铕 (Eu)、 铈 (Ce)、 镨 (Pr) 等。此外可以添加例如氟 (F) 或氯 (Cl) 的卤素元 素用于电荷补偿。
     另一方面， 用于施主 - 受主复合光发射的发光中心可以使用包含形成施主能级的 第一杂质元素和形成受主能级的第二杂质元素的发光材料。 该第一杂质元素可以使用例如 氟 (F)、 氯 (Cl)、 铝 (Al) 等。该第二杂质元素可以使用例如铜 (Cu)、 银 (Ag) 等。
     当用于施主 - 受主复合光发射的发光材料使用固相方法合成时， 基底材料、 第一 杂质元素或包含第一杂质元素的化合物、 以及第二杂质元素或包含第二杂质元素的化合物 被称重， 在研钵中混合， 并在电炉中加热和烘烤。基底材料可以使用前述的基底材料。第一 杂质元素或包含第一杂质元素的化合物可以使用氟 (F)、 氯 (Cl)、 硫化铝等。第二杂质元素 或包含第二杂质元素的化合物可以使用铜 (Cu)、 银 (Ag)、 硫化铜、 硫化银等。烘烤温度优选 为 700 至 1500℃。这是因为当温度太低时固相反应不进行， 且温度太高时基底材料分解。 注意， 材料可以按照粉末的形式来烘烤 ； 然而， 优选地按照丸状的形式来烘烤。
     备选地， 使用固相反应时的杂质元素， 可以组合使用由第一杂质元素和第二杂质 元素形成的化合物。这种情况下， 杂质元素容易扩散且固相反应易于进行 ； 因此， 可以获得 均匀的发光材料。此外， 由于不包含不需要的杂质元素， 可以获得高纯度的发光材料。由第 一杂质元素和第二杂质元素形成的化合物可以使用例如氯化铜、 氯化银等。
     注意， 这些杂质元素相对于基底材料的浓度范围为 0.01 至 10 原子％， 优选范围为 0.05 至 5 原子％。
     对于薄膜型无机 EL 元件的情形， 电致发光层包括前述发光材料， 且可以使用下述 方法形成 ： 诸如电阻加热蒸镀方法或电子束蒸镀 (EB 蒸镀 ) 方法的真空蒸镀方法、 诸如溅镀 方法的物理气相沉积 (PVD) 方法、 诸如金属有机物 CVD 方法或低压氢化物输运 CVD 方法的 化学气相沉积 (CVD) 方法、 原子层外延 (ALE) 方法等。图 86A 至 86C 分别示出了可以用作该发光元件的薄膜型无机 EL 元件的示例。在 图 86A 至 86C 中， 发光元件包括第一电极层 8600、 电致发光层 8602 和第二电极层 8603。
     图 86B 和 86C 中的发光元件均具有绝缘层设于图 86A 发光元件内的电极层和电致 发光层之间的结构。图 86B 的发光元件包括介于第一电极层 8600 和电致发光层 8602 之间 的绝缘层 8604。图 86C 的发光元件包括介于第一电极层 8600 和电致发光层 8602 之间的绝 缘层 8604a， 和介于第二电极层 8603 和电致发光层 8602 之间的绝缘层 8604b。因此， 绝缘 层可以设于电致发光层和夹置该电致发光层的电极层之一之间， 或者可以设于该电致发光 层和夹置该电致发光层的每一个电极层之间。此外， 该绝缘层可以是单层或者包括多个层 的叠层。
     注意， 图 86B 中绝缘层 8604 设为接触第一电极层 8600 ； 然而， 通过颠倒绝缘层和 电致发光层的位置， 绝缘层 8604 可以设为接触第二电极层 8603。
     对于分散型无机 EL 的情形， 通过将微粒的发光材料分散在结合剂中形成膜形电 致发光层。当通过形成该发光材料的方法无法充分地获得具有期望尺寸的粒子时， 可以通 过在研钵等中碾碎而将该发光材料加工成粒子。 结合剂是用于将微粒的发光材料固定成分 散状态并将形状维持为电致发光层的物质。 发光材料均匀地分散在电致发光层内并通过该 结合剂固定。
     对于分散型无机 EL 元件的情形， 形成电致发光层的方法可以使用可以选择性地 形成电致发光层的小滴释放方法、 印刷方法 ( 例如， 丝网印刷或平板印刷 )、 诸如旋转涂敷 方法的涂敷方法、 浸渍方法、 配给方法等。电致发光层的厚度没有具体限制， 但是优选范围 为 10 至 1000nm。此外， 在包括该发光材料和结合剂的电致发光层中， 发光材料的比例优选 为 50 重量％或以上和 80 重量％或以下。
     图 102A 至 102C 分别示出了可以用作发光元件的分散型无机 EL 元件的示例。图 102A 中的发光元件具有第一电极层 10200、 电致发光层 10202 和第二电极层 10203 的叠层 结构。电致发光层 10202 包括由结合剂保持的发光材料 10201。
     本实施例模式中可以使用的结合剂可以使用有机材料或无机材料， 或者包含有机 材料和无机材料的混合材料。该有机材料可以使用具有比较高介电常数的聚合物， 诸如氰 乙基纤维素基树脂， 或者例如聚乙烯、 聚丙烯、 聚苯乙烯基树脂、 硅酮树脂、 环氧树脂或偏二 氟乙烯的树脂。备选地， 可以使用耐热聚合物， 诸如芳族聚酰胺或聚苯并咪唑， 或者硅氧烷 树脂。注意， 硅氧烷树脂对应于具有 Si-O-Si 键的树脂。硅氧烷包括硅 (Si) 和氧 (O) 的键 的骨架结构。至少包括氢的有机基团 ( 例如， 烷基基团或芳香烃 ) 作为取代基。备选地， 取 代基还可以使用含氟的基团， 或者含氟的基团和至少包含氢的有机基团。 此外， 可以使用树 脂材料， 例如， 诸如聚乙烯醇或聚乙烯醇缩丁醛的乙烯基树脂、 酚醛树脂、 热塑性酚醛树脂、 丙烯酸树脂、 蜜胺树脂、 聚氨酯树脂、 恶唑树脂 ( 聚苯并恶唑 ) 等。此外， 具有高介电常数的 精细粒子， 例如钛酸钡或钛酸锶的粒子， 可以充分地与这些材料混合以调整介电常数。
     结合剂中包含的无机材料可以使用氧化硅、 氮化硅、 包含氧和氮的硅、 氮化铝、 包 含氧和氮的铝、 氧化铝、 氧化钛、 钛酸钡、 钛酸锶、 钛酸铅、 铌酸钾、 铌酸铅、 氧化钽、 钽酸钡、 钽酸锂、 氧化钇、 氧化锆、 硫化锌、 或者包含无机绝缘材料的物质。 当有机材料中包含具有高 介电常数的无机材料 ( 通过添加等 ) 时， 由该发光材料与结合剂形成的电致发光层的介电 常数可以更有效地受控制且可以进一步提高。在制造工艺中， 发光材料分散在包含结合剂的溶液中。对于可以用于本实施例模 式的用于包含结合剂的溶液的溶剂， 可以恰当地选择可以溶解结合剂材料且可以形成具有 特定粘稠度的溶液的溶剂， 其中该粘稠度适于形成期望厚度的电致发光层的方法 ( 各种湿 法工艺 )。可以使用有机溶剂等。例如， 当硅氧烷树脂用作该结合剂时， 该溶剂可以使用丙 二醇 - 甲基醚、 丙二醇 - 甲基醚乙酸酯 ( 也称为 PGMEA)、 3- 甲氧基 -3- 甲基丁醇 ( 也称为 MMB) 等。
     图 102B 和 102C 中的发光元件具有绝缘层设于图 102A 的发光元件中电极层和 电致发光层之间的结构。图 102B 的发光元件包括介于第一电极层 10200 和电致发光层 10202 之间的绝缘层 10204。图 102C 的发光元件包括介于第一电极层 10200 和电致发光层 10202 之间的绝缘层 10204a， 以及介于第二电极层 10203 和电致发光层 10202 之间的绝缘 层 10204b。 因此， 绝缘层可以设于电致发光层和夹置该电致发光层的电极层之一之间， 或者 可以设于该电致发光层和夹置该电致发光层的每一个电极层之间。此外， 该绝缘层可以是 单层或者包括多个层的叠层。
     注意， 图 102B 中绝缘层 10204 设为接触第一电极层 10200 ； 然而， 通过颠倒绝缘层 和电致发光层的位置， 绝缘层 10204 可以设为接触第二电极层 10203。
     诸如图 86A 和 86B 中的绝缘层 8604 以及图 102A 和 102B 中的绝缘层 10204 的绝 缘层没有具体限制， 但是优选地具有高的耐受电压且是致密的膜。 此外， 该绝缘层优选地具 有高的介电常数。 例如， 可以使用氧化硅、 氧化钇、 氧化钛、 氧化铝、 氧化铪、 氧化钽、 钛酸钡、 钛酸锶、 钛酸铅、 氮化硅、 氧化锆 ； 或者这些材料的混合膜或者包括两种以上这些材料的叠 层膜。绝缘膜可以通过溅镀、 蒸镀、 CVD 等形成。备选地可以通过将这些绝缘材料的粒子分 散在结合剂中来形成绝缘层。使用与包含在电致发光层内的结合剂相似的材料， 采用与其 类似的方法来行结合剂材料。绝缘层的厚度没有具体限制， 但是优选范围为 10 至 1000nm。
     当电压施加于夹置电致发光层的一对电极层之间时， 本实施例模式中的发光元件 可以发光。该发光元件可以通过直流驱动或交流驱动来工作。
     注意， 本实施例模式所示的各个显示装置可以与本说明书中其他实施例模式所示 的各个显示装置的结构自由地组合来实施。此外， 本实施例模式所示的显示装置的结构可 以自由地相互组合。
     [ 实施例模式 18]
     图 87 示出了组合了显示面板 8701 和电路板 8702 的显示模块。电路板 8702 设有 例如控制电路 8703、 信号驱动电路 8704 等。显示面板 8701 和电路板 8702 通过连接布线 8708 相互连接。
     显示面板 8701 包括像素部 8705， 其中各个像素设有显示元件 6621 ； 扫描线驱动器 电路 8706 ； 以及信号线驱动器电路 8707， 将视频信号供应岛选定像素。该像素类似于实施 例模式 9 和 10 中的像素。扫描线驱动器电路 8706 类似于实施例模式 1 至 8 中的扫描线驱 动器电路。信号线驱动器电路 8707 类似于实施例模式 11 中的信号线驱动器电路。
     如上文所述， 不总是需要信号线驱动器电路 8707， 且可以通过连接布线 8708 将视 频信号从电路板 8702 供应到选定像素。 此外， 扫描线驱动器电路 8706 可以设于像素部 8705 的对立侧上。
     通过该显示模块可以实现液晶电视接收机或 EL 电视接收机。图 88 为示出了电视接收机的主要结构的方框图。调谐器 8801 接收视频信号和音频信号。该视频信号由下述 电路处理 ： 视频信号放大器电路 8802 ； 视频信号处理电路 8803， 其将从视频信号放大器电 路 8802 输出的信号转换成对应于红、 绿和蓝各种颜色的颜色信号 ； 以及控制电路 8804， 其 将该视频信号转换成驱动器 IC 的输入规格。控制电路 8804 将信号输出到扫描线和信号线 的每一个。当进行数字驱动时， 可以采用其中信号驱动电路 8805 设于信号线侧上的结构， 从而输入数字信号被划分为 m 个信号而被供应。
     在调谐器 8801 接收的信号中， 音频信号输送到音频信号放大器电路 8806， 且其输 出通过音频信号处理电路 8807 供应到扬声器。控制电路 8809 从输入部 8810 接收有关接 收站的控制信息 ( 接收频率 ) 和音量， 并将信号输送到调谐器 8801 和音频信号处理电路 8807。
     如图 89 所示， 该显示模块结合到外壳 8901， 从而可以实现电视接收机。使用该显 示模块形成显示面板 8902。该电视接收机恰当地设有扬声器 8903、 操作开关 8904 等。
     由于该电视接收机形成包括显示面板 8902， 部件的数目可以减少。因此可以低成 本地制造该电视接收机。
     无需说， 本发明不限于电视接收机， 而可以应用于各种用途， 特别是例如个人计算 机的监视器 ； 火车站、 机场等的信息显示板 ； 或者街道的广告显示板的大尺寸显示介质。
     注意， 本实施例模式所示的显示面板和显示模块的结构可以与本说明书中其他实 施例模式所示的各个显示装置的结构自由地组合来实施。此外， 本实施例模式所示的显示 面板和显示模块的结构可以自由地相互组合。
     [ 实施例模式 19]
     图 90A 示出了组合了显示面板 9001 和印刷布线板 9002 的模块。 显示面板 9001 包 括设有多个像素的像素部 9003、 第一扫描线驱动器电路 9004、 第二扫描线驱动器电路 9005 和信号线驱动器电路 9006。无需说， 显示面板 9001 的结构可类似于图 9、 11、 12 和 44 所示 的结构。
     印刷布线板 9002 设有控制器 9007、 中央处理器 (CPU)9008、 存储器 9009、 电源电路 90010、 音频处理电路 90011、 发送 / 接收电路 90012 等。印刷布线板 9002 和显示面板 9001 通过 FPC( 柔性印刷电路 )90013 来连接。FPC 90013 可以具有这样的结构， 其中电容器、 缓 冲器电路等被提供以防止电源电压或信号的噪声或者迟钝的信号上升。 此外， 控制器 9007、 音频处理电路 90011、 存储器 9009、 CPU9008、 电源电路 90010 等可以通过 COG( 玻璃上芯片 ) 方法安装到显示面板 9001。通过使用 COG 方法， 印刷布线板 9002 的尺寸可以减小。
     通过印刷布线板 9002 中包含的接口 (I/F) 部 90014， 输入和输出各种控制信号。 该印刷布线板 9002 中包括用于发送信号到天线和从天线接收信号的天线端口 90015。
     图 90B 为图 90A 所示模块的方框图。该模块包括 VRAM 90016、 DRAM 90017、 闪存 90018 等作为存储器 9009。VRAM 90016 存储有关显示于面板上的图像的数据， DRAM 90017 存储视频数据或音频数据， 且闪存 90018 存储各种程序。
     电源电路 90010 供应用于操作显示面板 9001、 控制器 9007、 CPU9008、 音频处理电 路 90011、 存储器 9009 和发送 / 接收电路 90012 的电功率。视面板规格而定， 在某些情形下 电源电路 90010 设有电流源。
     CPU 9008 包括控制信号发生电路 90020、 解码器 90021、 寄存器 90022、 运算电路90023、 RAM 90024、 用于 CPU 9008 的接口 90019 等。通过接口 90019 输入到 CPU 9008 的各 种信号一次存储于寄存器 90022， 且随后输入到运算电路 90023、 解码器 90021 等。 运算电路 90023 基于输入到其的信号进行运算， 从而指定各种指令发送到的位置。另一方面， 输入到 解码器 90021 的信号被解码并输入到控制信号发生电路 90020。 控制信号发生电路 90020 基 于输入到其的信号产生包括各种指令的信号， 并将该信号发送到由运算电路 90023 指定的 位置， 特别是例如存储器 9009、 发送 / 接收电路 90012、 音频处理电路 90011 和控制器 9007 的位置。
     存储器 9009、 发送 / 接收电路 90012、 音频处理电路 90011 和控制器 9007 依据其 接收的指令而操作。下文中简述该操作。
     从输入装置 90025 输入的信号， 通过接口部 90014 发送到安装于印刷布线板 9002 的 CPU 9008。控制信号发生电路 90020 将存储于 VRAM 90016 的视频数据转换成视从例如 指点装置或键盘的输入装置 90025 输入的信号而定的预定格式， 并将转换数据发送到控制 器 9007。
     控制器 9007 依据面板规格对包括从 CPU 9008 输入的视频数据的信号进行数据处 理， 并供应该信号至显示面板 9001。此外， 基于来自电源电路 90010 的电源电压和从 CPU 9008 输入的各种信号， 控制器 9007 产生 Hsync 信号、 Vsync 信号、 时钟信号 CLK、 交变电压 (AC Cont) 和开关信号 L/R， 并供应这些信号至显示面板 9001。
     发送 / 接收电路 90012 处理由天线 90028 以电波形式接收和发送的信号。具体而 言， 发送 / 接收电路 90012 包括例如隔离器的高频电路、 带通滤波器、 VCO( 压控振荡器 )、 LPF( 低通滤波器 )、 耦合器、 或者平衡到不平衡转换变压器 (balun)。 依据来自 CPU 9008 的 指令， 发送 / 接收电路 90012 发送和接收的信号中包括音频信息的信号被发送到音频处理 电路 90011。
     依据来自 CPU 9008 的指令被发送的包括音频信息的信号， 被音频处理电路 90011 解调成音频信号并发送到扬声器 90027。此外， 依据来自 CPU 9008 的指令， 来自麦克风 90026 的音频信号被音频处理电路 90011 调制并发送到发送 / 接收电路 90012。
     控制器 9007、 CPU 9008、 电源电路 90010、 音频处理电路 90011 和存储器 9009 可以 安装成本实施例模式的封装。本实施例模式可以应用于例如隔离器的高频电路、 带通滤波 器、 VCO( 压控振荡器 )、 LPF( 低通滤波器 )、 耦合器、 或者平衡到不平衡转换变压器之外的任 何电路。
     注意， 本实施例模式所示的显示面板和显示模块的结构可以与本说明书中其他实 施例模式所示的各个显示装置的结构自由地组合来实施。此外， 本实施例模式所示的显示 面板和显示模块的结构可以自由地相互组合。
     [ 实施例模式 20]
     图 91 示出了包括实施例模式 19 的模块的移动电话的一个模式。显示面板 9101 可拆卸地结合到框架 91030。 框架 91030 的形状和尺寸可以根据显示面板 9101 的尺寸而恰 当地改变。固定显示面板 9101 的框架 91030 安装在印刷电路板 91031 内， 将组装成模块。
     显示面板 9101 通过 FPC 91013 连接到印刷电路板 91031。扬声器 91032、 麦克风 91033、 发送 / 接收电路 91034、 以及包括 CPU、 控制器等的信号处理电路 91035 形成于印刷 电路板 91031 上方。该模块、 输入装置 91036 和电池 91037 组合并储存在框架 91039 内。显示面板 9101 的像素部设为从形成于框架 91039 内的开口窗户可以看见。
     显示面板 9101 包括扫描线驱动器电路和含有多个像素的像素部。通过将扫描线 驱动器电路形成于与像素部相同的基板上方， 可以低成本地制造图 91 中的移动电话。此 外， 显示模块中部件的数目可以减少， 因此可以获得例如产率提高和重量及尺寸减小的优 点。
     根据本实施例模式的移动电话可以依据其功能和用途而按照各种模式改变。例 如， 当该移动电话设有多个显示面板或者当框架恰当地划分为多个部分且可以使用铰链开 启和闭合时， 可以获得前述效果。
     注意， 本实施例模式所示的显示面板和显示模块的结构可以与本说明书中其他实 施例模式所示的各个显示装置的结构自由地组合来实施。此外， 本实施例模式所示的显示 面板和显示模块的结构可以自由地相互组合。
     [ 实施例模式 21]
     本实施例模式示出了包含实施例模式 19 的显示模块的移动电话 10300 完成的示 例。
     在 图 103 所 示 的 移 动 电 话 中， 设 有 操 作 开 关 10304、 麦 克 风 10305 等 的 主 体 (A)10301 通过使用铰链 10310 连接到设有显示面板 (A)10308、 显示面板 (B)10309、 扬声器 10306 等的主体 (B)10302， 从而该移动电话可以开启和关闭。显示面板 (A)10308 和显示面 板 (B)10309 与电路板 10307 一起置于主体 (B)10302 的框架 10303 内。显示面板 (A)10308 和显示面板 (B)10309 的像素部布置成从形成于框架 10303 内的开口窗户可以看见。
     显示面板 (A)10308 和显示面板 (B)10309 的规格例如像素数目， 可以依据移动电 话 10300 的功能而恰当地设置。例如， 作为主屏幕的显示面板 (A)10308 和作为子屏幕的显 示面板 (B)10309 可以组合。
     显示面板 (A)10308 和显示面板 (B)10309 分别包括扫描线驱动器电路和含有多个 像素的像素部。通过将扫描线驱动器电路形成于与像素部相同的基板上方， 可以低成本地 制造图 103 中的移动电话。此外， 显示模块中部件的数目可以减少， 因此可以获得例如生产 率提高和重量及尺寸减小的优点。
     通过使用这种显示面板， 显示面板 (A)10308 可以作为具有高清晰度度的彩色显 示屏幕， 且显示面板 (B)10309 可以作为显示文本信息的单色的信息显示屏幕。具体而言， 当显示面板 (B)10309 为有源矩阵类型面板从而实现更高清晰度时， 各条文本信息可以被 显示 ； 因此， 每个屏幕的信息显示密度可以提高。例如， 当显示面板 (A)10308 是尺寸为 2 至 2.5 英寸、 64 灰阶、 以及具有 26 万色的 QVGA(320 点 ×240 点 ) 的面板， 且显示面板 (B)10309 是单色、 2 至 8 灰阶、 以及 180 至 220ppi 的高清晰度面板时， 除了罗马字母、 平假名和片假名 之外， 还可以显示中文字符、 阿拉伯字母等。
     根据本实施例模式的移动电话可以依据其功能和用途而按照各种模式改变。例 如， 通过将成像元件结合到铰链 10310， 该移动电话可以称为配备有照相机的移动电话。当 操作开关 10304、 显示面板 (A)10308 和显示面板 (B)10309 置于一个框架内时， 可以获得前 述效果。 此外， 当本实施例模式的结构应用于配备有多个显示部分的信息显示终端时， 可以 获得类似的效果。
     注意， 本实施例模式所示的显示面板和显示模块的结构可以与本说明书中其他实施例模式所示的各个显示装置的结构自由地组合来实施。此外， 本实施例模式所示的显示 面板和显示模块的结构可以自由地相互组合。
     [ 实施例模式 22]
     本发明可以应用于各种电子装置， 具体而言应用于电子装置的显示部分。这些电 子装置包括 ： 例如摄像机和数码相机的照相机、 护目镜型显示器、 导航系统、 音频再现装置 ( 例如汽车音频设备、 音响部件组合 )、 计算机、 游戏机、 便携式信息终端 ( 例如移动计算机、 移动电话、 便携式游戏机和电子书 )、 设有记录媒介的图像再现装置 ( 具体而言， 用于再现 诸如数字化多功能光盘 (DVD) 的记录介质的内容且具有用于显示再现图像的显示装置的 装置 ) 等。
     图 93A 示出了发光装置， 其包括框架 93001、 支持底座 93002、 显示部分 93003、 扬声 器部分 93004、 视频输入端 93005 等。本发明的显示装置可以用作显示部分 93003。注意， 该发光装置包括用于信息显示的各种发光装置， 例如用于个人计算机、 电视广播接收、 广告 的发光装置。使用本发明的显示装置作为显示部分 93003 的该发光装置可以减少由截止电 流产生的轻微光发射并进行清晰的显示。
     图 93B 示出了照相机， 其包括主体 93101、 显示部分 93102、 图像接收部分 93103、 操 作键 93104、 外部连接端口 93105、 快门钮 93106 等。
     使用本发明的显示装置作为显示部分 93102 的该数码相机可以减少由截止电流 产生的轻微光发射并进行清晰的显示。
     图 93C 示 出 了 计 算 机， 其 包 括 主 体 93201、 框 架 93202、 显 示 部 分 93203、 键盘 93204、 外部连接端口 93205、 指点装置 93206 等。使用本发明的显示装置作为显示部分 93203 的该计算机可以减少由截止电流产生的轻微光发射并进行清晰的显示。
     图 93D 示出了移动计算机， 其包括主体 93301、 显示部分 93302、 开关 93303、 操作键 93304、 红外端口 93305 等。使用本发明的显示装置作为显示部分 93302 的该移动计算机可 以减少由截止电流产生的轻微光发射并进行清晰的显示。
     图 93E 示出了具有记录介质的便携图像再现装置 ( 特别地指 DVD 播放器 )， 其包括 主体 93401、 框架 93402、 显示部分 A 93403、 显示部分 B 93404、 记录介质 ( 例如， DVD) 读取 部分 93405、 操作键 93406、 扬声器部分 93407 等。显示部分 A 93403 主要显示图像信息， 显 示部分 B 93404 主要显示文本信息。使用本发明的显示装置作为显示部分 A 93403 的该图 像再现装置可以减少由截止电流产生的轻微光发射并进行清晰的显示。
     图 93F 示出了护目镜型显示器， 其包括主体 93501、 显示部分 93502 和臂部分 93503。使用本发明的显示装置作为显示部分 93402 的该护目镜型显示器可以减少由截止 电流产生的轻微光发射并进行清晰的显示。
     图 93G 示出了摄像机， 其包含主体 93601、 显示部分 93602、 框架 93603、 外部连接端 口 93604、 遥控器接收部分 93605、 图像接收部分 93606、 电池 93607、 音频输入部分 93608、 操 作键 93609 等。使用本发明的显示装置作为显示部分 93602 的该摄像机可以减少由截止电 流产生的轻微光发射并进行清晰的显示。
     图 93H 示出了移动电话， 其包含主体 93701、 框架 93702、 显示部分 93703、 音频输入 部分 93704、 音频输出部分 93705、 操作键 93706、 外部连接端口 93707、 天线 93708 等。使用 本发明的显示装置作为显示部分 93703 的该移动电话可以减少由截止电流产生的轻微光发射并进行清晰的显示。
     如前所述， 本发明可以应用于各种电子装置。
     注意， 本实施例模式所示的电子装置的结构可以与本说明书中其他实施例模式所 示的各个显示装置的结构自由地组合来实施。
     [ 实施例模式 23]
     在本实施例模式中， 参考应用模式的图示描述使用显示面板的应用例， 在该显示 面板中本发明的显示装置的像素结构被用于显示部分。 其中本发明的显示装置的像素结构 用于显示部分的该显示面板还可以与运动物体、 建筑物体等结合。
     图 94A 和 94B 示出了结合有显示装置的运动物体， 作为在显示部分内包括本发明 的显示装置的像素结构的显示面板的示例。 作为结合有显示装置的运动物体的示例， 图 94A 示出了用于火车 9401 车门的玻璃部分的显示面板 9402。在图 94A 的显示面板 9402， 其中 本发明的显示装置的像素结构被用于显示部分， 显示于该显示部分上的图像可以通过来自 外部的信号容易地切换。因此， 该显示面板上的图像在火车上旅客的类型变化的每一个时 间周期切换， 且可以实现更有效的广告。
     注意， 在显示部分内包括本发明的显示装置的像素结构的显示面板不限于应用于 图 94A 的火车车门的玻璃部分， 且可以通过改变成各种形状而应用于任何位置。 参考图 94B 描述该显示面板的示例。
     图 94B 示出了该火车车厢的内部。除了在图 94A 中所示车门的玻璃部分内的显示 面板 9402 之外， 图 94B 中还示出了设于玻璃窗户内的显示面板 9403 和从天花板悬吊的显 示面板 9404。具有本发明显示装置的像素结构的显示面板 9403 包括自发光显示元件 ； 因 此， 当广告图像在高峰时间显示以及在非高峰时间不显示时， 也可以从火车窗户看到风景。 此外， 在具有本发明显示装置的像素结构的显示面板 9404 中， 当例如有机晶体管的开关元 件设于膜形基板上方且该自发光显示元件被驱动时， 该显示面板也可以在弯折状态下进行 显示。
     图 95 示出了另一种应用模式， 作为结合有显示装置的运动物体的示例， 该显示装 置使用了在显示部分内包括本发明的显示装置的像素结构的显示面板。
     图 95 示出了结合有显示装置的运动物体， 作为在显示部分内包括本发明的显示 装置的像素结构的显示面板的示例。作为结合有显示装置的运动物体的示例， 图 95 示出了 结合到汽车的主体 9501 的显示面板 9502。图 95 的显示面板 9502 在显示部分包括了本发 明的显示装置的像素结构， 该显示面板 9502 结合到汽车的主体， 并具有请求式显示该汽车 主体的操作和从汽车主体内部或外部输入的数据的功能以及将汽车导航到其目的地的功 能。
     注意， 在显示部分内包括本发明的显示装置的像素结构的显示面板不限于应用于 图 95 的汽车主体的前部， 且可以通过改变成各种形状而应用于例如玻璃窗户或主体的任 何位置。
     图 96A 和 96B 示出了另一种应用模式， 作为结合有显示装置的运动物体的示例， 该 显示装置在显示部分内使用包括本发明的显示装置的像素结构的显示面板。
     图 96A 和 96B 示出了结合有显示装置的运动物体， 作为在显示部分内包括本发明 的显示装置的像素结构的显示面板的示例。 作为结合有显示装置的运动物体的示例， 图 96A示出了附着到飞机的主体 9601 的旅客席上方的天花板的显示面板 9602。图 96A 所示的显 示面板 9602 在显示部分包括了本发明的显示装置的像素结构， 该显示面板 9602 通过铰链 部分 9603 结合到飞机的主体 9601， 且乘客可以通过伸展铰链部分 9603 可以观看显示面板 9602。显示面板 9602 具有显示数据以及作为广告或者通过旅客操作作为娱乐装置的功能。 此外， 当该铰链部分弯折并置于飞机的主体 9601 内时， 如图 96B 所示， 可以保证起飞和着陆 时的安全。 另外， 当显示面板内的显示元件在紧急情况下发光时， 该显示面板也可以用作飞 机的主体 9601 的撤离灯。
     注意， 在显示部分内包括本发明的显示装置的像素结构的显示面板不限于应用于 图 96A 和 96B 的飞机的主体 9601 的天花板， 且可以通过改变成各种形状而应用于例如座位 或舱门的任何位置。例如， 显示面板设于座位背侧上， 并被操作和观看。
     注意， 在本实施例模式种， 火车、 汽车和飞机的主体被示为运动物体 ； 然而， 运动物 体不限于此并包括各种物体， 例如摩托车、 四轮驱动汽车 ( 包括小汽车、 公共汽车等 )、 火车 ( 包括单轨火车、 有轨电车灯 ) 以及飞船。通过采用本发明的显示装置的像素结构， 可以实 现显示面板的尺寸和功耗减小， 且可以提供包括有利地操作的显示介质的运动物体。具体 而言， 由于运动物体内显示面板上的显示可以使用来自外部的信号容易立即切换， 该显示 面板对于用于未指定数目的客户的广告显示板或者用于紧急事件或灾难的信息显示板而 言是极为有用的。
     图 97 示出了建筑物体的一种应用模式， 作为使用在显示部分内包括本发明的显 示装置的像素结构的显示面板的示例。
     图 97 示出了显示面板的一个应用示例， 其中例如有机晶体管的开关元件设于膜 形基板上方且该自发光显示元件被驱动， 从而该显示面板可以在弯折状态下进行显示， 作 为在显示部分内包括本发明的显示装置的像素结构的显示面板的示例。在图 97， 显示面板 设于柱状物体的弯曲表面上， 该柱状物体设于户外作为建筑物体， 例如电线杆。这里， 描述 设有显示面板 9702 的电线杆 9701 作为柱状物体。
     图 97 所示的显示面板 9702 置于该电线杆的高度中部附近， 且设于高于人的视点 的位置。因此， 可以从运动物体 9703 观看到显示面板 9702 上的图像。当相同的图像显示 于设于户外的大量一起竖立的电线杆的显示面板 9702 上时， 观察者可以观看到信息显示 和广告显示。由于在图 97 设于电线杆 9701 内的显示面板 9702 外部容易显示相同的图像， 因此可以实现很有效的信息显示和广告效果。此外， 当自发光显示元件设为本发明的显示 装置的显示面板内的显示元件时， 该显示面板可以有效地用作可见度高的显示介质， 即使 是在夜晚。
     图 98 示出了不同于图 97 的建筑物体的另一种应用模式， 作为在显示部分内使用 本发明的显示装置的像素结构的显示面板的示例。
     图 98 示出了显示面板的一个应用示例， 其中该显示面板在显示部分内包括本发 明的显示装置的像素结构。图 98 示出了结合到预制浴器 9801 侧壁的显示面板 9802， 作为 结合有显示装置的建筑物体的示例。图 98 中的显示面板 9802 包括具有本发明的显示装置 的像素结构的显示部分， 该显示面板 9802 结合到预制浴器 9801， 洗浴的人可以观看该显示 面板 9802。显示面板 9802 具有显示数据以及作为广告或通过洗浴的人的操作而作为娱乐 装置的功能。注意， 在显示部分内包括本发明的显示装置的像素结构的显示面板不限于应用于 图 98 的预制浴器 9801 的侧壁， 且可以通过改变成各种形状而应用于例如镜子或浴缸的一 部分的任何位置。
     图 99 示出了具有大显示部分的电视装置设于建筑物体内部的示例。图 99 的电视 装置包括框架 9910、 显示部分 9911、 为操作部分的遥控装置 9912、 扬声器部分 9913 等。在 显示部分内包括本发明的显示装置的像素结构的显示面板被应用于形成显示部分 9911。 图 99 的电视装置结合到该建筑物体成为壁挂式， 且可以不需要大的空间来提供该电视装置。
     在本实施例模式中， 为柱状主体的电线杆、 预制浴器等被示出作为建筑物体的示 例； 然而， 本实施例模式不限于此， 且可以采用可以设有显示面板的任何建筑物体。当应用 本发明的显示装置的像素结构时， 可以实现显示装置的尺寸和功耗的减小， 且可以提供包 括有利地操作的显示介质的运动物体。
     注意， 本实施例模式所示显示面板的各种结构可以与本说明书中其他实施例模式 所示的各个显示装置的结构自由地组合来实施。
     本 申 请 是 基 于 2006 年 8 月 31 日 向 日 本 专 利 局 提 交 的 日 本 专 利 申 请 No.2006-236392， 其全部内容在此引入作为参考。