提高外延填充和CMP研磨后光刻标记信号的方法.pdf

上传人:a**** 文档编号:1037203 上传时间:2018-03-27 格式:PDF 页数:6 大小:320.78KB
返回 下载 相关 举报
摘要
申请专利号:

CN201010251572.9

申请日:

2010.08.12

公开号:

CN102376531A

公开日:

2012.03.14

当前法律状态:

驳回

有效性:

无权

法律详情:

发明专利申请公布后的驳回 IPC(主分类):H01L 21/02申请公布日:20120314|||专利申请权的转移IPC(主分类):H01L 21/02变更事项:申请人变更前权利人:上海华虹NEC电子有限公司变更后权利人:上海华虹宏力半导体制造有限公司变更事项:地址变更前权利人:201206 上海市浦东新区川桥路1188号变更后权利人:201203 上海市浦东新区张江高科技园区祖冲之路1399号登记生效日:20140109|||实质审查的生效IPC(主分类):H01L 21/02申请日:20100812|||公开

IPC分类号:

H01L21/02; G03F7/20

主分类号:

H01L21/02

申请人:

上海华虹NEC电子有限公司

发明人:

陈福成; 阚欢

地址:

201206 上海市浦东新区川桥路1188号

优先权:

专利代理机构:

上海浦一知识产权代理有限公司 31211

代理人:

丁纪铁

PDF下载: PDF下载
内容摘要

本发明公开了一种提高外延填充和CMP研磨后光刻标记信号的方法,在采用外延工艺填充沟槽形成外延层之后,CMP工艺研磨外延层之前,在外延层上定义出一光刻标记的位置的步骤,而后依次刻蚀所述外延层、阻挡层和硅衬底形成增加的光刻标记,在后续下一个层次的光刻中,采用增加的光刻标记进行光刻对准及套刻。本发明的方法,在后续的光刻层次用新增加的光刻标记,能使光刻对准及套刻准确顺利的进行。

权利要求书

1: 一种提高外延填充和 CMP 研磨后光刻标记信号的方法, 其特征在于, 在采用外延工 艺填充沟槽形成外延层之后, CMP 工艺研磨所述外延层之前, 在所述外延层上定义出一光刻 标记的位置的步骤, 而后依次刻蚀所述外延层、 阻挡层和硅衬底形成增加的光刻标记, 在下 一个层次的光刻中, 采用所述增加的光刻标记进行光刻对准及套刻。
2: 按照权利要求 1 所述的方法, 其特征在于 : 所述增加的光刻标记刻蚀至硅衬底的深 度为 10 埃至 100 微米。
3: 按照权利要求 1 所述的方法, 其特征在于 : 所述增加的光刻标记的位置定义时, 与零 层光刻标记制备时采用相同的光刻掩模板。
4: 按照权利要求 3 所述的方法, 其特征在于 : 在零层光刻标记制备时, 只制备部分的曝 光单元, 用于零层之后光刻层次的光刻对准和套刻 ; 而在增加的光刻标记制备时, 采用相同 的光刻掩模板制备其余的曝光单元, 用作其后光刻层次的光刻对准和套刻。
5: 按照权利要求 1 所述的方法, 其特征在于 : 所述阻挡层为硅氧化合物、 硅氮化合物和 硅氮氧化合物中的一种。

说明书


提高外延填充和 CMP 研磨后光刻标记信号的方法

    【技术领域】
     本发明涉及半导体集成电路制造领域, 特别是涉及一种提高外延填充和 CMP 研磨 后光刻标记信号的方法。背景技术
     超结结构的 MOSFET( 金属氧化物半导体场效应晶体管 ), 由于其构造特殊, 导通电 阻非常低, 耐高压, 发热量低, 打破了传统功率 MOSFET 的理论极限。
     通常, 超结 MOSFET 的制备方法是在 P+ 衬底硅片上生长 N- 硅外延层, 然后在外延 层刻蚀深沟槽, 然后再用外延填充沟槽, 最后用化学机械研磨 (CMP) 工艺进行表面平坦化, 即可得到交替排列的 P 型和 N 型半导体柱。但经过外延填充和化学机械研磨进行表面平坦 化两步工序之后, 前层所形成的光刻标记也已被平坦化, 后续光刻层的对准和套刻标记就 会很弱以致无法对准和套刻。 发明内容
     本发明要解决的技术问题是提供一种提高外延填充和 CMP 研磨后光刻标记信号 的方法, 其能提高光刻标记信号。
     为解决上述技术问题, 本发明的提高外延填充和 CMP 研磨后光刻标记信号的方 法, 在采用外延工艺填充沟槽形成外延层之后, CMP 工艺研磨外延层之前, 在外延层上定义 出一光刻标记的位置的步骤, 而后依次刻蚀所述外延层、 阻挡层和硅衬底形成增加的光刻 标记, 在后续下一个层次的光刻中, 采用增加的光刻标记进行光刻对准及套刻。
     本发明的方法, 在沟槽外延填充之后, 由于还未做化学机械研磨, 沟槽刻蚀所形成 的光刻标记的信号仍是足够强的。此时, 追加一次光刻标记的光刻, 并在 CMP 阻挡层之下的 硅衬底中刻蚀出足够的深度以形成全新的光刻标记。 新的光刻标记在化学机械研磨平坦化 及停留层去除之后仍会有足够的信号强度, 后续的光刻层次用新增加的光刻标记, 能使光 刻对准及套刻准确顺利的进行。 附图说明
     下面结合附图与具体实施方式对本发明作进一步详细的说明 :
     图 1 为在硅衬底上形成阻挡层之后的截面示意图 ;
     图 2 为形成原有的光刻标记之后的截面示意图 ;
     图 3 为在硅衬底上形成外延层后的截面示意图 ;
     图 4 为刻蚀形成增加的光刻标记之后的截面示意图 ;
     图 5 为去除阻挡层之后的截面示意图。 具体实施方式
     本发明的提高外延填充和 CMP 研磨后光刻标记信号的方法, 其工艺步骤是 :1) 先是在淀积了阻挡层的硅衬底上定义出沟槽图形和光刻标记, 而后进行刻蚀阻 挡层和硅衬底形成沟槽和光刻标记, 接着进行外延层的生长以填充沟槽, 这里均为已知的 工艺步骤 ;
     2) 在外延层上定义出一光刻标记的位置, 而后依次刻蚀外延层、 阻挡层和硅衬底, 形成增加的光刻标记, 在下一个层次的光刻中, 采用新增加的光刻标记进行光刻对准及套 刻;
     3) 接着采用 CMP( 化学机械研磨 ) 工艺平整化外延层至阻挡层, 而后去除阻挡层 ;
     4) 后续层次光刻工艺中, 用新增加的光刻标记做对准及套刻。
     上述新增加的光刻标记的光刻, 可以和零层光刻 ( 零层光刻标记为主要用于在空 白的硅片上先形成光刻标记以用于后续光刻的对准和套刻。 在某些第一层光刻层即能在硅 片上形成图形的工艺中可以省略。 该零层光刻标记掩模板与上述步骤一中的形成光刻标记 的掩模板不一样 ) 共用同一块掩模板。 可采用的方法为 : 在零层光刻时, 只曝开其中部分的 曝光单元用作零层之后的光刻对准和套刻 ; 而在外延填充沟槽之后, 再用同一块掩模板曝 开其余的曝光单元, 用作沟槽层之后的光刻对准和套刻。新增加的光刻标记的刻蚀至硅衬 底的深度范围为 10 埃至 100 微米之间。阻挡层材料可以是由硅氧化合物 ( 如 SiO2)、 硅氮 化合物 ( 如 Si3N4) 和硅氮氧化合物 ( 如 SiOxNy) 中的一种。

提高外延填充和CMP研磨后光刻标记信号的方法.pdf_第1页
第1页 / 共6页
提高外延填充和CMP研磨后光刻标记信号的方法.pdf_第2页
第2页 / 共6页
提高外延填充和CMP研磨后光刻标记信号的方法.pdf_第3页
第3页 / 共6页
点击查看更多>>
资源描述

《提高外延填充和CMP研磨后光刻标记信号的方法.pdf》由会员分享,可在线阅读,更多相关《提高外延填充和CMP研磨后光刻标记信号的方法.pdf(6页珍藏版)》请在专利查询网上搜索。

1、10申请公布号CN102376531A43申请公布日20120314CN102376531ACN102376531A21申请号201010251572922申请日20100812H01L21/02200601G03F7/2020060171申请人上海华虹NEC电子有限公司地址201206上海市浦东新区川桥路1188号72发明人陈福成阚欢74专利代理机构上海浦一知识产权代理有限公司31211代理人丁纪铁54发明名称提高外延填充和CMP研磨后光刻标记信号的方法57摘要本发明公开了一种提高外延填充和CMP研磨后光刻标记信号的方法,在采用外延工艺填充沟槽形成外延层之后,CMP工艺研磨外延层之前,在外延。

2、层上定义出一光刻标记的位置的步骤,而后依次刻蚀所述外延层、阻挡层和硅衬底形成增加的光刻标记,在后续下一个层次的光刻中,采用增加的光刻标记进行光刻对准及套刻。本发明的方法,在后续的光刻层次用新增加的光刻标记,能使光刻对准及套刻准确顺利的进行。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书2页附图2页CN102376539A1/1页21一种提高外延填充和CMP研磨后光刻标记信号的方法,其特征在于,在采用外延工艺填充沟槽形成外延层之后,CMP工艺研磨所述外延层之前,在所述外延层上定义出一光刻标记的位置的步骤,而后依次刻蚀所述外延层、阻挡层和硅衬底形成增加的光刻标记。

3、,在下一个层次的光刻中,采用所述增加的光刻标记进行光刻对准及套刻。2按照权利要求1所述的方法,其特征在于所述增加的光刻标记刻蚀至硅衬底的深度为10埃至100微米。3按照权利要求1所述的方法,其特征在于所述增加的光刻标记的位置定义时,与零层光刻标记制备时采用相同的光刻掩模板。4按照权利要求3所述的方法,其特征在于在零层光刻标记制备时,只制备部分的曝光单元,用于零层之后光刻层次的光刻对准和套刻;而在增加的光刻标记制备时,采用相同的光刻掩模板制备其余的曝光单元,用作其后光刻层次的光刻对准和套刻。5按照权利要求1所述的方法,其特征在于所述阻挡层为硅氧化合物、硅氮化合物和硅氮氧化合物中的一种。权利要求书。

4、CN102376531ACN102376539A1/2页3提高外延填充和CMP研磨后光刻标记信号的方法技术领域0001本发明涉及半导体集成电路制造领域,特别是涉及一种提高外延填充和CMP研磨后光刻标记信号的方法。背景技术0002超结结构的MOSFET金属氧化物半导体场效应晶体管,由于其构造特殊,导通电阻非常低,耐高压,发热量低,打破了传统功率MOSFET的理论极限。0003通常,超结MOSFET的制备方法是在P衬底硅片上生长N硅外延层,然后在外延层刻蚀深沟槽,然后再用外延填充沟槽,最后用化学机械研磨CMP工艺进行表面平坦化,即可得到交替排列的P型和N型半导体柱。但经过外延填充和化学机械研磨进行。

5、表面平坦化两步工序之后,前层所形成的光刻标记也已被平坦化,后续光刻层的对准和套刻标记就会很弱以致无法对准和套刻。发明内容0004本发明要解决的技术问题是提供一种提高外延填充和CMP研磨后光刻标记信号的方法,其能提高光刻标记信号。0005为解决上述技术问题,本发明的提高外延填充和CMP研磨后光刻标记信号的方法,在采用外延工艺填充沟槽形成外延层之后,CMP工艺研磨外延层之前,在外延层上定义出一光刻标记的位置的步骤,而后依次刻蚀所述外延层、阻挡层和硅衬底形成增加的光刻标记,在后续下一个层次的光刻中,采用增加的光刻标记进行光刻对准及套刻。0006本发明的方法,在沟槽外延填充之后,由于还未做化学机械研磨。

6、,沟槽刻蚀所形成的光刻标记的信号仍是足够强的。此时,追加一次光刻标记的光刻,并在CMP阻挡层之下的硅衬底中刻蚀出足够的深度以形成全新的光刻标记。新的光刻标记在化学机械研磨平坦化及停留层去除之后仍会有足够的信号强度,后续的光刻层次用新增加的光刻标记,能使光刻对准及套刻准确顺利的进行。附图说明0007下面结合附图与具体实施方式对本发明作进一步详细的说明0008图1为在硅衬底上形成阻挡层之后的截面示意图;0009图2为形成原有的光刻标记之后的截面示意图;0010图3为在硅衬底上形成外延层后的截面示意图;0011图4为刻蚀形成增加的光刻标记之后的截面示意图;0012图5为去除阻挡层之后的截面示意图。具。

7、体实施方式0013本发明的提高外延填充和CMP研磨后光刻标记信号的方法,其工艺步骤是说明书CN102376531ACN102376539A2/2页400141先是在淀积了阻挡层的硅衬底上定义出沟槽图形和光刻标记,而后进行刻蚀阻挡层和硅衬底形成沟槽和光刻标记,接着进行外延层的生长以填充沟槽,这里均为已知的工艺步骤;00152在外延层上定义出一光刻标记的位置,而后依次刻蚀外延层、阻挡层和硅衬底,形成增加的光刻标记,在下一个层次的光刻中,采用新增加的光刻标记进行光刻对准及套刻;00163接着采用CMP化学机械研磨工艺平整化外延层至阻挡层,而后去除阻挡层;00174后续层次光刻工艺中,用新增加的光刻标。

8、记做对准及套刻。0018上述新增加的光刻标记的光刻,可以和零层光刻零层光刻标记为主要用于在空白的硅片上先形成光刻标记以用于后续光刻的对准和套刻。在某些第一层光刻层即能在硅片上形成图形的工艺中可以省略。该零层光刻标记掩模板与上述步骤一中的形成光刻标记的掩模板不一样共用同一块掩模板。可采用的方法为在零层光刻时,只曝开其中部分的曝光单元用作零层之后的光刻对准和套刻;而在外延填充沟槽之后,再用同一块掩模板曝开其余的曝光单元,用作沟槽层之后的光刻对准和套刻。新增加的光刻标记的刻蚀至硅衬底的深度范围为10埃至100微米之间。阻挡层材料可以是由硅氧化合物如SIO2、硅氮化合物如SI3N4和硅氮氧化合物如SIOXNY中的一种。说明书CN102376531ACN102376539A1/2页5图1图2图3说明书附图CN102376531ACN102376539A2/2页6图4图5说明书附图CN102376531A。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 基本电气元件


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1