《阵列基板、液晶显示装置及阵列基板的制造和修复方法.pdf》由会员分享，可在线阅读，更多相关《阵列基板、液晶显示装置及阵列基板的制造和修复方法.pdf（12页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN102338959A43申请公布日20120201CN102338959ACN102338959A21申请号201110279994122申请日20110920G02F1/1362200601G02F1/1368200601G02F1/1333200601G02F1/1320060171申请人深圳市华星光电技术有限公司地址518000广东省深圳市光明新区光明大道92号72发明人陈虹瑞74专利代理机构深圳市百瑞专利商标事务所普通合伙44240代理人邢涛田夏54发明名称阵列基板、液晶显示装置及阵列基板的制造和修复方法57摘要本发明公开一种阵列基板、液晶显示装置及阵列基板的制造和修。
2、复方法。所述薄膜晶体管液晶显示器阵列基板包括像素电极、栅线和数据线，所述栅线和数据线交叠处形成一寄生电容；所述数据线还设置有分支部，所述分支部与所述栅线叠交形成与所述寄生电容并联的保护电容，所述保护电容的耐压小于所述寄生电容。本发明由于选用数据线设置分支部，跟栅线叠交形成与寄生电容并联的耐压更小的保护电容，由于数据线位于顶层，因此后期修复的时候更容易。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书4页附图6页CN102338972A1/1页21一种薄膜晶体管液晶显示器阵列基板，其包括栅线和数据线，所述栅线和数据线交叠处形成一寄生电容，其特征在于所述数据线还设。
3、置有分支部，所述分支部与所述栅线交叠形成与所述寄生电容并联的保护电容，所述保护电容的耐压小于所述寄生电容。2如权利要求1所述的薄膜晶体管液晶显示器阵列基板，其特征在于所述保护电容两电极之间的间距小于所述寄生电容两电极之间的间距。3如权利要求2所述的薄膜晶体管液晶显示器阵列基板，其特征在于所述保护电容与寄生电容形成于同一栅线上。4如权利要求1所述的薄膜晶体管液晶显示器阵列基板，其特征在于所述保护电容两电极的正对面积大于所述寄生电容两电极的正对面积。5如权利要求4所述的薄膜晶体管液晶显示器阵列基板，其特征在于所述保护电容两电极之间的间距小于所述寄生电容两电极之间的间距。6如权利要求4所述的薄膜晶体。
4、管液晶显示器阵列基板，其特征在于所述保护电容两电极之间的间距等于所述寄生电容两电极之间的间距。7一种液晶显示装置，其特征在于所述液晶显示装置包括如权利要求16任一所述的薄膜晶体管液晶显示器阵列基板。8一种薄膜晶体管液晶显示器阵列基板的制造方法，包括以下步骤A在阵列基板上通过成膜、曝光、刻蚀工艺形成栅线、栅极；B直接沉积绝缘层，通过成膜、曝光、刻蚀工艺形成有源层图形、数据线、分支部、源极和漏极；所述数据线与所述栅线交叠，形成寄生电容；所述分支部与相应栅线交叠，以形成与所述寄生电容并联的耐压小于所述寄生电容的保护电容。9如权利要求8所述的一种薄膜晶体管液晶显示器阵列基板的制造方法，其步骤B包括以下。
5、步骤B1直接沉积绝缘层，通过成膜、曝光、刻蚀工艺在所述栅线对应的位置形成有源层图形；B2通过成膜、曝光、刻蚀工艺形成数据线、分支部、源极和漏极。所述数据线与所述栅线交叠，形成寄生电容；所述分支部与相应栅线交叠，成与所述寄生电容并联的耐压小于所述寄生电容的保护电容。10一种如权利要求16任一所述的薄膜晶体管液晶显示器阵列基板修复方法，包括以下步骤A定位被击穿的保护电容位置；B割断所述保护电容相应的分支部。权利要求书CN102338959ACN102338972A1/4页3阵列基板、液晶显示装置及阵列基板的制造和修复方法技术领域0001本发明涉及液晶显示领域，更具体的说，涉及一种阵列基板、液晶显示。
6、装置及阵列基板的制造和修复方法。背景技术0002现有技术如图1所示，液晶显示装置包括液晶面板，液晶面板包括阵列基板，所述列基板包括多个薄膜晶体，与薄膜晶体漏极连接的像素电极、与薄膜晶体栅极连接的栅线，与薄膜晶体源极连接的数据线；所述薄膜晶体的栅极和源极交接处CROSSOVER，于制程上，交接处形成寄生电容，当电荷不断聚集，容易发生静电放电ESD击穿而导致栅线与数据线短路DGS线不良，而易发生静电放电击穿的寄生电容没有提供保护措施，由于其位置原因，一旦被击穿便难以修复，可靠性较差，这样可能造成整块液晶面板报废，产生不必要的浪费。发明专利CN2008100576947公开了一种薄膜晶体管液晶显示器。
7、阵列基板的像素结构，该技术方案利用栅线与数据线叠交形成与寄生电容并联的保护电容，利用保护电容间距小于寄生电容，造成耐压小于寄生电容的特性，在发生静电放电ESD的时候会先击穿保护电容，从而保护了寄生电容。该技术方案解决了寄生电容静电击穿的问题，但也存在一些问题，在五次掩膜工艺生产的阵列基板中，栅线位于底层，其上面依次存在第一绝缘层、数据线和第二绝缘层，一旦保护电容被击穿，修复难度比较大。发明内容0003本发明所要解决的技术问题是提供一种设有低成本、修复方便的保护电容的阵列基板、液晶显示装置及阵列基板的制造和修复方法。0004本发明的目的是通过以下技术方案来实现的0005一种薄膜晶体管液晶显示器阵。
8、列基板，其包括像素电极、栅线和数据线，所述栅线和数据线交叠处形成一寄生电容；所述数据线还设置有分支部，所述分支部与所述栅线叠交形成与所述寄生电容并联的保护电容，所述保护电容的耐压小于所述寄生电容。0006优选的，所述保护电容两电极之间的间距小于所述寄生电容两电极之间的间距。一种保护电容耐压小于寄生电容的实施方式，缩短电容两电极之间的间距可以降低耐压。0007优选的，所述保护电容与寄生电容形成于同一栅线上。栅线不产生分支部，完全由相应的数据线的分支部延伸出来，与所述栅线交叠形成保护电容，这样工艺简单。0008优选的，所述保护电容两电极的正对面积大于所述寄生电容两电极的正对面积。另外一种保护电容耐。
9、压小于寄生电容的实施方式，增大电容两电极之间的正对面积可以降低耐压。0009优选的，所述保护电容两电极的正对面积大于所述寄生电容两电极的正对面积；所述保护电容两电极之间的间距小于所述寄生电容两电极之间的间距。增大电容两电极之间的正对面积的技术方案在基于五次掩膜工艺制造的薄膜晶体管液晶显示器阵列基板上的应用。说明书CN102338959ACN102338972A2/4页40010优选的，所述保护电容两电极之间的间距等于所述寄生电容两电极之间的间距。增大电容两电极之间的正对面积的技术方案在基于四次掩膜工艺制造的薄膜晶体管液晶显示器阵列基板上的应用。0011一种液晶显示装置，其特征在于所述液晶显示装。
10、置包括上述的薄膜晶体管液晶显示器阵列基板。0012一种薄膜晶体管液晶显示器阵列基板的制造方法，包括以下步骤0013A在阵列基板上通过成膜、曝光、刻蚀工艺形成栅线、栅极；0014B直接沉积绝缘层，通过成膜、曝光、刻蚀工艺形成有源层图形、数据线、分支部、源极和漏极；所述数据线与所述栅线交叠，形成寄生电容；所述分支部与相应栅线交叠，以形成与所述寄生电容并联的耐压小于所述寄生电容的保护电容。0015优选的，一种薄膜晶体管液晶显示器阵列基板的制造方法，其步骤B包括以下步骤0016B1直接沉积绝缘层，通过成膜、曝光、刻蚀工艺在所述栅线对应的位置形成有源层图形；0017B2通过成膜、曝光、刻蚀工艺形成数据线。
11、、分支部、源极和漏极。所述数据线与所述栅线交叠，形成寄生电容；所述分支部与相应栅线交叠，成与所述寄生电容并联的耐压小于所述寄生电容的保护电容。此为五次掩膜工艺制造的薄膜晶体管液晶显示器阵列基板的制作方法。0018一种上述薄膜晶体管液晶显示器阵列基板修复方法，包括以下步骤0019A定位被击穿的保护电容位置；0020B割断所述保护电容相应的分支部。0021本发明由于选用数据线设置分支部，跟栅线叠交形成与寄生电容并联的耐压更小的保护电容，使得在发生静电放电ESD的时候，会首先击穿保护电容，降低寄生电容击穿的机率，由于保护电容的设置位置灵活，被击穿后的保护电容可以通过切断的方式方便的进行修复，使数据线。
12、分支线脱离数据线，确保整个像素PIXEL正常工作，提高了液晶显示装置的可靠性。而由于数据线位于顶层，因此后期修复的时候更容易。附图说明0022图1是现有技术中的阵列基板示意图；0023图2是现有技术中的阵列基板沿AA方向的剖面图；0024图3是本发明创造的阵列基板示意图；0025图4是本发明创造的局部放大图；0026图5是本发明创造中的阵列基板沿BB方向的剖面图；0027图6是本发明创造中的寄生电容和保护电容的等效电路图。图7是本发明实施例二阵列基板的剖面示意图；图8是本发明实施例二寄生电容和保护电容的等效电路图；0028其中100、玻璃基板；11、栅线；12、绝缘层；13、有源层；14、数据。
13、线；15、保护层；16、像素电极；144、数据线分支线；2、薄膜晶体；21、源极；22、栅极；23、漏极；31、寄生电容；32、保护电容。说明书CN102338959ACN102338972A3/4页5具体实施方式0029下面结合附图和较佳的实施例对本发明作进一步说明。0030如图3所示，一种液晶显示装置，包括阵列基板，所述阵列基板包括多个薄膜晶体2，每个薄膜晶体2包括一个与数据线14连接的源极21、一个与栅线11连接的栅极22，一个与像素电极16连接的漏极23，所述栅极22和源极21在相应的数据线14和栅线11相交处形成寄生电容31，所述数据线14还设置有分支部144，所述分支部144与所述。
14、栅线22叠交形成与所述寄生电容31并联的保护电容32，所述保护电容32的耐压小于所述寄生电容。下面结合优选实施方式进一步阐释本发明的构思0031实施例一、液晶显示装置的基于五次掩膜工艺制造的薄膜晶体管液晶显示器阵列基板实施方式如图46所示，将薄膜晶体2的源极21的数据线往外延伸形成分支部144，分支部144就近向相邻的栅线11折弯直至与所述栅线11叠交为止，叠交区域形成所述保护电容32，即所述保护电容32与寄生电容31形成于同一栅线上。由于寄生电容31一端与保护电容32共用一条栅线11，而寄生电容31另一端与所述源极21连通，即与分支部144连通，因此所述寄生电容31和保护电容32在电气上并联。
15、。0032如图5所示，所述阵列基板从下至上依次包括玻璃基板100、栅线11、绝缘层12、数据线14、保护层15，分支部144和数据线14位于同一层。所述栅线11和数据线14相交区域还设有源层13，而分支部144和栅线11的相交区域却没有有源层，因此，形成寄生电容的数据线14和栅线之间的间距D1与形成保护电容的分支部144和栅线11之间的的间距D2相比，D1D2。从图5等效电路图可见，保护电容32与寄生电容31并联设置，两个电容的两端电压V是相同的，依据电场强度公式0033E电压V/两极间距离D；0034D越小，电场E越大，电容越容易被击穿，因此当发生静电放电ESD击穿时，保护电容32比寄生电容。
16、31更容易被击穿。也就是说当栅线11与数据线14上存在静电到临界值时，本发明设计的保护电容32将会被击穿，从而释放了静电，保护了原寄生电容31。由于保护电容的设置位置灵活，被击穿后的保护电容32可以通过激光LASER方式进行修复，使分支部144脱离数据线14，确保整个像素PIXEL正常工作。0035所述五次掩膜工艺制造的薄膜晶体管液晶显示器阵列基板的制造方法包括以下步骤0036A在阵列基板上通过成膜、曝光、刻蚀工艺形成栅线、栅极；0037B1直接沉积绝缘层，通过成膜、曝光、刻蚀工艺在所述栅线对应的位置形成有源层图形；0038B2通过成膜、曝光、刻蚀工艺形成数据线、分支部、源极和漏极。所述数据线。
17、与所述栅线交叠，形成寄生电容；所述分支部与相应栅线交叠，成与所述寄生电容并联的耐压小于所述寄生电容的保护电容。0039C通过成膜、曝光、刻蚀工艺形成过孔；0040D通过成膜、曝光、刻蚀工艺形成像素电极，该像素电极通过过孔与源极导通。0041所述薄膜晶体管液晶显示器阵列基板修复方法，包括以下步骤0042A定位被击穿的保护电容位置；0043B可以采用激光等方式割断所述保护电容相应的分支部。说明书CN102338959ACN102338972A4/4页60044实施例二、液晶显示装置的基于四次掩膜工艺制造的薄膜晶体管液晶显示器阵列基板实施方式如图4所示，将薄膜晶体2的源极21的数据线往外延伸形成分支。
18、部144，分支部144就近向相邻的栅线11折弯直至与所述栅线11叠交为止，叠交区域形成所述保护电容32，即所述保护电容32与寄生电容31形成于同一栅线上。由于寄生电容31一端与保护电容32共用一条栅线11，而寄生电容31另一端与所述源极21连通，即与分支部144连通，因此所述寄生电容31和保护电容32在电气上并联。0045如图7所示，所述阵列基板从下至上依次包括玻璃基板100、栅线11、绝缘层12、数据线14、保护层15，分支部144和数据线14位于同一层。比较发现形成寄生电容的数据线14和栅线之间，以及形成保护电容的分支部144和栅线11之间都设有有源层13和绝缘层，因此两个电容的两个电极之。
19、间的间距是相等的，但是保护电容32两电极的正对面积S2大于所述寄生电容31两电极的正对面积S1。0046从图8等效电路图可见，保护电容32与寄生电容31并联设置，并且保护电容32两电极的正对面积S2大于所述寄生电容31两电极的正对面积S1，在电压相同、介质相同、间距相同的情况下，随着电容电极面积的增加，电容的击穿时间变短，因此在产生静电压差的时候，保护电容32会先于寄生电容31击穿，从而保护了寄生电容。0047现有技术中，为了在四次掩膜工艺生产的阵列基板中实现保护电容的间距小于寄生电容，需要将栅线的分支部拆分成处于不同层的延伸部和导线部，然后用过孔实现这两部分的电气连接，这样就需要增加多个工艺。
20、步骤，成本较高，而采用本发明的方案，分支部与数据线处于同一层，不会额外增加现有阵列基板的加工工序，加工更简单，成本更低。0048从实施例一的分析可知，电容间距缩短会缩短电容的击穿时间，而本实施例中，增加电容正对面积也能缩短电容的击穿时间，因此，本实施方式同样适用于五次掩膜工艺制造的薄膜晶体管液晶显示器阵列基板，而且配合间距的缩短，保护效果更好。由于实施例一详细介绍了基于五次掩膜工艺制造的薄膜晶体管液晶显示器阵列基板的构造、制造方法和修复方法，本实施例不再赘述。0049所述四次掩膜工艺制造的薄膜晶体管液晶显示器阵列基板的制造方法包括以下步骤0050A在阵列基板上通过成膜、曝光、刻蚀工艺形成栅线、。
21、栅极；0051B直接沉积绝缘层，通过成膜、曝光、刻蚀工艺形成有源层图形、数据线、分支部、源极和漏极；所述数据线与所述栅线交叠，形成寄生电容；所述分支部与相应栅线交叠，成与所述寄生电容并联的耐压小于所述寄生电容的保护电容。0052C通过成膜、曝光、刻蚀工艺形成过孔；0053D通过成膜、曝光、刻蚀工艺形成像素电极，该像素电极通过过孔与源极导通。0054以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。说明书CN102338959ACN102338972A1/6页7图1说明书附图CN102338959ACN102338972A2/6页8图2说明书附图CN102338959ACN102338972A3/6页9图3说明书附图CN102338959ACN102338972A4/6页10图4图5说明书附图CN102338959ACN102338972A5/6页11图6图7说明书附图CN102338959ACN102338972A6/6页12图8说明书附图CN102338959A。