阵列基板及制造方法 【技术领域】
本发明属于液晶显示装置领域， 特别涉及利用 3 次掩模工艺的阵列基板及制造方法。 背景技术
液晶显示装置 (Liquid Crystal Display， 简称为 LCD) 是一种主要的平板显示装 置 (Flat Panel Display， 简称为 FPD)。根据驱动液晶的电场方向， 液晶显示装置分为垂直 电场型液晶显示装置和水平电场型液晶显示装置。水平电场型液晶显示装置进一步地分 为： 边界电场切换 (Fringe Field Switching， 以下简称为 FFS) 型液晶显示装置， 共平面切 换 (In-Plane Switching， 简称为 IPS) 型液晶显示装置。
图 1 为现有的阵列基板制造方法中经过第一次掩模工艺的示意图。图 2 为现有的 阵列基板制造方法中经过第二次掩模工艺的示意图。图 3a 为现有的阵列基板制造方法中 经过第三次掩模工艺的示意图。图 3b 为现有的阵列基板制造方法的第三次掩模工艺中沉 积第二绝缘层的 α 区域截面示意图。图 3c 为现有的阵列基板制造方法的第三次掩模工艺 中进行显影后的 α 区域截面示意图。图 3d 为现有的阵列基板制造方法的第三次掩模工艺 中进行蚀刻后的 α 区域截面示意图。图 3e 为现有的阵列基板制造方法的第三次掩模工艺 中进行灰化后的 α 区域截面示意图。图 3f 为现有的阵列基板制造方法的第三次掩模工艺 中沉积像素电极层的 α 区域截面示意图。如图 1 ～图 3f 所示， 在现有的制造阵列基板的 过程中， 为了减少投资和提高产量， 出现了通过 3 次掩模工艺制造液晶显示装置的阵列基 板的方法， 具体为 ：
第一次掩模工艺， 沉积和第一金属层， 用一个单调掩模板 (full tone mask) 形成 栅线 1 和公共线 2 ；
第二次掩模工艺， 依次沉积第一绝缘层、 半导体层和第二金属层， 用一个双调掩模 板 (dual tone mask) 形成硅岛 4、 薄膜晶体管沟道、 数据线 5、 源电极 51 和漏电极 52 ；
第三次掩模工艺， 沉积第二绝缘层 6， 用一个双调掩模板形成过孔， 对残留的光刻 胶 8 进行灰化， 并沉积像素电极层， 在剥离 (lift off) 残留的光刻胶之后形成像素电极。
但是在第三次掩模工艺中， 形成过孔之后， 进行灰化时， 过孔区域的光刻胶、 第二 绝缘层和第一绝缘层会同时被去掉， 从而形成一个倾斜度不大的斜面。因此在沉积像素电 极层之后， 像素电极层没有断裂的部分， 导致了在剥离工艺中无法去掉光刻胶及位于该光 刻胶上面的像素电极， 即导致了无法正常进行剥离工艺。 发明内容
本发明的目的是提供一种阵列基板及制造方法， 以克服现有技术中因不能有效的 形成像素电极层断裂的部分而出现的缺陷。
为实现上述目的， 本发明提供了一种阵列基板的制造方法， 包括 ： 第一次掩模工 艺， 在玻璃基板上形成包含有栅线和栅电极的第一金属层 ； 第二次掩模工艺， 在经过所述第一次掩模工艺的所述玻璃基板上形成用于覆盖所述第一金属层和所述基板的第一绝缘层， 并且在所述第一绝缘层上面依次形成硅岛、 用于形成断裂面的切面图案以及包含有数据 线、 源电极和漏电极的第二金属层， 所述切面图案与所述数据线隔有设定距离， 并且与所述 数据线平行 ； 以及第三次掩模工艺， 在经过所述第二次掩模工艺的所述玻璃基板上形成用 于覆盖整个所述玻璃基板的第二绝缘层， 并且通过剥离工艺形成与所述第二金属层的漏电 极电连接的像素电极， 所述像素电极的边缘位于所述切面图案上面。
其中， 所述切面图案还与所述栅线隔有设定距离， 并且与所述栅线平行， 并且与所 述栅线邻近的像素电极的边缘位于所述切面图案的上方。
其中， 所述第一次掩模工艺具体为 ： 在玻璃基板上形成包含有公共线、 栅线和栅电 极的第一金属层， 所述切面图案还与所述公共线隔有设定距离， 并且与所述公共线平行， 并 且与所述公共线邻近的像素电极的边缘位于所述切面图案的上方。
其中， 在形成所述第二金属层的时候， 采用与所述第二金属层相同的材料同时形 成所述切面图案。
为实现上述目的， 本发明还提供了一种阵列基板， 包括 ： 栅电极以及与所述栅电极 电连接的栅线位于玻璃基板上 ； 第一绝缘层位于所述栅电以及所述栅线上面 ； 硅岛位于所 述栅电极上方 ； 源电极和漏电极位于所述硅岛上面， 所述源电极和所述漏电极之间设有薄 膜晶体管沟道， 所述源电极与数据线电连接 ； 用于形成断裂面的切面图案与所述数据线或 所述栅线平行 ； 第二绝缘层覆盖整个所述玻璃基板 ； 像素电极通过在所述第二绝缘层上开 设的过孔与漏电极电连接。 其中， 当所述切面图案与所述数据线平行时， 邻近所述数据线的所述像素电极的 边缘位于所述切面图案上方。
其中， 当所述切面图案与所述栅线平行时， 邻近所述栅线的所述像素电极的边缘 位于所述切面图案上方。
其中， 所述切面图案的材料与所述数据线的材料相同。
为实现上述目的， 本发明还提供了一种阵列基板， 包括 ： 栅线和公共线位于玻璃基 板上 ； 第一绝缘层位于所述栅线和所述公共线上面 ； 硅岛位于所述栅线上方 ； 源电极和漏 电极位于所述硅岛的上面， 所述源电极和所述漏电极之间设有薄膜晶体管沟道， 所述源电 极与数据线电连接， 并且在所述数据线和像素电极区域之间设有用于形成断裂面的切面图 案； 第二绝缘层覆盖整个所述玻璃基板， 与所述漏电极对应的所述第二绝缘层上设有过孔 ； 像素电极位于所述第二绝缘层上面， 通过与所述漏电极对应的过孔与所述漏电极电连接。
其中， 在所述栅线和所述像素电极区域之间还设有用于形成断裂面的切面图案。
其中， 所述切面图案由黑矩阵材料和金属材料构成， 所述黑矩阵材料位于所述金 属材料上面。
本发明通过在第二次掩模工艺中在像素电极区域和数据线之间形成切面图案的 方式， 在第三次掩模工艺中在该切面图案的数据线侧形成断裂面， 从而能够在第三次掩膜 工艺中沉积像素电极层时有效地形成断裂的部分， 克服了现有技术中沉积像素电极层时不 能有效地形成像素电极层断裂的部分的缺陷， 保证了在第三次掩模工艺中剥离工艺的正常 进行， 提高了工艺质量。 另外， 位于像素电极区域和数据线之间的切面图案还可防止像素电 极区域和数据线之间的漏光现象。
下面通过附图和实施例， 对本发明的技术方案做进一步的详细描述。附图说明 图 1 为现有的阵列基板制造方法中经过第一次掩模工艺的示意图 ；
图 2 为现有的阵列基板制造方法中经过第二次掩模工艺的示意图 ；
图 3a 为现有的阵列基板制造方法中经过第三次掩模工艺的示意图 ；
图 3b 为现有的阵列基板制造方法的第三次掩模工艺中沉积第二绝缘层的 α 区域 截面示意图 ；
图 3c 为现有的阵列基板制造方法的第三次掩模工艺中进行显影后的 α 区域截面 示意图 ；
图 3d 为现有的阵列基板制造方法的第三次掩模工艺中进行蚀刻后的 α 区域截面 示意图 ；
图 3e 为现有的阵列基板制造方法的第三次掩模工艺中进行灰化后的 α 区域截面 示意图 ；
图 3f 为现有的阵列基板制造方法的第三次掩模工艺中沉积像素电极层的 α 区域 截面示意图 ；
图 4 为本发明阵列基板制造方法的第一实施例的流程图 ；
图 5 为本发明阵列基板制造方法的第二实施例的流程图 ；
图 6 为本发明阵列基板制造方法的第二实施例中经过第一次掩模工艺的示意图 ；
图 7 为本发明阵列基板制造方法的第二实施例中经过第二次掩模工艺的示意图 ；
图 8a 为本发明阵列基板制造方法的第二实施例中经过第三次掩模工艺的示意 图；
图 8b 为本发明阵列基板制造方法的第二实施例的第三次掩模工艺中沉积第二绝 缘层的 β 区域截面示意图 ；
图 8c 为本发明阵列基板制造方法的第二实施例的第三次掩模工艺中进行显影后 的 β 区域截面示意图 ；
图 8d 为本发明阵列基板制造方法的第二实施例的第三次掩模工艺中进行蚀刻后 的 β 区域截面示意图 ；
图 8e 为本发明阵列基板制造方法的第二实施例的第三次掩模工艺中进行灰化后 的 β 区域截面示意图 ；
图 8f 为本发明阵列基板制造方法的第二实施例的第三次掩模工艺中沉积像素电 极层的 β 区域截面示意图 ；
图 8g 为本发明阵列基板制造方法的第二实施例的第三次掩模工艺中进行剥离工 艺后的 β 区域截面示意图 ；
图 9a 为本发明阵列基板的第一实施例的平面示意图 ；
图 9b 为图 9a 的 A-A` 截面示意图 ；
图 10a 为本发明阵列基板的第二实施例的平面示意图 ；
图 10b 为图 10a 的 B-B` 截面示意图 ；
图 10c 为图 10a 的 C-C` 截面示意图。
5CN 101847608 A
说2- 公共线 ； 5- 数据线 ； 6- 第二绝缘层 ； 9- 切面图案。明书3- 第一绝缘层 ； 51- 源电极 ； 7- 像素电极 ；4/7 页附图标记说明 1- 栅线 ； 4- 硅岛 ； 52- 漏电极 ； 8- 光刻胶 ；具体实施方式
本发明阵列基板制造方法的第一实施例
图 4 为本发明阵列基板制造方法的第一实施例的流程图。如图 4 所示， 本实施例 的阵列基板制造方法包括 ：
步骤 101， 在玻璃基板上形成包含有栅线和栅电极的第一金属层。
步骤 102， 在经过步骤 101 的所述玻璃基板上形成用于覆盖所述第一金属层和所 述基板的第一绝缘层， 并且在所述第一绝缘层上面依次形成硅岛、 用于形成断裂面的切面 图案以及包含有数据线、 源电极和漏电极的第二金属层， 所述切面图案与所述数据线隔有 设定距离， 并且与所述数据线平行。 步骤 103， 在经过步骤 102 的所述玻璃基板上形成用于覆盖整个所述玻璃基板的 第二绝缘层， 并且通过剥离工艺形成与所述第二金属层的漏电极电连接的像素电极， 所述 像素电极的边缘位于所述切面图案上面。
在本实施例中， 步骤 101 对应第一次掩模工艺， 步骤 102 对应第二次掩模工艺， 步 骤 103 对应第三次掩模工艺。
本实施例通过在第二次掩模工艺中在像素电极区域和数据线之间形成切面图案 的方式， 在第三次掩模工艺中在该切面图案的数据线侧形成断裂面， 从而能够在第三次掩 膜工艺中沉积像素电极层时有效地形成断裂的部分， 克服了现有技术中沉积像素电极层时 不能有效地形成像素电极层断裂的部分的缺陷， 保证了在第三次掩模工艺中剥离工艺的正 常进行， 提高了工艺质量。 另外， 位于像素电极区域和数据线之间的切面图案还可防止像素 电极区域和数据线之间的漏光现象。
进一步地， 在本实施例中， 进行第二次掩模工艺时， 在所述栅线和所述像素电极区 域之间也形成用于形成断裂面的切面图案， 并且所述切面图案与所述栅线隔有设定距离， 并且与所述栅线平行， 并且与所述栅线邻近的像素电极的边缘位于所述切面图案的上方。 此时， 在后续的第三次掩模工艺中， 在该切面图案的栅线侧形成断裂面， 从而能够通过位于 像素电极区域四周的断裂面更有效地保证剥离工艺的正常进行。
进一步地， 在本实施例中， 所述第一次掩模工艺具体为 ： 在玻璃基板上形成包含有 公共线、 栅线和栅电极的第一金属层， 所述切面图案还与所述公共线隔有设定距离， 并且与 所述公共线平行， 并且与所述公共线邻近的像素电极的边缘位于所述切面图案的上方。此 时， 在后续的第三次掩模工艺中， 在该切面图案的公共线侧形成断裂面， 从而能够通过位于 像素电极区域四周的断裂面更有效地保证剥离工艺的正常进行。
进一步地， 在本实施例中， 进行第二次掩模工艺时， 形成一个由黑矩阵材料和金属 材料构成的切面图案， 所述黑矩阵材料位于所述金属材料上面。 此时， 能够防止切面图案反 光而引起的各种缺陷。
进一步地， 在本实施例中， 在形成所述第二金属层的时候， 采用与所述第二金属层 相同的材料同时形成所述切面图案。
本发明阵列基板制造方法的第二实施例
图 5 为本发明阵列基板制造方法的第二实施例的流程图。图 6 为本发明阵列基板 制造方法的第二实施例中经过第一次掩模工艺的示意图。图 7 为本发明阵列基板制造方法 的第二实施例中经过第二次掩模工艺的示意图。图 8a 为本发明阵列基板制造方法的第二 实施例中经过第三次掩模工艺的示意图。图 8b 为本发明阵列基板制造方法的第二实施例 的第三次掩模工艺中沉积第二绝缘层的 β 区域截面示意图。图 8c 为本发明阵列基板制造 方法的第二实施例的第三次掩模工艺中进行显影后的 β 区域截面示意图。图 8d 为本发明 阵列基板制造方法的第二实施例的第三次掩模工艺中进行蚀刻后的 β 区域截面示意图。 图 8e 为本发明阵列基板制造方法的第二实施例的第三次掩模工艺中进行灰化后的 β 区域 截面示意图。图 8f 为本发明阵列基板制造方法的第二实施例的第三次掩模工艺中沉积像 素电极层的 β 区域截面示意图。图 8g 为本发明阵列基板制造方法的第二实施例的第三次 掩模工艺中进行剥离工艺后的 β 区域截面示意图。如图 5 ～图 8g 所示， 本实施例的阵列 基板制造方法包括 ： 步骤 201， 在玻璃基板上沉积第一金属层， 并涂布光刻胶 8。采用一个单调掩模板 对光刻胶 8 进行曝光和显影， 以保留栅线区域和公共线区域上的光刻胶 8。对未被光刻胶 8 覆盖的第一金属层进行蚀刻， 形成栅线 1 和公共线 2。
步骤 202， 在经过步骤 201 的玻璃基板上依次沉积第一绝缘层、 半导体层、 重掺杂 n+ 型半导体层和第二金属层。采用一个双调对光刻胶 8 进行曝光和显影， 仅在数据线 5、 源 电极 51、 漏电极 52、 硅岛和用于形成断裂面的切面图案上面保留光刻胶 8， 并且位于源电极 51 和漏电极 52 之间的薄膜晶体管沟道区域的光刻胶 8 比其他区域的光刻胶 8 更薄。对未 被光刻胶 8 覆盖的第二金属层和半导体层进行蚀刻， 形成数据线 5、 源电极 51、 漏电极 52、 硅岛和切面图案 9。其中在所述像素区域和数据线 5 之间形成的切面图案 9 与像素区域部 分重叠， 在所述像素区域和前端栅线之间形成的切面图案 9 与像素区域部分重叠， 在所述 像素区域和本端栅线之间形成的切面图案 9 与像素区域部分重叠。然后对光刻胶 8 进行灰 化， 以进一步去掉位于薄膜晶体管沟道区域的光刻胶 8， 并对薄膜晶体管沟道区域的第二金 属层进行完全蚀刻， 对薄膜晶体管沟道区域的半导体层进行部分蚀刻， 以形成薄膜晶体管 沟道。
步骤 203， 在经过步骤 202 的玻璃基板上沉积第二绝缘层 6， 并涂布光刻胶 8。 采用 双调掩模板进行曝光和显影， 使得位于过孔区域的光刻胶 8 完全被去掉， 同时使得位于像 素电极区域和数据线之间的以及位于像素电极区域和栅线之间的光刻胶 8 完全被去掉， 并 且使得位于像素电极区域的光刻胶 8 比较薄。对未被光刻胶 8 覆盖的第二绝缘层 6 进行蚀 刻， 形成过孔。同时在像素区域四周的切面图案 9 的外侧形成断裂面。对光刻胶 8 进行灰 化， 进一步露出像素电极区域 ； 沉积像素电极层 ； 剥离残留的光刻胶 8， 形成像素电极 7， 此 时像素电极 7 在过孔区域与漏电极 52 电连接， 并且邻近所述栅线 1 的所述像素电极 7 的边 缘位于所述切面图案 9 上面， 并且邻近所述数据线 5 的所述像素电极 7 的边缘位于所述切 面图案 9 上面， 并且邻近所述公共线 2 的所述像素电极 7 的边缘位于所述切面图案 9 上面。
在本实施例中， 步骤 201 对应第一次掩模工艺， 步骤 202 对应第二次掩模工艺， 步
骤 203 对应第三次掩模工艺。
本实施例通过在第二次掩模工艺中在像素电极区域和数据线之间形成切面图案， 并且在像素电极区域和栅线之间形成切面图案的方式， 在第三次掩模工艺中在该切面图案 的数据线侧和栅线侧形成断裂面， 从而能够在第三次掩膜工艺中沉积像素电极层时有效地 形成断裂的部分， 克服了现有技术中沉积像素电极层时不能有效地形成像素电极层断裂的 部分的缺陷， 保证了在第三次掩模工艺中剥离工艺的正常进行， 提高了工艺质量。另外， 位 于像素电极区域和数据线之间的切面图案还可防止像素电极区域和数据线之间的漏光现 象。
进一步地， 在本实施例中， 进行第二次掩模工艺时， 沉积第二金属层之后， 继续沉 积黑矩阵层。这样能够形成由黑矩阵材料和金属材料构成的切面图案， 所述黑矩阵材料位 于所述金属材料上面。此时， 能够防止切面图案反光而引起的各种缺陷。
进一步地， 在本实施例中， 在形成所述第二金属层的时候， 采用与所述第二金属层 相同的材料同时形成所述切面图案。
进一步地， 在本实施例中， 在第三次掩模工艺中， 对未被所述光刻胶覆盖的所述第 二绝缘层进行蚀刻具体为 ： 对未被所述光刻胶覆盖的所述第二绝缘层进行湿法蚀刻， 这样 可以提高蚀刻的速度。 本发明阵列基板的第一实施例
图 9a 为本发明阵列基板的第一实施例的平面示意图。图 9b 为图 9a 的 A-A` 截面 示意图。如图 9a 和图 9b 所示， 本实施例的阵列基板包括 ：
栅电极以及与所述栅电极电连接的栅线位于玻璃基板上 ；
第一绝缘层 3 位于所述栅电以及所述栅线上面 ；
硅岛 4 位于所述栅电极上方 ；
源电极和漏电极位于所述硅岛上面， 所述源电极和所述漏电极之间设有薄膜晶体 管沟道， 所述源电极与数据线 5 电连接 ；
用于形成断裂面的切面图案与所述数据线 5 平行 ；
第二绝缘层 6 覆盖整个所述玻璃基板 ；
像素电极 7 通过在所述第二绝缘层 6 上开设的过孔与漏电极电连接。
本实施例通过在像素电极区域和数据线之间形成切面图案的方式， 能够在后续的 工艺中在该切面图案的数据线侧形成断裂面， 从而能够在后续的工艺中沉积像素电极层时 有效地形成断裂的部分， 克服了现有技术中沉积像素电极层时不能有效地形成像素电极层 断裂的部分的缺陷， 保证了剥离工艺的正常进行， 提高了工艺质量。另外， 位于像素电极区 域和数据线之间的切面图案还可防止像素电极区域和数据线之间的漏光现象。
进一步地， 在本实施例中， 还可以仅在邻近栅线的区域设置切面图案。 由于其能够 解决技术问题的原理与上述的实施例相同， 因此在这里不再赘述。 此时， 邻近所述栅线的所 述像素电极的边缘位于所述切面图案上方。
进一步地， 在本实施例中， 在所述栅线和所述像素电极区域之间还设有用于形成 断裂面的切面图案。 此时， 能够在该切面图案的栅线侧形成断裂面， 从而能够通过位于像素 电极区域四周的断裂面更有效地保证剥离工艺的正常进行。
进一步地， 在本实施例中， 当所述切面图案与所述数据线平行时， 邻近所述数据线
的所述像素电极的边缘位于所述切面图案上方。
进一步地， 在本实施例中， 所述切面图案由黑矩阵材料和金属材料构成， 所述黑矩 阵材料位于所述金属材料上面。此时， 能够防止切面图案反光而引起的各种缺陷。
进一步地， 在本实施例中， 所述切面图案的材料与所述数据线的材料相同。
本发明阵列基板的第二实施例
图 10a 为本发明阵列基板的第二实施例的平面示意图。图 10b 为图 10a 的 B-B` 截面示意图。图 10c 为图 10a 的 C-C` 截面示意图。如图 10a ～图 10c 所示， 本实施例的阵 列基板包括 ：
栅电极以及与所述栅电极电连接的栅线位于玻璃基板上 ；
第一绝缘层 3 位于所述栅电以及所述栅线上面 ；
硅岛 4 位于所述栅电极上方 ；
源电极和漏电极位于所述硅岛上面， 所述源电极和所述漏电极之间设有薄膜晶体 管沟道， 所述源电极与数据线 5 电连接 ；
用于形成断裂面的切面图案与所述数据线 5 或所述栅线平行 ；
第二绝缘层 6 覆盖整个所述玻璃基板 ；
像素电极 7 通过在所述第二绝缘层 6 上开设的过孔与漏电极电连接。
本实施例通过在像素电极区域和数据线之间以及在像素电极区域和栅线之间形 成切面图案的方式， 能够在后续的工艺中在该切面图案的数据线侧以及栅线侧形成断裂 面， 从而能够在后续的工艺中沉积像素电极层时有效地形成断裂的部分， 克服了现有技术 中沉积像素电极层时不能有效地形成像素电极层断裂的部分的缺陷， 保证了剥离工艺的正 常进行， 提高了工艺质量。 另外， 位于像素电极区域和数据线之间的切面图案还可防止像素 电极区域和数据线之间的漏光现象。
进一步地， 在本实施例中， 邻近所述数据线的所述像素电极的边缘位于所述切面 图案上方， 邻近所述栅线的所述像素电极的边缘位于所述切面图案上方。
进一步地， 在本实施例中， 所述切面图案的材料与所述数据线的材料相同。
进一步地， 在本实施例中， 所述切面图案由黑矩阵材料和金属材料构成， 所述黑矩 阵材料位于所述金属材料上面。此时， 能够防止切面图案反光而引起的各种缺陷。
最后应说明的是 ： 以上实施例仅用以说明本发明的技术方案， 而非对其限制 ； 尽 管参照前述实施例对本发明进行了详细的说明， 本领域的普通技术人员应当理解 ： 其依然 可以对前述各实施例所记载的技术方案进行修改， 或者对其中部分技术特征进行等同替 换； 而这些修改或者替换， 并不使相应技术方案的本质脱离本发明各实施例技术方案的精 神和范围。