具有有效补偿的低压差线性电压源 【技术领域】
本发明涉及低压差线性电压源(LDO)领域，特别是一种具有有效补偿的低压差线性电压源(LDO)。
背景技术
通常LDO的结构如图1所示，A1作为差分输入级，其正端与反馈电压VFB相连，VFB为输出OUT通过电阻RF1和RF2分压所产生的电压，负端连接与温度和电源电压无关的基准电压VREF，同时A1提供一定的增益，以提高LDO输出OUT的线形调整率和负载调整率。BUFFER的输入连接于A1的输出，其输出与功率管MPPASS的栅极相连，其作用在于以减小A1输出级与MPPASS寄生电容形成的极点对系统稳定性的影响；CLOAD是解耦电容，以提高动态特性，同时起到补偿作用，与负载电阻RLOAD一起为LDO提供主极点，并且和ESR(等效串联电阻)提供一个左平面零点以抵消LDO的次极点。RF1和RF2所组成的反馈单元决定了LDO的输出电压VOUT，其关系如下：
VOUT＝(RF1+RF2)*VREF/RF2 (1)
这种结构的LDO具有以下缺点：在较大负载范围内，稳定LDO需要用到大的CLOAD和ESR，这会增大PCB的面积，同时增大成本，同时由于ESR的作用，该结构的动态性能和噪声性能都较差。为改变这些缺点，利用密勒补偿的LDO，能减小CLOAD，并能够不用到ESR，其结构如图2所示，该结构与图1的不同之处在于，在输出OUT和A1输出之间有一电容CC连接，CC就是密勒电容，该结构的环路增益传递函数如下式：
AVOPEN(s)＝βgm1gmppassR1RLOAD(1-CCs/gmppass)/[1+(gmppassR1RLOADCC+RLOADCLOAD)s+R1RLOAD
CCCLOADs2] (2)
上式中gm1，gmppass是A1和MPPASS的跨导，R1是A1输出电阻。β＝RFB2/(RF1+RF2)由(2)式可知LDO的零极点如下所示，
pmain＝-1/(RLOADCLOAD+gmppassR1RLOADCC) (3)
p2＝-gmppass/CLOAD (4)
z＝gm3/CC (5)
由(3)式可知，在RLOAD较小时，pmain由密勒补偿起主要作用，在RLOAD较大时，密勒补偿和RLOADCLOAD共同决定pmain，由于gmppass随RLOAD变大而减小，因而在RLOAD变大时，p2会变小，甚至及近主极点pmain，这样会恶化LDO的稳定性。因而为了使系统在很宽的负载范围内都能稳定，较大的补偿电容CC被采用，通常达到20pF以上；同时由于密勒补偿的作用，一个右平面的零点会出现，该零点对相位裕度无益。
【发明内容】
本发明为解决现有结构的缺陷问题，提供了一种具有有效补偿的低压差线性电压源，可以有效的减小补偿电容以减小芯片面积，而且可以提高LDO的稳定性。
本发明的技术方案如下：
具有有效补偿的低压差线性电压源，其特征在于：
包括依次连接的差分输入级A1、电压缓冲器BUFFER和功率器件MPPASS，差分输入级A1的正端连接反馈电压VFB，负端联接与温度、电源电压无关的基准电压VREF，解耦电容CLOAD与负载电阻RLOAD作为LDO的负载，电阻RF1和RF2所构成的反馈单元决定输出电压OUT的值；
还设置有一个差分输入级A2，其正端联接反馈电压VFB，负端联接基准电压VREF，其输出通过补偿电容CC与差分输入级A1的输出相连。
所述差分输入级A2的补偿原理为：
A2作为具有一定增益的差分放大器，其具有将补偿电容CC的补偿作用放大的特性。具体过程为，LDO输出通过RF1和RF2组成的反馈单元连接到A2正输入端，在A2输出端其小信号电压被放大了βgm2R2倍，即CC两极板间的小信号电压差，相对于传统结构增加了βgm2R2倍，同样流过CC的小信号电流也增加βgm2R2倍，也就是本结构的补偿电容CC选为传统补偿电容CC的1/βgm2R2同样能够得到和图2补偿一样的效果。
所述低压差线形电压源的环路增益传递函数为：
AVOPEN(s)＝βgm1gmppassR1RLOAD(1+R3CCs)/[1+(βgm2gmppassR1RLOADR2CC+RLOADCLOAD)s+R1RLOADCCCLOADs2] (6)
上式中gm1，gm2，gmppass是A1、A2和MPPASS的跨导，R1、R2是A1、A2输出电阻，由(6)式可得到LDO的零极点如下：
pmain＝-1/(RLOADCLOAD+βgm2gmppassR1RLOADR2CC) (7)
p2＝-(βgm2gmppassR2)/CLOAD (8)
z＝-1/R3CC (9)
对比(3)和(7)式可知主极点pmain，在负载电阻RLOAD较小时可分别表示为
pmain＝-1/gmppassR1RLOADCC (10)
pmain＝-1/βgm2gmppassR1RLOADR2CC (11)
(11)式明显比(10)式向低频推进了βgm2R2倍；对于在负载电阻较大时，同样有(7)式所示主极点小于(3)式所示主极点。而对于次极点p2，(8)式所示极点比(4)式所示极点向高频推进了βgm2R2倍，因而主次极点可以得到有效分离；同时由于引入了左平面零点，对于稳定性有进一步的提高。
所述差分输入级A1由PMOS管MPB1、MP1、MP2、MPB2、MPB3和NMOS管MNC1、MNC2、MN1、MN2组成，具体连接为：MPB1的源端和衬底与电源电压VDD相连，栅极与偏置电压BP相连，漏端与MP1、MP2的源端和衬底相连；MP1栅极与反馈电压VFB相连，漏端与MN1的漏端、MNC1的源端连接；MP2的栅极与基准电压VREF相连，漏端与MN2的漏端、MNC2地源端连接；MN1、MN2的源端和衬底连接地，MN1、MN2的栅极与偏置电压BN连接；MNC1和MNC2的衬底连接到地，MNC1和MNC2的栅极连接到偏置电压BNC；MPB2和MPB3的源端和衬底连到VDD，MPB2和MPB3栅极与MNC1的漏端，MPB2的漏端相连；MPB3的漏端与MNC2的漏端相连；
BUFFER由PMOS管MPB4和MPBUF构成，其中MPB4的源端和衬底与VDD相连，栅极与MPB2的栅极相连，漏端与MPBUF的源端和衬底相连；MPBUF的栅极和MNC2的漏端相连，漏端连接到地；
电阻RF1和RF2组成反馈单元以决定输出电压；其中RF1的一端连接到OUT，另一端连接到反馈电压VFB，RF2的一端连接到地，另一端连接到反馈电压VFB；
电容CL和电阻RL为负载；
PMOS管MPB5、MP3、MP4和NMOS管MN3、MN4、MN5构成了差分输入级A2，其具体连接为：MPB5源端和衬底连接到VDD栅极与BP1相连，而漏端与MP3和MP4的源端和衬底相连；MP3的栅极与VFB相连，漏端与MN3的漏端相连；MP4的栅极连接到VREF，漏端与MN4的漏端相连；MN3和MN4的源端和衬底与地相连，栅极都连接于MN3的漏端；MN5的漏端和栅极与MN4的漏端相连，源端和衬底与地相连；
补偿电容CC的一端连接到OUT，另一端和MN4的漏端相连。
本发明的优点如下：
本发明的主极点明显减小，并且在负载电阻较小的情况下是传统的结构的1/βgm2R2，而次极点也增加了βgm2R2倍，因而主极点和次极点得到更有效的分离，LDO的稳定性得到增强，同时由于左平面零点的出现，将更有利于相位裕度的提升。
【附图说明】
图1为传统的LDO的结构示意图
图2为传统LDO改进后的结构示意图
图3为本发明的结构示意图
图4为本发明的具体实施方式结构示意图
【具体实施方式】
如图2所示，具有有效补偿的低压差线性电压源，包括依次连接的差分输入级A1、电压缓冲器BUFFER和功率器件MPPASS，差分输入级A1的正端连接反馈电压VFB，负端联接与温度、电源电压无关的基准电压VREF，解耦电容CLOAD与负载电阻RLOAD作为LDO的负载，电阻RF1和RF2所构成的反馈单元决定输出电压OUT的值；
还设置有一个差分输入级A2，其正端联接反馈电压VFB，负端联接基准电压VREF，其输出通过补偿电容CC与差分输入级A1的输出相连。
所述差分输入级A2的补偿原理为：
A2作为具有一定增益的差分放大器，其具有将补偿电容CC的补偿作用放大的特性。具体过程为，LDO输出通过RF1和RF2组成的反馈单元连接到A2正输入端，在A2输出端其小信号电压被放大了βgm2R2倍，即CC两极板间的小信号电压差，相对于图2所示结构增加了βgm2R2倍，同样流过CC的小信号电流也增加βgm2R2倍，也就是对于图3中的补偿电容选为图2中CC的1/βgm2R2能够得到和图2补偿一样的效果。
所述低压差线形电压源的环路增益传递函数为：
AVOPEN(s)＝βgm1gmppassR1RLOAD(1+R3CCs)/[1+(βgm2gmppassR1RLOADR2CC+RLOADCLOAD)s+R1RLOADCCCLOADs2] (6)
上式中gm1，gm2，gmppass是A1、A2和MPPASS的跨导，R1、R2是A1、A2输出电阻，由(6)式可得到LDO的零极点如下：
pmain＝-1/(RLOADCLOAD+βgm2gmppassR1RLOADR2CC) (7)
p2＝-(βgm2gmppassR2)/CLOAD (8)
z＝-1/R3CC (9)
对比(3)和(7)式可知主极点pmain，在负载电阻RLOAD较小时可分别表示为
pmain＝-1/gmppassR1RLOADCC (10)
pmain＝-1/βgm2gmppassR1RLOADR2CC (11)
(11)式明显比(10)式向低频推进了βgm2R2倍；对于在负载电阻较大时，同样有(7)式所示主极点小于(3)式所示主极点。而对于次极点p2，(8)式所示极点比(4)式所示极点向高频推进了βgm2R2倍，因而图3所示结构的主次极点得到有效分离；同时由于引入了左平面零点，对于稳定性有进一步的提高。
图4为图3结构的一种具体实现方式，VDD为电源电压，而BP，BP1，BN，BNC为电路提供偏置，VREF为与温度和电源电压无关的基准电压，而OUT为LDO的输出。
所述差分输入级A1由PMOS管MPB1、MP1、MP2、MPB2、MPB3和NMOS管MNC1、MNC2、MN1、MN2组成，具体连接为：MPB1的源端和衬底与VDD相连，栅极与BP相连，漏端与MP1、MP2的源端和衬底相连；MP1栅极与VFB相连，漏端与MN1的漏端、MNC1的源端连接；MP2的栅极与VREF相连，漏端与MN2的漏端、MNC2的源端连接；MN1、MN2的源端和衬底连接地，MN1、MN2的栅极与BN连接；MNC1和MNC2的衬底连接到地，MNC1和MNC2栅极连接到BNC；MPB2和MPB3的源端和衬底连到VDD，MPB2和MPB3的栅极与MNC1的漏端，MPB2的漏端相连；MPB3的漏端与MNC2的漏端相连；
BUFFER由PMOS管MPB4和MPBUF构成，其中MPB4的源端和衬底与VDD相连，栅极与MPB2的栅极相连，漏端与MPBUF的源端和衬底相连；MPBUF的栅极和MNC2的漏端相连，漏端连接到地；
电阻RF1和RF2组成反馈单元以决定输出电压；其中RF1的一端连接到OUT，另一端连接到VFB，RF2的一端连接到地，另一端连接到VFB；
电容CL和电阻RL为负载；
PMOS管MPB5、MP3、MP4和NMOS管MN3、MN4、MN5构成了差分输入级A2，其具体连接为：MPB5源端和衬底连接到VDD栅极与BP1相连，而漏端与MP3和MP4的源端和衬底相连；MP3的栅极与VFB相连，漏端与MN3的漏端相连；MP4的栅极连接到VREF，漏端与MN4的漏端相连；MN3和MN4的源端和衬底与地相连，栅极都连接于MN3的漏端；MN5的漏端和栅极与MN4的漏端相连，源端和衬底与地相连；
补偿电容CC的一端连接到OUT，另一端和MN4的漏端相连。