光掩膜、制造图形的方法以及制造半导体器件的方法.pdf

一种光掩膜，包括：透明衬底；第一掩膜图形，设置在透明衬底的第一区域上；第二掩膜图形，设置在透明衬底的与第一区域不同的第二区域上；以及透明膜，设置在第一掩膜图形上，具有使第一掩膜图形的焦点位置深于第二掩膜图形的焦点位置的光学厚度。

1.  一种光掩膜，包括：
透明衬底；
第一掩膜图形，设置在透明衬底的第一区域上；
第二掩膜图形，设置在透明衬底的与第一区域不同的第二区域上；以及
透明膜，设置在第一掩膜图形上，具有使第一掩膜图形的焦点位置深于第二掩膜图形的焦点位置的光学厚度。

2.  根据权利要求1的光掩膜，其中由透明膜的实际膜厚和折射率的乘积确定的光学厚度，与在作业膜的表面上由图形密度的差异产生的系统台阶对应，所述图形位于作业膜下面的层中转移第一和第二掩膜图形的区域上。

3.  根据权利要求2的光掩膜，其中光学厚度与系统台阶之差的绝对值小于或等于投影光学系统的有效焦深。

4.  根据权利要求2的光掩膜，其中透明膜是组合膜。

5.  根据权利要求4的光掩膜，其中组合膜的每个透明膜的光学厚度的总和与系统台阶之差的绝对值小于或等于投影光学系统的有效焦深。

6.  根据权利要求1的光掩膜，其中透明膜包括抗蚀膜。

7.  根据权利要求2的光掩膜，还包括：
第三掩膜图形，设置在透明衬底的另一区域上；以及
另一透明膜，其光学厚度与在作业膜的表面上由图形密度产生的另一系统台阶对应，所述图形位于作业膜下面的层中转移第三掩膜图形的另一区域上。

8.  一种制造图形的方法，包括：
在作业膜上涂覆光刻胶膜，所述作业膜覆盖了在衬底上提供的孤立图形和密集图形；
通过光掩膜曝光光刻胶膜，所述光掩膜具有第一和第二掩膜图形以及在第一掩膜图形上提供的透明膜，所述透明膜具有使第一掩膜图形的焦点位置深于第二掩膜图形的焦点位置的光学厚度；以及
通过分别把第一和第二掩膜图形转移到光刻胶膜的与孤立图形和密集图形对应的区域上，形成第一和第二光刻胶图形。

9.  根据权利要求8的方法，其中在涂覆光刻胶膜之前抛光作业膜的表面。

10.  根据权利要求8的方法，其中由透明膜的实际膜厚和折射率的乘积确定的光学厚度，与在作业膜的表面上由孤立图形和密集图形之间的图形密度的差异产生的系统台阶对应。

11.  根据权利要求10的方法，其中光学厚度与系统台阶之差的绝对值小于或等于投影光学系统的有效焦深。

12.  根据权利要求10的方法，其中密集图形包括图形密度不同的第一和第二密集图形，把光掩膜的第二掩膜图形转移到光刻胶膜的与第一和第二密集图形中图形密度较高的一个对应的区域上，并且光掩膜还具有第三掩膜图形和另一透明膜，所述第三掩膜图形被转移到光刻胶膜的与第一和第二密集图形中图形密度较低的另一个对应的区域上，所述另一透明膜的光学厚度，与在作业膜的表面上进一步由第一密集图形和第二密集图形之间的图形密度的差异产生的另一系统台阶对应，所述另一透明膜被设置在第三掩膜图形上。

13.  根据权利要求12的方法，其中在第一和第三掩膜图形上提供另一透明膜。

14.  一种制造半导体器件的方法，包括：
在半导体衬底上淀积作业膜，在作业膜的表面上，由在半导体衬底上形成的孤立图形和密集图形之间的图形密度的差异，产生了系统台阶；
在作业膜上涂覆光刻胶膜；
通过光掩膜曝光光刻胶膜，所述光掩膜具有第一和第二掩膜图形以及在第一掩膜图形上提供的透明膜，所述透明膜具有使第一掩膜图形的焦点位置深于第二掩膜图形的焦点位置的光学厚度；
通过分别把第一和第二掩膜图形转移到光刻胶膜的与孤立图形和密集图形对应的区域上，形成第一和第二光刻胶图形；以及
把第一和第二光刻胶图形作为掩膜，处理作业膜。

15.  根据权利要求14的方法，还包括在涂覆光刻胶膜之前抛光作业膜。

16.  根据权利要求14的方法，其中由透明膜的实际膜厚和折射率的乘积确定的光学厚度，与在作业膜的表面上产生的系统台阶对应。

17.  根据权利要求16的方法，其中所述光学厚度与系统台阶之差的绝对值小于或等于投影光学系统的有效焦深。

18.  根据权利要求16的方法，其中密集图形包括图形密度不同的第一和第二密集图形，把光掩膜的第二掩膜图形转移到光刻胶膜的与第一和第二密集图形中图形密度较高的一个对应区域上，以及光掩膜还具有第三掩膜图形和另一透明膜，所述第三掩膜图形被转移到光刻胶膜的与第一和第二密集图形中图形密度较低的另一个对应区域上，所述另一透明膜的光学厚度，与在作业膜的表面上进一步由第一密集图形和第二密集图形之间的图形密度的差异产生的另一系统台阶对应，所述另一透明膜被设置在第三掩膜图形上。

19.  根据权利要求18的方法，其中在所述第一和第三掩膜图形上提供另一透明膜。

20.  根据权利要求14的方法，其中分别在半导体衬底上结合的逻辑图形区域和存储图形区域中形成孤立图形和密集图形。

光掩膜、制造图形的方法以及制造半导体器件的方法
相关申请的交叉引用
本申请基于并要求2003年8月7日提交的在先日本专利申请P2003-289008的优先权，在此引入其整个内容作为参考。
技术领域
本发明涉及光刻技术，尤其涉及光掩膜、使用光掩膜制造图形的方法以及制造半导体器件的方法。
背景技术
当形成半导体器件的电路图形时，在半导体衬底上的作业膜(workingfilm)上涂覆如光刻胶的光敏材料，然后利用缩小投影光刻机曝光光敏材料，并显影。当使用具有折射光学系统的光刻机时，从光源发出的光穿过照明光学系统和投影光学系统，把位于两个光学系统之间的光掩膜的电路图形缩小并投影到光刻胶膜。在作业膜上形成光刻胶图形，其具有通过显影转移到其上的电路图形。把光刻胶图形作为掩膜，通过使用例如反应离子蚀刻(RIE)处理作业膜。结果，在作业膜上形成了电路图形。
通常，光刻机的光学系统的分辨率与光源的波长成比例。因此，根据半导体器件的精细尺寸的需求，已经缩短了光源的波长。此外，光学系统的焦深也与光源的波长成比例。当光源的波长被缩短时，焦深变浅。实际上，因为各种因素对聚焦的不利影响，有效焦深被进一步减小(参见International Electronic Device Meeting IEDM Technical Digest，Inoue等人，1999，pp809-812)。
根据需要，通过使用如化学机械抛光(CMP)技术，平面化用于半导体器件的在半导体衬底上的作业膜或位于作业膜下面的下层膜，从而可以正确地调整用于曝光的焦点位置。然而，通常很难减小在布线层上淀积的层间介质膜的表面上产生的系统台阶(systematic step)，其位于密集布线区域和稀疏布线或孤立布线区域之间的边界处。对于CMP技术，很难调整在密集和稀疏布线区域上的层间介质膜的两个表面上的聚焦位置，在密集和稀疏布线区域之间产生有系统台阶。因此，出现了这样的问题：在层间介质膜的一个表面中产生了散焦，并不能形成正确的光刻胶图形。为了解决关于系统台阶的这一问题，已经提出在稀疏布线区域设置伪图形的方法(参见日本专利公开10-223634和日本专利公开07-74175)。
然而，在某些情况下，在稀疏布线区域中不容易设置合适的伪图形。因此，在层间介质膜的表面上很难实现足够的平面化以用于聚焦。此外，由于根据半导体集成电路图形的小型化使光源波长的缩短，焦深变浅。因此，即使通过在稀疏布线区域中设置伪图形施加CMP工艺，也不能完全抑制系统台阶的产生。因此，很难在层间介质膜的表面上实现足够的平面化以获得合适的焦深。这样，因为对于系统台阶，光刻机的焦深不足，极大地降低了形成图形的性能和半导体器件的生产率，由于产生了如下缺陷：转移具有希望尺寸的图形的失败，如布线短路或断路故障的电路图形的尺寸逼真度(dimensional fidelity)的变坏，以及抗蚀剂图形的塌陷或散开。
发明内容
根据本发明的第一方面的光掩膜包括：透明衬底；第一掩膜图形，设置在透明衬底的第一区域上；第二掩膜图形，设置在透明衬底的与第一区域不同的第二区域上；以及透明膜，设置在第一掩膜图形上，具有使第一掩膜图形的焦点位置深于第二掩膜图形的焦点位置的光学厚度。
根据本发明的第二方面的制造图形的方法包括：在作业膜上涂覆光刻胶膜，所述作业膜覆盖了在衬底上提供的孤立图形和密集图形；通过光掩膜曝光光刻胶膜，所述光掩膜具有第一和第二掩膜图形以及在第一掩膜图形上提供的透明膜，所述透明膜具有使第一掩膜图形的焦点位置深于第二掩膜图形的焦点位置的光学厚度；以及通过分别把第一和第二掩膜图形转移到光刻胶膜的与孤立图形和密集图形对应的区域上，形成第一和第二光刻胶图形。
根据本发明的第三方面的制造半导体器件地方法，包括：在半导体衬底上淀积作业膜，在作业膜的表面上，由在半导体衬底上形成的孤立图形和密集图形之间的图形密度的差异，产生了系统台阶；在作业膜上涂覆光刻胶膜；通过光掩膜曝光光刻胶膜，所述光掩膜具有第一和第二掩膜图形以及在第一掩膜图形上提供的透明膜，所述透明膜具有使第一掩膜图形的焦点位置深于第二掩膜图形的焦点位置的光学厚度；通过分别把第一和第二掩膜图形转移到光刻胶膜的与孤立图形和密集图形对应的区域上，形成第一和第二光刻胶图形；以及把第一和第二光刻胶图形作为掩膜，处理作业膜。
附图说明
图1是根据本发明的实施例的光掩膜的截面图；
图2是用于说明本发明的实施例的光刻机的方块图；
图3到9是用于说明根据本发明的实施例的光掩膜的制造工艺的实例的截面图；
图10是根据本发明的实施例的光掩膜的一个实例的平面图；
图11是沿图10中线XI-XI的光掩膜的截面图；
图12到14是用于说明根据本发明的实施例的光掩膜的制造工艺的另一实例的截面图；
图15到16是说明根据本发明的实施例制造光掩膜的另一方法的截面图；
图17到21是说明根据本发明的实施例制造图形的方法的截面图；
图22示出了在其中结合有逻辑图形区域和存储图形区域的图形区域的布图的实例，用于说明根据本发明的实施例；
图23到28是说明根据本发明的实施例制造半导体器件的方法的截面图；
图29是根据本发明的另一实施例的半导体器件的截面图；
图30是根据本发明的另一实施例的光掩膜的截面图。
具体实施方式
下面将参考附图说明本发明的实施例。注意，在整个附图中，相同或类似的附图标记表示相同或类似的部分和单元，并将省略或简化对相同或类似的部分和单元的说明。
如图1所示，根据本发明的实施例的光掩膜52包括透明衬底70、第一掩膜图形84、第二掩膜图形86和透明膜88。在透明衬底70上设置第一和第二掩膜图形84、86，且实际膜厚为t的透明膜88位于包括其中设置有掩膜图形84的图形区域中。对于第一掩膜图形84，在图1的截面图中示出了第一掩膜部分84a、84b，以及对于第二掩膜图形86，在图1的截面图中示出了第二掩膜部分86a到86g。此外，在图1左侧示出的光掩膜52的末端部分，在位于透明衬底70表面的掩膜材料膜72上设置不透明膜73。使用镜面抛光后的石英玻璃等作为透明衬底70。第一掩膜部分84a、84b，第二掩膜部分86a到86g和掩膜材料膜72，是例如由硅化钼(MoSi₂)构成的半色调相移膜。用于半色调相移膜的MoSi₂膜具有例如对曝光光线6％的透过率，并具有这样的厚度以相对于曝光光线产生180度的光学相位差。使用如铬(Cr)的金属膜作为不透明膜73。透明膜88可以是包括氧化硅(SiO₂)的旋涂式玻璃(SOG)。
如图2所示，用于本发明的实施例的曝光系统是步进扫描型准分子激光缩小投影光刻机，具有1/4的缩小比。注意，为了便于说明，光刻机的缩小比被设置为1/4。然而，也可以是任意的缩小比。此外，也可以使用步进重复投影光刻机(步进投影曝光机)等作为曝光系统。光源30是波长为248nm的氟化氪(KrF)准分子激光器。通过包括蝇眼透镜31、孔径光阑32、反射镜33、聚焦透镜34等的照明光学系统35，从光源30发出的曝光光线入射到光掩膜52。在投影光学系统36中，投影光掩膜52的第一和第二掩膜图形84、86以形成在半导体衬底50上的图像。光掩膜52和半导体衬底50分别被安放在掩膜台38和衬底台39上。沿光轴方向安放掩膜台38和衬底台39，以使光掩膜52的第一和第二掩膜图形84和86聚焦于半导体衬底50的表面。主控制系统40基于预设数据控制从光源30发出的光强度，并分别通过掩膜台驱动系统41和衬底台驱动系统42驱动掩膜台38和衬底台39。然后，主控制系统40以合适的角度在与光轴相交的平面内进行定位以完成曝光。
光刻机的投影光学系统36的焦深DOF由Rayleigh公式表示如下：
DOF＝k₂×λ/(NA)²           (1)
其中，k₂是工艺依赖因子，NA是投影光学系统36的投影透镜的数值孔径。由公式(1)计算的焦深DOF为约250nm。为了没有任何缺陷地形成光掩膜52的图形，要求焦平面变化和所投影的半导体衬底50的表面不均匀度的总和小于焦深DOF。例如，焦平面变化会受到如下因素的影响：由透镜象差或光掩膜52的平整度引起的图像域的弯曲，焦点位置的再现性或聚焦控制的稳定性。半导体衬底50表面不均匀度会受到如下因素的影响：由下层电路图形和半导体衬底50的平整度引起的上层的系统台阶。这里，“系统台阶”被定义为在形成于图形上的膜的表面上产生的厚度差异，依赖于图形密度的差异。此外，“有效焦深D”被定义为分配到系统台阶上的焦深DOF的部分。有效焦深D为由公式(1)计算的焦深DOF的约10到15％。
在半导体衬底50中，例如，在其上结合有如随机逻辑电路的孤立图形区域，以及如动态随机存储器(DRAM)电路和静态随机存储器(SRAM)电路的密集图形区域。由于图形密度，在如绝缘膜的作业膜上产生了系统台阶，其中在包括孤立图形区域和密集图形区域的表面上淀积作业膜。当系统台阶大于有效焦深D时，通过CMP方法平面化作业膜。然而，通过CMP很难把系统台阶平面化到有效焦深D之下。因此，通过使用没有透明膜的常规光掩膜，例如，当使第二掩膜图形86聚焦在密集图形区域上的作业膜的表面上时，第一掩膜图形84的焦点位置从孤立图形区域上的作业膜的表面的偏离大于有效焦深D。这样，对掩膜图形不能进行正确的处理。
在本发明的实施例中，在被转移到孤立图形区域上的第一掩膜图形区域84上提供透明膜88。因为透明膜88的折射率大于空气的折射率(约为1)，透明膜88的光学厚度大于物理厚度。因此，在透明膜88中传输的曝光光线的光学路径长度大于透明膜88的光学厚度。当透明膜88的光学路径长度与系统台阶对应时，第一掩膜图形可以被聚焦在孤立图形区域的作业膜的表面上。
透明膜88的最佳膜厚t可表示为：
t＝S/n                  (2)
其中S为系统台阶的值，n为透明膜88与曝光光线的波长对应的折射率。此外，透明膜88的光学厚度T可表示为：
T＝n×t                 (3)
因此，当透明膜88的光学厚度T与系统台阶S对应时，要被投影的第一和第二掩膜图形84、86的焦点位于作业膜的各自表面上。因此，可以正确地转移掩膜图形。当使用具有光学厚度T的透明膜88时，也可以正确地把第一掩膜图形84转移到孤立图形区域上的作业膜的表面上，利用透明膜88，可以在距作业膜的表面有效焦深D的范围内，提供要被投影的第一掩膜图形84的焦点位置，由于系统台阶S，它会更低。更具体地说，透明膜88的光学厚度T和系统台阶S之差可以处于有效焦深D的范围内，如下式所示：
T-S    D                (4)
在本发明的实施例中，与波长为248nm的KrF准分子激光对应，SOG透明膜88的折射率n为1.52。例如，当有效焦深D为约30nm且系统台阶S为约70nm时，透明膜88的光学厚度T可以为约40到100nm。因此，可以形成实际厚度为约30到65nm的透明膜88。
根据本发明的实施例，通过使用包括掩膜图形区域的光掩膜52，掩膜图形被转移到半导体衬底50上的作业膜上，由于图形密度的差异在半导体衬底上产生了系统台阶S。掩膜图形区域还包括透明膜，从而使要被投影的掩膜图形的焦点位于作业膜的表面的有效焦深D内。因此，可以正确地把掩膜图形转移到在其上产生有系统台阶S的作业膜上。从而，可以高性能地形成图形，并实现半导体器件的高生产率。
下面将参考图3到11说明根据本发明的实施例制造光掩膜52的方法。
(a)如图3所示，例如，通过溅射方法在透明衬底70上依次淀积厚度分别为100nm的掩膜材料膜72和不透明膜73。
(b)用电子束(EB)抗蚀剂涂覆不透明膜73的表面。然后，如图4所示，使用EB蚀刻系统，形成具有第一EB抗蚀剂掩膜74a、74b的第一EB抗蚀剂图形74和具有第二EB抗蚀剂掩膜76a到76g的第二EB抗蚀剂图形76。在图4的左侧在透明衬底70的末端部分的不透明膜73上形成EB抗蚀膜77。
(c)把第一和第二抗蚀剂图形74、76和EB抗蚀膜77作为掩膜，通过如RIE的干蚀刻有选择地除去不透明膜73和部分掩膜材料膜72。然后，如图4所示，除去第一和第二EB抗蚀剂图形74、76和EB抗蚀膜77，形成了包括第一不透明部分78a、78b和第一掩膜部分84a、84b的第一叠层图形79，以及包括第二不透明部分80a到80g和第二掩膜部分86a到86g的第二叠层图形81。在透明衬底70的末端部分上保留不透明膜73和掩膜材料膜72。
(d)使用EB抗蚀剂类似地涂覆在其上形成有第一和第二叠层图形79、81的透明衬底70的表面。如图6所示，通过使用EB蚀刻系统，形成EB抗蚀膜82以暴露第一和第二不透明部分78a、78b和80a到80g。用EB抗蚀膜82覆盖在透明衬底70的末端部分的不透明膜73，除了下面将要说明的对准标记区域。
(e)把EB抗蚀膜82作为掩膜，例如通过干蚀刻方法除去第一和第二不透明部分78a、78b和80a到80g。然后，除去EB抗蚀膜82，如图7所示，形成具有第一掩膜部分84a、84b的第一掩膜图形84，以及具有第二掩膜部分86a到86g的第二掩膜图形86。在缺陷检查或缺陷校正后，对第一和第二掩膜图形84、86进行清洁工艺。此外，在透明衬底70的末端部分的部分不透明膜73的一部分上形成对准标记。
(f)如图8所示，用如SOG膜的透明膜88涂覆在其上形成有第一和第二掩膜图形84、86的透明衬底70的表面。接着，用EB抗蚀剂旋转涂覆透明膜88的表面。然后，通过使用EB蚀刻系统，形成在第二掩膜图形86和位于透明衬底70的末端部分的不透明膜73上具有开口的EB抗蚀膜90。
(g)然后，如图9所示，把EB抗蚀膜90作为掩膜，通过主要使用氢氟酸(HF)水溶液的湿蚀刻，有选择地除去在第二掩膜图形86和位于透明衬底70的末端部分的不透明膜73上的透明膜88。除去EB抗蚀膜90后，形成了光掩膜52，具有在包括第一掩膜图形84的区域上形成的透明膜88。
(h)根据需要，对在其上形成有透明膜88的光掩膜52进行尘粒检测等。然后，如图10和11所示，在薄膜框架96中提供对曝光光线透明的薄膜94，以覆盖包括第一和第二掩膜图形84、86的掩膜图形区域91，薄膜框架被设置在位于透明衬底70的末端部分的不透明膜73上。此外，在位于透明衬底70的末端部分的不透明膜73上形成多个对准标记92。
根据本发明的实施例，可以正确地把掩膜图形转移到在其上具有系统台阶的作业膜上。因此，可以制造光掩膜52，从而，可以高性能地形成图形，并实现半导体器件的高生产率。
在本发明的实施例中，使用EB蚀刻系统形成掩膜图形。然而，也可以是使用紫外(UV)光或激光的光刻系统、X射线蚀刻系统等。此外，已经说明了把石英玻璃作为透明衬底70。然而，透明衬底70并不限于石英玻璃，也可以是如光学玻璃和蓝宝石的透明材料，其对曝光光线具有足够的透过率。此外，把半色调相移MoSi₂膜作为掩膜材料膜72。然而，也可以把如金属、合金、金属氧化物、有机材料等的对曝光光线具有遮光特性的不透明膜作为掩膜材料膜72。此外，对于透明膜88，可以是对曝光光线透明的材料，并具有大于空气的折射率。例如，各种类型的有机二氧化硅膜、包括各种类型的用于蚀刻的抗蚀剂的有机聚合物膜、或如SiO₂和氮化硅(Si₃N₄)的化学气相淀积(CVD)膜，可以被用作透明膜88。
根据本实施例的光掩膜的制造方法不限于上述方法。例如，对于光掩膜的另一制造方法，在完成上述工艺(a)到(f)后，如图12所示，形成第一和第二掩膜图形84和86。作为图8的如SOG膜等的透明膜88的替代物，如图13所示，旋转涂覆EB抗蚀膜的透明膜88a。然后，通过使用EB蚀刻系统，如图14所示，形成光掩膜52a，具有在包括第一掩膜图形84的区域上形成的透明膜88a。与波长为248nm的曝光光线对应，EB抗蚀膜具有1.48的折射率，并具有约0.005的消光系数，用作透明膜88a，此消光系数已足够小。
例如，当有效焦深D为约50nm且系统台阶S的值为约100nm时，透明膜88a的光学厚度T为约50到150nm。因此，可以形成厚度t为约35到100nm的透明膜88a。
在光掩膜52a的该制造方法中，省略了透明膜88的涂覆工艺和通过蚀刻的透明膜88的蚀刻工艺。这样，可以简化制造工艺，只对EB抗蚀膜的透明膜88a进行曝光和显影，并降低了制造成本。
此外，对于光掩膜的另一制造方法，在完成上述工艺(a)到(e)后，与工艺(f)类似，如图12所示，用第一透明SOG膜88b涂覆具有第一和第二掩膜图形84、86的透明衬底70的表面。接着，在第一透明膜88b的表面上旋转涂覆EB抗蚀膜，并通过使用EB蚀刻系统，形成在第二掩膜图形86上具有开口的EB抗蚀膜的第二透明膜88c。然后，如图16所示，把第二透明膜88c作为掩膜，通过使用HF水溶液的湿蚀刻，有选择地除去在第二掩膜图形86上的透明膜88b。这样，在包括第一掩膜图形84的区域上形成了在其上形成有第一和第二透明膜88b、88c的光掩膜52b。在光掩膜52b中，通过第一和第二透明膜88b、88c的总和计算光学厚度T。
通过根据本发明的实施例的其它制造方法，可以把掩膜图形转移到在其上具有系统台阶的作业膜上。这样，可以高性能地形成图形，并实现半导体器件的高生产率。
下面将参考图17到21说明根据本发明的实施例的制造图形的方法。为了说明，使用了图1和图2所示的光掩膜52和光刻机。光掩膜52的透明膜88的实际膜厚为约30nm，光学厚度T为约50nm。
(a)通过溅射等淀积例如硅化钴(CoSi₂)、硅化镍(NiSi₂)、或难熔金属。使用蚀刻技术，如图17所示，在半导体衬底50的表面上形成具有第一布线54a到54c的孤立图形54和具有第二布线56a到56h的密集图形56。这里，孤立图形54具有低图形密度，如逻辑电路的栅极或栅极布线。密集图形56具有高图形密度，如DRAM电路或SRAM电路的驱动晶体管、字线或位线等。
(b)对于在半导体衬底50上形成的覆盖孤立图形54和密集图形56的作业膜，通过CVD方法等淀积如硼磷硅玻璃(BPSG)的绝缘膜58。在孤立图形54的区域上，绝缘膜58的淀积厚度为600nm。然而，由于密集图形56的高图形密度，在密集图形56的区域上，绝缘膜58的淀积厚度大于在孤立图形54的区域上的厚度。因此，在孤立图形54和密集图形56的区域之间产生了100nm或更大的系统台阶St。
(c)为了平面化在密集图形56上淀积的由高图形密度引起的厚绝缘膜58，通过CMP，从绝缘膜58的表面抛光绝缘膜58约200nm的厚度深。在CMP处理期间，对在孤立图形54的区域上的薄绝缘膜58的抛光远慢于在密集图形56的区域上的抛光。结果，如图19所示，绝缘膜58a被平面化，并减小了在孤立图形54和密集图形56的区域之间的最终的系统台阶S。例如，平面化后系统台阶S的值为50nm。
(d)如图20所示，当处理绝缘膜58a时，在绝缘膜58a上旋转涂覆作为掩膜的光刻胶膜62。
(e)把用光刻胶膜62涂覆的半导体衬底50和光掩膜52分别安放在光刻机的衬底台39和掩膜台38上。然后，通过使用图10的光掩膜52的对准标记92，通过掩膜台驱动系统41和衬底台驱动系统42确定初始位置。然后，通过在密集图形区域56上的光刻胶膜62的表面上聚焦，把光掩膜52的第二掩膜图形86投影到其上。在第一掩膜图形84上的透明膜88具有约50nm的光学厚度T。因此，通过在孤立图形区域54的光刻胶膜62的表面上聚焦，投影第一掩膜图形84。在完成曝光后，显影光刻胶膜62。因此，如图21所示，转移了第一光刻胶图形64和第二光刻胶图形66。在绝缘膜84上，分别地，第一光刻胶图形64包括第一光刻胶掩膜64a、64b，第二光刻胶图形66包括第二光刻胶掩膜66a到66g。
例如，当使用没有透明膜88的光掩膜时，所转移的抗蚀剂图形的缺陷密度为10/cm²。另一方面，通过使用根据此实施例的光掩膜52，没有发现任何所转移的抗蚀剂图形的缺陷。在本发明的实施例中，如上所述，把绝缘膜58a作为作业膜。然而，在绝缘膜58a上淀积的如铜(Cu)或铝(Al)的布线金属，或如多晶硅的导电层和如Si₃N₄的绝缘层，也可以作为作业膜。
此外，根据上述说明，光掩膜52的透明膜88的光学厚度T与CMP处理后绝缘膜58a的系统台阶S基本相等。然而，透明膜88的光学厚度T不限于系统台阶S。例如，在上述说明中，在没有透明膜88的第二掩膜图形区域86上，光掩膜52的焦深DOF为约250nm。然而，在其上形成有透明膜88的第一掩膜图形区域84上，焦深DOF为330nm，增加了约30％。与在第二掩膜图形区域86上约30nm的有效焦深D相比，在具有透明膜88的第一掩膜图形区域84上的有效焦深D为40nm，也增加了约30％。因此，透明膜88的实际膜厚t在约7nm到60nm的范围内。
这样，根据本发明的实施例，可以正确地把掩膜图形转移到在其上具有系统台阶的作业膜上。从而，可以高性能地形成图形，并实现半导体器件的高生产率。
(半导体器件的制造方法)
在根据本发明的实施例的半导体器件的制造方法中，如图22所示，把图形区域100作为例子进行说明。通过结合如具有逻辑电路的逻辑图形区域98的孤立图形区域和如具有存储电路的存储图形区域99a到99c的密集图形区域，提供图形区域100。为了简化说明，分别取一个孤立图形和密集图形作为例子。然而，也可以是多个孤立图形和密集图形。此外，为了说明，使用了图1和图2所示的光掩膜52和光刻机。
(a)如图23所示，通过浅沟槽绝缘技术等，在半导体衬底50的表面上，在图22所示的逻辑图形区域98中，形成例如SiO₂的绝缘体102a到102d。然后，通过溅射淀积例如CoSi₂膜、NiSi₂膜或难熔金属膜。使用蚀刻技术等，在半导体衬底50上形成孤立图形104，包括通过栅极绝缘膜(未示出)在绝缘体102b和102c之间设置的栅极104a，以及在孤立区域102d上提供的栅极布线104b。同时，例如，在图22所示的存储图形区域99e中，在半导体衬底50上形成包括第一存储布线106a到106h的密集图形106。接着，使用离子注入技术等，在绝缘体102b、102c和栅极104a之间分别形成源/漏区103a、103b。源/漏区103a、103b是杂质扩散区，其中掺有高浓度的杂质。
(b)如图24所示，例如，在其上形成有孤立图形104和密集图形106的半导体衬底50的表面上，通过CVD方法等，淀积如BPSG的绝缘膜108。在孤立图形104上绝缘膜108的淀积厚度为600nm。然而，在密集图形106上，由于密集图形106的图形密度，绝缘膜108的淀积厚度大于在孤立图形104上的厚度。因此，在孤立图形104和密集图形106的区域之间产生了100nm或更大的系统台阶St。
(c)为了平面化在密集图形106上淀积的由高图形密度引起的厚绝缘膜108，通过CMP，从绝缘膜108的表面抛光绝缘膜108约200nm的厚度。结果，如图25所示，绝缘膜108a被平面化，并减小了在孤立图形104和密集图形106的区域之间的系统台阶S。例如，平面化后系统台阶S的高度为50nm。
(d)在作业绝缘膜108a的表面上旋转涂覆光刻胶。然后，在光刻机上安放半导体衬底50和用于过孔的光掩膜，以在孤立图形104的区域投影，光掩膜具有在掩膜图形区域上提供的光学厚度T满足上述公式(4)的透明膜，类似图1的光掩膜52。通过蚀刻技术，如图26所示，形成光刻胶膜110，包括在孤立图形104上的绝缘膜108a上形成的具有第一开口114a到114d的第一光刻胶开口图形114，以及在密集图形106上的绝缘膜108a上形成的具有第二开口116a到116h的第二光刻胶开口图形116。因此，以希望的形状形成了第一和第二光刻胶开口图形114、116。第一开口114a到114d的位置分别对应栅极104a、栅极布线104b、以及源/漏区103a和103b。此外，第二开口116a到116h的位置分别对应第一存储布线106a到106h。
(e)把光刻胶膜110作为掩膜，通过RIE，在第一和第二光刻胶开口图形114、116下面，在绝缘膜108a中形成过孔。如图27所示，例如通过回流溅射方法等，用如Cu或Al的金属填充过孔，以形成第一插塞118a到118d和第二插塞119a到119h。第一插塞118a到118d被连接到栅极104a、栅极布线104b、以及源/漏区103a和103b。第二插塞119a到119h被连接到第一存储布线106a到106h。通过溅射等，在绝缘膜108a上淀积如Cu或Al的作业膜120，在绝缘膜108a中掩埋有第一和第二插塞118a到118d、119a到119h。因此，在孤立图形104和密集图形106的区域之间的作业膜120的表面上形成了另一系统台阶Ss。在作业膜120的表面上旋转涂覆光刻胶膜。然后，把半导体衬底50和用于布线的光掩膜52安放在光刻机上。用于布线的光掩膜52是掩膜图形区域，其中提供了具有与系统台阶Ss对应的光学厚度T的透明膜，以投影在孤立图形104的区域上的掩膜图形。通过蚀刻技术，形成了具有第一光刻胶掩膜124a到124d的第一光刻胶图形124，以及第二光刻胶图形126。在与第一插塞118a到118d的位置对应的位置分别形成第一光刻胶掩膜124a到124d。第二光刻胶图形126具有与DRAM的位线对应的带状图形，并覆盖第二插塞119a到119h的整个部分。
(f)把第一和第二光刻胶图形124和126作为掩膜，通过RIE等有选择地除去作业膜120。如图28所示，形成了具有与第一插塞118a到118d相连的器件布线134a到134d的上布线134，以及与第二插塞119a到119h相连的第二存储布线136。
这样，根据本发明的实施例，可以正确地把掩膜图形转移到在其上具有系统台阶Ss的作业膜120上。从而，可以高性能地形成图形，并实现半导体器件的高生产率。
(其它实施例)
在本发明的实施例中，已经说明了提供单密集图形的情况。然而，也可以提供图形密度不同的多个密集图形区域。例如，如图29所示，提供了具有第一布线54a、54b的孤立图形54，具有第二布线55a到55f的第一密集图形55，以及具有第三布线57a到57d的第二密集图形57。这里，与第二密集图形57相比，第一密集图形55具有更大的图形密度。在孤立图形54与第一和第二密集图形55、57之间产生的系统台阶Sa和Sb是与第一和第二密集图形55、57的图形密度对应的台阶。例如，具有图1所示的透明膜88的光学厚度T或光掩膜52的有效焦深D，不能正确地转移图形。在此情况下，可以使用如图30所示的光掩膜52c。光掩膜52c包括第一掩膜图形144、第二掩膜图形145和第三掩膜图形147。第一掩膜图形144具有要被投影到孤立图形54的区域上的第一掩膜部分144a、144b。第二掩膜图形145具有要被投影到第一密集图形55的区域上的第二掩膜部分144a到145c。第三掩膜图形147具有要被投影到第二密集图形57的区域上的第三掩膜部分147a到147c。在光掩膜52c中，在第一和第三掩膜图形144、147的区域上涂覆折射率为n_A且膜厚为t_A的第一透明膜88d。接着，在与第一掩膜图形144对应的部分第一透明膜88d上涂覆折射率为n_B且膜厚为t_B的第二透明膜88e。第一透明膜88d的光学厚度T_A＝n_A×t_A，与密集图形55、57的系统台阶Sa和Sb之差(Sa-Sb)基本相等。此外，第二透明膜88e的光学厚度T_B＝n_B×t_B，与在孤立图形54和密集图形57之间产生的系统台阶Sb基本相等。即在第一掩膜图形144上由第一和第二透明膜88d、88e形成的组合膜的光学厚度(T_A+T_B)，与在孤立图形54和密集图形55之间的系统台阶Sa基本相等。因此，当在第一密集图形55上形成的作业膜的表面上聚焦第二掩膜图形145时，使用光掩膜52c，可以把第一和第三掩膜图形144和147投影到在孤立图形54和密集图形57上形成的作业膜的表面上，而不会散焦。
此外，由第一和第二透明膜88d和88e形成的组合膜的光学厚度(T_A+T_B)，可以不与系统台阶Sa基本相等。当系统台阶Sa处于要投影的第一掩膜图形144的有效焦深D的范围内时，可以把第一掩膜图形144投影到在孤立图形54的区域上的作业膜的表面上。更具体地说，组合膜的光学厚度(T_A+T_B)和系统台阶Sa之差可以处于有效焦深D的范围内，如与公式(4)对应的公式(5)所示：
(T_A+T_B)-Sa    D         (5)
此外，即使具有三个或更多密集图形，类似地，可以使用具有与由每个密集图形的图形密度产生的系统台阶基本相等的光学厚度的透明膜。此外，当多个系统台阶处于满足公式(4)或公式(5)的条件的范围内时，可以使用具有相同光学厚度的透明膜。
在理解本公开的内容后，只要不脱离本公开的范围，本领域的技术人员可以进行各种修改。