《AB类输出级和包括AB类输出级的放大器.pdf》由会员分享，可在线阅读，更多相关《AB类输出级和包括AB类输出级的放大器.pdf（20页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN102332879A43申请公布日20120125CN102332879ACN102332879A21申请号201110170827322申请日2011061461/355,02620100615US61/381,88120100910US12/954,16920101124USH03G1/04200601H03G3/00200601H03F3/4520060171申请人英特赛尔美国股份有限公司地址美国加利福尼亚州72发明人GF卢弗74专利代理机构上海专利商标事务所有限公司31100代理人钱慰民54发明名称AB类输出级和包括AB类输出级的放大器57摘要一种缓冲器级包括翻转电压。
2、跟随器和发射极跟随器。翻转电压跟随器连接在高压干线和低压干线之间且包括输入和输出。发射极跟随器连接在高压干线和低压干线之间且包括输入和输出。电阻器将翻转电压跟随器的输出连接到发射极跟随器的输出。翻转电压跟随器的输入和发射极跟随器的输入连接在一起并提供缓冲器级的输入。发射极跟随器的输出提供缓冲器级的输出。差分缓冲器级利用一对这样的缓冲器级来实现。这种差分缓冲器级可为全差分运算放大器提供输出级。30优先权数据51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书3页说明书9页附图7页CN102332893A1/3页21一种缓冲器级，包括连接在高压干线和低压干线之间且包括输入和输出。
3、的翻转电压跟随器；连接在所述高压干线和所述低压干线之间且包括输入和输出的发射极跟随器；以及将所述翻转电压跟随器的输出连接到所述发射极跟随器的输出的电阻器；其中所述翻转电压跟随器的输入和所述发射极跟随器的输入连接在一起并提供所述缓冲器级的输入；以及其中所述发射极跟随器的输出提供所述缓冲器级的输出。2如权利要求1所述的缓冲器级，其特征在于，所述电阻器使所述翻转电压跟随器和所述发射极跟随器的输出阻抗相等，并且导致所述翻转电压跟随器和所述发射极跟随器的输出在所述缓冲器级的输出处相加。3如权利要求1所述的缓冲器级，其特征在于所述翻转电压跟随器和所述发射极跟随器各自包括相同类型的双极结型晶体管，但均不包括。
4、相反类型的双极结型晶体管。4如权利要求3所述的缓冲器级，其特征在于所述翻转电压跟随器和所述发射极跟随器各自包括NPN晶体管，但均不包括PNP晶体管。5如权利要求3所述的缓冲器级，其特征在于所述翻转电压跟随器和所述发射极跟随器各自包括PNP晶体管，但均不包括NPN晶体管。6如权利要求1所述的缓冲器级，其特征在于，还包括偏置发生器，所述偏置发生器配置成对所述翻转电压跟随器的至少一个晶体管和所述发射极跟随器的至少一个晶体管进行偏置。7如权利要求6所述的缓冲器级，其特征在于，所述偏置发生器包括DC电平移动器。8如权利要求1所述的缓冲器级，其特征在于，所述翻转电压跟随器包括第一晶体管Q5，所述第一晶体管。
5、Q5具有提供所述翻转电压跟随器的输入的基极、通过第一电阻器R9连接到高压干线VCC的集电极以及提供所述翻转电压跟随器的输出的发射极；以及第二晶体管Q4，所述第二晶体管Q4具有基极、连接到所述第一晶体管Q5的发射极的集电极以及连接到低压干线VEE的发射极。9如权利要求8所述的缓冲器级，其特征在于，所述翻转电压跟随器还包括连接在所述第一晶体管Q5的集电极和第二晶体管Q4的基极之间的电容器C19。10如权利要求9所述的缓冲器级，其特征在于，还包括偏置发生器，所述偏置发生器配置成对第二晶体管Q4的基极进行偏置。11如权利要求9所述的缓冲器级，其特征在于，所述发射极跟随器包括第三晶体管Q32，所述第三晶。
6、体管Q32具有提供所述发射极跟随器的输入的基极、连接到所述高压干线VCC的集电极以及提供所述发射极跟随器的输出的发射极；以及第四晶体管Q43，所述第四晶体管Q43具有连接到所述第二晶体管Q4的基极的基极、连接到所述第三晶体管Q32的发射极的集电极以及连接到低压干线VEE的发射极。权利要求书CN102332879ACN102332893A2/3页312如权利要求11所述的缓冲器级，其特征在于，还包括偏置发生器，所述偏置发生器配置成对第二晶体管Q4的基极以及第四晶体管Q43的基极进行偏置。13如权利要求1所述的缓冲器级，其特征在于，所述缓冲器级用作AB类单位增益放大器。14一种差分缓冲器级，包括接。
7、受第一输入信号的第一缓冲器；以及接受第二输入信号的第二缓冲器；其中第一和第二缓冲器中的每一个包括包括输入和输出且连接在高压干线和低压干线之间的翻转电压跟随器；包括输入和输出且连接在高压干线和低压干线之间的发射极跟随器；以及将所述翻转电压跟随器的输出连接到所述发射极跟随器的输出的电阻器；其中所述翻转电压跟随器的输入和所述发射极跟随器的输入连接在一起并提供所述缓冲器级的输入；以及其中所述发射极跟随器的输出提供所述缓冲器级的输出。15如权利要求14所述的差分缓冲器级，其特征在于所述第一缓冲器的翻转电压跟随器和发射极跟随器以及所述第二缓冲器的翻转电压跟随器和发射极跟随器各自包括相同类型的双极结型晶体管。
8、，但均不包括相反类型的双极结型晶体管。16如权利要求14所述的差分缓冲器级，其特征在于所述第一缓冲器还包括配置成对所述第一缓冲器的所述翻转电压跟随器的至少一个晶体管和所述发射极跟随器的至少一个晶体管进行偏置的偏置发生器；以及所述第二缓冲器还包括配置成对所述第二缓冲器的所述翻转电压跟随器的至少一个晶体管和所述发射极跟随器的至少一个晶体管进行偏置的偏置发生器。17一种全差分运算放大器，包括为所述运算放大器提供差分输入的跨导级；包括为所述运算放大器提供差分输出的第一和第二缓冲器的差分输出缓冲器级；以及其中所述差分输出缓冲器级的第一和第二缓冲器中的每一个包括包括输入和输出且连接在高压干线和低压干线之间。
9、的翻转电压跟随器；包括输入和输出且连接在高压干线和低压干线之间的发射极跟随器；以及将所述翻转电压跟随器的输出连接到所述发射极跟随器的输出的电阻器；其中所述翻转电压跟随器的输入和所述发射极跟随器的输入连接在一起并提供所述缓冲器级的输入；以及其中所述发射极跟随器的输出提供所述缓冲器级的输出。18如权利要求17所述的全差分运算放大器，其特征在于，还包括在所述跨导级和所述差分输出缓冲器之间的电压增益级。19一种缓冲器级，包括连接在高压干线和低压干线且包括输入和输出的具有正不对称性的第一跟随器；与所述第一跟随器并联连接在高压干线和低压干线之间且包括输入和输出的具有负权利要求书CN102332879ACN。
10、102332893A3/3页4不对称性的第二跟随器，其中所述第一跟随器的输入连接到所述第二跟随器的输入；以及将具有正不对称性的第一跟随器的输出连接到具有负不对称性的第二跟随器的输出的信号加法器。20如权利要求19所述的缓冲器级，其特征在于所述具有正不对称性的跟随器和所述具有负不对称性的跟随器各自包括相同类型的双极结型晶体管，但均不包括相反类型的双极结型晶体管。21一种方法，包括A在第一跟随器的输入和第二跟随器的输入处接收输入信号，其中所述第一和第二跟随器并联连接且所述第一和第二跟随器的输入连接在一起；B利用所述第一跟随器放大所述输入信号的负部分大于放大所述输入信号的正部分，以产生相对于所述输入。
11、信号具有负不对称性的信号；C利用所述第二跟随器放大所述输入信号的正部分大于放大所述输入信号的负部分，以产生相对于所述输入信号具有正不对称性的信号；以及D通过将在步骤B中产生的相对所述输入信号具有负不对称性的信号与在步骤C中产生的相对所述输入信号具有正不对称性的信号相加来产生输出信号。22如权利要求21所述的方法，其特征在于，在步骤D产生的输出信号基本上等于在步骤A接收的输入信号。23如权利要求21所述的方法，其特征在于，用于执行放大步骤B和C的第一和第二跟随器包括相同类型的双极结型晶体管，而不包括相反类型的双极结型晶体管。权利要求书CN102332879ACN102332893A1/9页5AB。
12、类输出级和包括AB类输出级的放大器0001优先权声明0002本申请要求以下美国专利申请的优先权00032010年11月24日提交的、GWILYMFRANCISLUFF的题为CLASSABOUTPUTSTAGESANDAMPLIFIERSINCLUDINGCLASSABOUTPUTSTAGESAB类输出级和包括AB类输出级的放大器律师案号为NOELAN01257US2的美国专利申请NO12/954,169；00042010年9月10日提交的、GWILYMFRANCISLUFF的题为CLASSABOUTPUTSTAGESANDAMPLIFIERSINCLUDINGCLASSABOUTPUTSTAG。
13、ESAB类输出级和包括AB类输出级的放大器律师案号为NOELAN01257US1的美国临时申请NO61/381,881；00052010年6月15日提交的、GWILYMFRANCISLUFF的题为CLASSABOUTPUTSTAGESANDAMPLIFIERSINCLUDINGCLASSABOUTPUTSTAGESAB类输出级和包括AB类输出级的放大器律师案号为NOELAN01257US0的美国专利申请NO61/355,026。技术领域0006本发明的实施例一般涉及操作AB类单位增益放大器、全差分运算放大器的缓冲器级以及相关的方法。背景技术0007诸如单位增益缓冲器之类的AB类输出级用在各种不。
14、同电路中，例如用于为运算放大器提供输出缓冲器。较佳的是，这种单位增益缓冲器具有低失真，从而能够实现低失真运算放大器。在一些单位增益缓冲器设计中，其中NPN和PNP双极结型晶体管都是可用的，已经将单位增益缓冲器成功地实现为级联互补双极发射极跟随器通常称为“0002”跟随器或“钻石”跟随器。0008目前，在公开市场工厂的双极工艺中，诸如硅锗BICMOS工艺之类的最高性能的互补双极工艺不能容易地用于制造互补工艺双极结型晶体管即，NPN和PNP两种晶体管。在任意情况下，在公开市场工厂双极工艺中可用的NPN晶体管的性能比互补工艺晶体管要好。发明内容0009本发明的特定实施例涉及包括翻转电压跟随器和发射极。
15、跟随器的缓冲器级。翻转电压跟随器连接在高压干线和低压干线之间且包括输入和输出。发射极跟随器也连接在高压干线和低压干线之间且包括输入和输出。电阻器将翻转电压跟随器的输出连接到发射极跟随器的输出。翻转电压跟随器的输入和发射极跟随器的输入连接在一起并提供缓冲器级的输入。发射极跟随器的输出提供缓冲器级的输出。缓冲器级用作AB类单位增益放大器。0010根据一实施例，翻转电压跟随器和发射极跟随器各自包括相同类型的晶体管，但均不包括相反类型的晶体管。例如，翻转电压跟随器和发射极跟随器各自包括NPN晶体管，但均不包括PNP晶体管。或者，翻转电压跟随器和发射极跟随器各自包括PNP晶体管，但均说明书CN10233。
16、2879ACN102332893A2/9页6不包括NPN晶体管。0011缓冲器级还包括偏置发生器，该偏置发生器配置成对翻转电压跟随器的至少一个晶体管和发射极跟随器的至少一个晶体管进行偏置。根据一实施例，偏置发生器被实现为DC电平移动器。0012本发明的特定实施例涉及包括一对缓冲器的差分缓冲器级。第一缓冲器接受第一输入信号，且第二缓冲器接受第二输入信号。第一和第二缓冲器中的每一个均包括以上述方式连接的翻转电压跟随器和发射极跟随器。另外，第一缓冲器可包括配置成对第一缓冲器内的晶体管进行偏置的偏置发生器，且第二缓冲器可包括属于它自己的配置成对第二缓冲器内的晶体管进行偏置的偏置发生器。0013本发明的。
17、特定实施例涉及全差分运算放大器，包括跨导级、差分输出缓冲器级和电压增益级。跨导级为运算放大器提供差分输入。包括第一和第二缓冲器的差分输出缓冲器级为运算放大器提供差分输出。电压增益级在跨导级和差分输出缓冲器级之间。第一和第二缓冲器中的每一个均包括以上述方式连接的翻转电压跟随器和发射极跟随器，另外，第一缓冲器可包括配置成对第一缓冲器内的晶体管进行偏置的偏置发生器，且第二缓冲器可包括属于它自己的配置成对第二缓冲器内的晶体管进行偏置的偏置发生器。0014本发明内容部分无意于概括本发明的所有实施例。根据下面给出的详细说明、附图以及权利要求，本发明的其他和替代实施方式以及特征、方面和优点将变得更加显而易见。
18、。附图说明0015图1示出根据本发明的实施例的AB类单位增益缓冲器。0016图2示出根据本发明实施例的差分输出级。0017图3示出包括图2的差分输出级的示例性运算放大器。0018图4示出以全差分放大器FDA配置连接的图3的运算放大器。0019图5示出实现本发明的实施例的示例性系统。0020图6是根据本发明的一实施例的AB类单位增益缓冲器的高级框图。0021图7是用来概括根据本发明某些实施例的方法的高级流程图。0022图8示出具有正不对称性的可选跟随器的示例。具体实施方式0023本发明的某些实施例涉及利用NPN晶体管而不使用任何PNP晶体管实现的快速、低失真单位增益电压缓冲器。图1示出根据本发明。
19、的实施例的AB类单位增益缓冲器102，在下文中通常将其简称为缓冲器102。如图1所示，缓冲器102包括并联连接在高压干线VCC和低压干线VEE之间的翻转电压跟随器FVF104和发射极跟随器106。另外，缓冲器102被示为包括向FVF104和发射极跟随器106提供偏置输出的偏置发生器108。0024有时也称为“白跟随器”的FVF104示为包括一对NPN晶体管Q4和Q5，且晶体管Q5的集电极在一个实施例中，通过电容器C19连接至晶体管Q4的基极。电阻器R9连接在晶体管Q5的集电极和高压干线VCC之间以为FVF104提供电流源。晶体管Q4的发射极连接至低压干线VEE。晶体管Q5的基极提供FVF104。
20、的输入。晶体管Q5的发射极说明书CN102332879ACN102332893A3/9页7提供FVF104的输出。电容器C19将晶体管Q5的集电极电压的高频分量耦合到晶体管Q4的基极，同时阻断低频分量。电容器C19还提供附加的瞬态或AC电流，用于通过驱动晶体管Q4和Q43的基极来吸收负载电流。另外，晶体管Q4的基极接收偏置发生器108的输出。在实施例中，偏置发生器108在输入端接受晶体管Q5的集电极处的电压，并将晶体管Q5的集电极电压的低频分量传递到晶体管Q4的基极。0025当FVF104的输入处即，晶体管Q5的基极的电压信号增加时，由于该节点处的有限阻抗，晶体管Q5的发射极电流增加。该电流还。
21、出现在晶体管Q5的集电极端子处并穿过电阻器R9。这导致晶体管Q5的集电极处电压下降。晶体管Q5的集电极处的该电压传播通过电容器C19到晶体管Q4的基极，这导致晶体管Q4的集电极电流减小，这进而降低晶体管Q5的集电极电流。当FVF104的输入处即，晶体管Q5的基极的电压信号降低时，晶体管Q5的发射极电流减小且穿过电阻器R9的电流减小。这导致晶体管Q5的集电极处电压增加。晶体管Q5的集电极处的该电压传播通过电容器C19到晶体管Q4的基极，这导致晶体管Q4的集电极电流增加，这进而增加晶体管Q5的集电极电流。更一般地，由晶体管Q5、电容器C19和晶体管Q4形成负反馈环，其结果是晶体管Q5的集电极电流变。
22、化导致晶体管Q4的集电极电流的反向变化。这种负反馈环倾向于将晶体管Q5的集电极电流保持基本恒定，因此晶体管Q5的基极发射极电压VBE保持基本恒定，这提供低失真电路。0026发射极跟随器106包括NPN晶体管Q32和Q43。晶体管Q32的集电极连接至高压干线VCC。晶体管Q32的基极提供发射极跟随器106的输入。晶体管Q32的发射极提供发射极跟随器106的输出，且连接至晶体管Q43的集电极。晶体管Q43的发射极连接至低压干线以为发射极跟随器106提供电流吸收器。晶体管Q43的基极连接至晶体管Q4的基极，使得它们二者均以相同的方式由通过电容器C19的反馈信号和偏置发生器108的偏置输出偏置。002。
23、7FVF104的输入和发射极跟随器104的输入连接在一起以提供缓冲器102的输入VIN。低值电阻器R0串联连接在FVF104的输出和发射极跟随器106的输出之间。电阻器R0增加FVF104的阻抗，且用于使FVF104与发射极跟随器106的输出阻抗相等。使并联的跟随器级的输出阻抗相等是用于低通低失真的设计的关键特征。利用相等的输出阻抗，晶体管Q5和Q32的集电极电流相等。这使得来自FVF104中晶体管Q5的反馈用于补偿晶体管Q32的集电极电流变化。在设计中这通过将晶体管Q43的基极连接到晶体管Q4的基极来实现，使得Q43的集电极电流复制Q4的集电极电流。这减少了晶体管Q32的集电极电流变化，导致。
24、来自发射极跟随器106的低失真。这还使得FVF104和发射极跟随器106的输出在缓冲器102的输出VOUT处适当地相加。0028偏置发生器108产生偏置输出，该偏置输出用于在低频下偏置晶体管Q4和Q43的基极。根据一实施例，偏置输出是偏置电流。根据一实施例，偏置发生器108被实现为DC电平移动器，该DC电平移动器接受晶体管Q5的集电极处的电压并将其下移至另一个电压电平，该电压电平用于提供偏置输出例如，偏置电流与经下移的电压电平成比例。根据一实施例，DC电平移动器在晶体管Q5的集电极和晶体管Q4的基极之间，且使用发射极跟随器Q29和PMOS共栅级M10来形成“弹性”电平移动，如能够从以下讨论的图。
25、2认识到的。根据一实施例，在高频下整个电平移动器被电容器C19旁路。0029图1中还示出任选的晶体管Q15和Q73，它们为缓冲器102提供电路保护。晶体管说明书CN102332879ACN102332893A4/9页8Q15限制晶体管Q32和Q5的基极发射极电压的反偏，以保护晶体管Q32和Q5免受损坏。晶体管Q73限制电阻器R9两端的电压摆动，这防止了晶体管Q5的集电极上的大的瞬变，这种大的瞬变可能关闭至晶体管Q4和Q43的基极的偏置电流。0030如能够从图1认识到的，所有的双极结型晶体管均是NPN晶体管。因此，FVF104和发射极跟随器106可被称为N型子级。在操作中，N型FVF104能够下。
26、拉更多电流，且N型发射极跟随器106能够上拉更多电流。换句话说，N型FVF104能够强烈地吸收电流，但不能提供比其负载电阻器或电流源所能提供的更多的电流。N型发射极跟随器106能够强烈地提供电流，但不能比其下拉晶体管或电流吸收器所吸收的更多的电流。因此，可以说N型FVF104具有负不对称性，且N型发射极跟随器106具有正不对称性。FVF104和发射极跟随器106的并联连接在二者均提供和吸收电流时提供AB类操作。换言之，FVF104和发射极跟随器106提供推挽AB类操作。如果FVF和发射极跟随器是P型的，这将是相反的，即P型FVF上拉的电流比其能够下拉的更多，且P型发射极跟随器下拉的比其能够上拉。
27、的更多。0031图2示出根据本发明的一实施例两个缓冲器102标记为102P和102N如何与偏置电路和差分增益电阻器相连以提供差分输出级202。缓冲器102P在VIN_P处接收第一输入信号，且缓冲器102N在VIN_N处接收第二输入信号。缓冲器102P在VOUT_P处提供第一输出，且缓冲器102N在VOUT_N处提供第二输出。0032缓冲器102N是以上参考图1描述的缓冲器102的一种实现，且晶体管和电阻器以相同方式连接和标记。在图2中，偏置发生器108N被实现为DC电压电平移动器，它包括NPN晶体管Q29和Q28、PMOS晶体管M10和M13以及电阻器R15。偏置发生器108N的发射极跟随器Q。
28、29驱动晶体管M10的源极，晶体管M10充当共栅放大级。晶体管M13是共源共栅CASCODE晶体管，它增加电平移动器的输出阻抗。共源共栅晶体管M13还降低晶体管M10的漏极至源极电压，使得晶体管M10和M13二者均是不能承受全部供电电压的较低压MOS晶体管。这导致电路能够从55伏电源操作，即使各个MOSFET仅可承受36伏。0033缓冲器102P与缓冲器102N的类似之处在于它包括FVF104P、发射极跟随器106P和实现为DC电压电平移动器的偏置发生器108P。FVF104P包括NPN晶体管Q0和Q1、电阻器R29和电容器C18它们以类似于晶体管Q4和Q5、电阻器R9和电容器C19的方式操作。
29、。发射极跟随器106P包括NPN晶体管Q31和Q44它们以类似于晶体管Q32和Q43的方式操作。电阻器R4为缓冲器102P提供的功能与电阻器R0为缓冲器102N提供的功能相同。偏置发生器108P被实现为DC电压电平移动器，它包括NPN晶体管Q25和Q26、PMOS晶体管M6和M11以及电阻器R14它们以类似于晶体管Q28和Q29、PMOS晶体管M10和M13以及电阻器R15的方式操作。图2中示出的任选的晶体管Q19和Q74提供与参考图1描述的且也包括在图2中的晶体管Q15和Q73相类似地的电路保护。0034还示出用于电平移动器的复制偏置电路210。复制偏置电路210被示为包括NPN晶体管Q2和。
30、Q3、PMOS晶体管M5和M12以及电阻器R7和R13。通过电阻器R7、晶体管Q3和晶体管M12两端的电压降在晶体管M12的栅极处生成控制电压。通过这些器件的偏置电流与通过电平移动器108P中的晶体管M11和晶体管Q25的电流以及通过电平移动器108N中的晶体管M10和晶体管Q29的电流相同。因此，使得电阻器R29和R9两端的电压基本上等于电阻器R7两端的电压。这控制FVF和发射极跟随器二者中的静态偏置电流。还示说明书CN102332879ACN102332893A5/9页9出电流镜像偏置电路212的输入部分，它被示为包括NPN晶体管Q6和Q8以及电阻器R35、R36和R38。这生成了晶体管Q。
31、2、Q26和Q28中相等的集电极电流。可将偏置发生器108N、108P、复制偏置电路210和电流镜像偏置电路212的输入部分全部视为偏置电路。0035对与翻转电压跟随器一起使用的电平移动器有互相矛盾的要求，因为它们既负责低频下的信号传输又负责限定翻转电压跟随器的操作偏置电流。信号传输需要单位增益，但需要较高的增益来减少输出级偏置电流中的误差。电阻器R1解决该问题。该电阻器R1连接电平移动器108P和108N。选择电阻器R1的值使得电平移动器108P、108N和电阻器R1具有接近1的差分电压增益。这使穿过电平移动器的低频路径的差分电压增益与穿过电容器C18和C19的高频路径的差分电压增益相匹配。。
32、这改进了在低频下差分输出级的操作。电平移动器的共模增益保持高，这改进了对输出级中偏置电流的控制。0036图3示出示例性运算放大器302，它包括上述单位增益放大器102N和102P，更具体地是差分输出级202。运算放大器302被示为具有前馈的全差分三级嵌套米勒放大器NESTEDMILLERAMPLIFIER，并且在输出处增加电压缓冲器102N和102P在图3中共同示为级202。这些缓冲器是具有内环增益的电压跟随器。AV级是电压增益级，且所有在前的GM级是基于差分对的跨导级。根据一实施例，总单位增益带宽是约16GHZ。根据一实施例，GM2具有两个输入级的1/5跨导，从而将三级和二级操作之间的跨接设。
33、置在32GHZ。在1至250MHZ的操作频率范围上，总共有4个起作用的嵌套反馈环1单位增益输出缓冲器中的内部反馈；2电压增益级周围的内米勒反馈环INNERMILLERFEEDBACKLOOP；3电压增益级和GM2周围的外米勒反馈环OUTERMILLERFEEDBACKLOOP；以及4设置期望增益的芯片外反馈环。根据一实施例，在32GHZ以上，3级路径没有增益，且由二级路径设置频率响应。图3仅示出单位增益缓冲器102参考图1描述和差分输出级202参考图2描述如何用于为运算放大器提供输出级的一个示例。尽管图3中示出了运算放大器的跨导级、电压增益级、反馈环等的示例性细节，但本领域的技术人员将理解单位。
34、增益缓冲器102和差分输出级202可用于为几乎任何运算放大器更一般地是任何放大器提供输出级，且仍在本发明的范围内。0037图4示出以全差分放大器FDA配置连接的放大器302。图5示出实现本发明的实施例的示例性系统。更具体地，图5示出根据本发明的一实施例用于驱动模数转换器ADC504的以全差分放大器FDA配置连接的放大器302。另外，示出了低通滤波器502，用于在将放大器302的输出提供给ADC504之前对放大器302的输出进行滤波。0038根据本发明的某些实施例，利用硅锗BICMOS工艺技术制造电路102和202。或者，可使用其它类型的工艺技术。0039如上所述，硅锗BICMOSNPN晶体管但。
35、不是PNP晶体管当前在公开市场工厂的双极工艺中是可用的。因此，可利用当前在公开市场工厂的双极工艺中可用的硅锗BICMOSNPN晶体管来制造上述电路。另外，NPN晶体管一般胜过对应的PNP晶体管。因此，通过包括NPN晶体管而非PNP晶体管的上述电路提供极好的性能。然而，本质上反过来的上述电路即包括用PNP晶体管代替NPN晶体管且用NMOS晶体管代替PMOS晶体管仍然落在本发明的范围内。用诸如场效应晶体管之类的其它放大器件代替NPN双极器件也落在本发明的范围内。0040典型的AB类互补双极“钻石”或“0002”跟随器放大器包括互为镜像的跟随器，说明书CN102332879ACN102332893A。
36、6/9页10且每个跟随器包括类似配置的相反类型的双极结型晶体管即，NPN和PNP晶体管二者。相反，根据上述本发明的特定实施例，AB类缓冲器级的跟随器仅包括一类双极结型晶体管即，仅NPN或仅PNP晶体管。0041再次参考图1，缓冲器级102被示为包括N型翻转电压跟随器FVF104和N型发射极跟随器106，每一个均连接在高压干线和低压干线之间。N型发射极跟随器106是具有正不对称性的跟随器的示例，即，它上拉的量大于下拉的量。另一方面，N型FVF104是具有负不对称性的跟随器的示例，即，它下拉的量大于上拉的量。具有正不对称性的可选跟随器可用来替换N型发射极跟随器，和/或具有负不对称性的可选类型跟随器。
37、可用来替换N型FVF也落在本发明的范围内。0042如图6所示，将输入信号例如，VIN提供给由块606表示的具有正不对称性的跟随器即，其上拉的量大于其下拉的量和由块604表示的具有负不对称性的跟随器即，其下拉的量大于其上拉的量。换言之，块606对于信号的正部分的增益大于对于信号的负部分的增益，且块604对于信号的负部分的增益大于对于信号的正部分的增益。块604可由N型FVF104实现，但不限于此。块606可由N型发射极跟随器106实现，但不限于此。如果FVF104和发射极跟随器106利用P型晶体管而非N型晶体管来实现，则块604可由P型发射极跟随器106实现，而块606可由P型FVF104实现。。
38、图6还示出偏置发生器608，它可由偏置发生器108实现，但不限于此。0043具有正不对称性的跟随器606接收输入信号并且放大输入信号的正部分大于放大输入信号的负部分，从而生成输出信号相对于输入信号具有正不对称性。具有负不对称性的跟随器604接收相同的输入信号并且放大输入信号的负部分大于放大输入信号的正部分，从而生成输出信号相对于输入信号具有负不对称性。这种放大可以是单位增益放大或更小，但不限于此。换言之，如本文所使用的术语“放大”不一定表示幅度增大。信号加法器610将由具有正不对称性的跟随器604产生的信号与由具有负不对称性的跟随器606产生的信号相加，从而产生相对于输入信号对称的输出信号。信。
39、号加法器610还使具有正不对称性的跟随器606和具有负不对称性的跟随器604的输出阻抗相匹配。根据一实施例，输出信号基本上等于输入信号，即，输出信号是输入信号的经缓冲版本。0044根据本发明的特定实施例的方法概括在图7的高级流程图中。参考图7，在步骤702，接收输入信号。在某些实施例中，在步骤702接收的输入信号在第一跟随器例如，606或106的输入端和第二跟随器例如，604或104的输入端被接收，其中第一和第二跟随器并联连接且第一和第二跟随器的输入端连接在一起。在步骤704，利用第一跟随器例如，606或106，输入信号的正部分被放大的量大于输入信号的负部分被放大的量，以产生相对于输入信号具有。
40、正不对称性的信号。在步骤706，利用第二跟随器例如，604或104，输入信号的负部分被放大的量大于输入信号的正部分被放大的量，以产生相对于输入信号具有负不对称性的信号。在步骤710，相对于输入信号具有正不对称性的信号在步骤702产生与相对于输入信号具有负不对称性的信号在步骤706产生相加，从而产生输出信号。根据一实施例，在步骤710产生的输出信号基本上等于在步骤702接收的输入信号，即，输出信号是输入信号的经单位增益缓冲的版本。根据特定实施例，在步骤704和706执行的放大是利用包括相同类型的双极结型晶体管的跟随器执行的，而不包括相反类型的双极结型晶体管即，仅NPN晶体管或仅PNP晶体管。说明。
41、书CN102332879ACN102332893A7/9页110045如上所述，N型发射极跟随器106是具有正不对称性的跟随器606的示例，该跟随器放大输入信号的正部分大于放大输入信号的负部分，从而产生输出信号相对于输入信号具有正不对称性。图8示出具有正不对称性的可选跟随器604，其包括反馈。该电路使用包括晶体管Q101、Q103和Q104的辅助放大器，以驱动发射极跟随器Q106。晶体管Q3和Q4是在发射极跟随器Q6周围提供反馈增益的差分对。晶体管M101用作电流源，且可由诸如电阻器之类的可选器件替换。晶体管Q1是电平移动器，它提供输入和输出之间的正确电压差，从而该电路置于与FVF并联。辅助放。
42、大器的额外环路增益通过反馈改进该级的线性度。0046以上已经在示出特定功能的性能及其关系的功能性构造块的帮助下描述了本发明的实施例。为描述方便起见，在本文中任意地定义了这些功能性构造块的边界。可定义替代的边界，只要指定功能及其关系能适当地实现。因此任何这样的替代边界均在本发明的范围和精神内。0047上述描述是本发明的优选实施例。出于说明和描述目的而提供这些实施例，但它们不旨在穷举或将本发明限制在所公开的精确形式。很多修改和变形对于本领域的技术人员而言是显而易见的，且在本发明的范围内。0048选择和描述了实施例以最好地描述本发明的原理及其实际应用，从而使本领域其它技术人员能理解本发明。本发明的范。
43、围旨在由所附权利要求及其等效方案界定。0049附图标记说明说明书CN102332879ACN102332893A8/9页1200500051说明书CN102332879ACN102332893A9/9页13说明书CN102332879ACN102332893A1/7页14图1说明书附图CN102332879ACN102332893A2/7页15图2说明书附图CN102332879ACN102332893A3/7页16图3图4说明书附图CN102332879ACN102332893A4/7页17图5说明书附图CN102332879ACN102332893A5/7页18图6说明书附图CN102332879ACN102332893A6/7页19图7说明书附图CN102332879ACN102332893A7/7页20图8说明书附图CN102332879A。