一种监测结构及包括监测结构的掩膜版及其使用方法.pdf

一种监测结构及包括监测结构的掩膜版及其使用方法，所述监测结构的长度和宽度均小于切割道切割区域的长度和宽度，其中的关键尺寸条和对准标记按照与所述监测结构方向排列。所述掩膜版包括1个或多个所述监测结构。所述监测结构的使用方法，包括如下步骤：a.将监测结构设置在掩膜版上；b.通过曝光工艺将所述监测结构复制到晶片上；c.切割掉复制在晶片上的所述监测结构，其中切割道切割区域应覆盖所述监测结构。本发明能消除监测结构切割过程中的金属残留。

1.  一种用于监测半导体光刻工艺的监测结构，其特征在于，所述监测结构的图案包括以下任多项：
-1个或多个关键尺寸条，
-1个或多个对准标记，
所述监测结构的图案宽度小于等于切割道切割区域的宽度。

2.  如权利要求1所述的结构，其特征在于：所述关键尺寸条和所述对准标记按照竖直方向排列。

3.  如权利要求1或2所述的结构，其特征在于：所述监测结构的宽度小于等于切割道切割区域的宽度。

4.  一种掩膜版，其特征在于：所述掩膜版包括一个或多个如权利要求1至3任一项所述的监测结构。

5.  一种监测结构的使用方法，其特征在于包括如下步骤：
c.切割掉复制在晶片上的如权利要求1至3任一项所述的监测结构。

6.  如权利要求5所述的使用方法，其特征在于，在所述步骤b之前还包括：
a.将监测结构设置在掩膜版上；
b.通过曝光工艺将所述监测结构复制到晶片上；
其中，所述步骤c为：
待完成监测后，切割掉复制在晶片上的所述监测结构，其中切割道切割区域覆盖所述监测结构。

一种监测结构及包括监测结构的掩膜版及其使用方法
技术领域
本发明涉及半导体光刻工艺领域，特别涉及一种监测结构及包含监测结构的掩膜版及其使用方法。
背景技术
在集成电路制造工艺中要进行多次光刻步骤，光刻质量的好坏直接影响产品合格率。因此，通常需要设置监测结构(Frame Cell)来检测光刻质量。监测结构设置在晶片上芯片产品的周围，待芯片切割封装时一并切割掉。
参照图1，现有的监测结构1包括了关键尺寸条(CD条，criticaldimension bar)3，层对准标记(overlay mark)4和队列对准标记(alignmentmark)5。其中，所述关键尺寸条3，层对准标记4和队列对准标记5沿与监测结构垂直的方向排列。或者，所述所述关键尺寸条3，层对准标记4和队列对准标记5排列在监测结构3的左右两边。
监测结构与产品图形一起被设置在掩膜版上，通过半导体光刻工艺复制到晶圆上，并与产品芯片一起完成后续工艺，待芯片切割封装时需从晶片上切割掉。参照图2，现有的半导体晶片切割道的尺寸通常为80～120um之间，工艺监测模板1通常为宽度小于80um的图形。虽然切割道的宽度也是80μm以上，但实际切割掉的区域宽度2是40um～60um。如图2所示，切割后芯片产品上残留了部分的监测结构，而残留的部分工艺检测的图形中有可能含有金属。
在长期使用或进行老化寿命试验时，这些残留在切割道上的金属会发生电迁移，造成芯片产品上的相邻焊盘之间短路，从而造成芯片的报废。
发明内容
本发明的目的是，提供一种监测结构及包括监测结构的掩膜版及其使用方法，可使切割后的半导体晶片的切割道保持清洁，无金属残留物。
本发明的第一方面，提供了一种用于监测半导体光刻工艺的监测结构，其特征在于，所述监测结构的图案包括以下任多项：
-1个或多个关键尺寸条，
-1个或多个对准标记，
所述监测结构的图案宽度小于等于切割道切割区域的宽度。
本发明的第二方面，提供了一种掩膜版，其特征在于，所述掩膜版包括一个或多个如本发明第一方面所提供的监测结构。
本发明的第三方面，提供了一种监测结构的使用方法，其特征在于包括如下步骤：
c.切割掉复制在晶片上的如本发明第一方面所提供的监测结构。
由于本发明的监测结构宽度小于切割道切割区域，并且切割时所述切割道切割区域覆盖了监测结构，因此能够完全切除监测结构，消除了由监测结构图形切割不完全带来的金属残留问题。
附图说明
通过阅读以下参照附图所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1是对现有监测结构的结构示意图；
图2是切割现有监测结构的示意图；
图3是本发明实施例一的监测结构的结构示意图；
图4是切割本发明实施例一的监测结构的示意图；
图5是本发明实施例二的监测结构的结构示意图；
图6是切割本发明实施例二的监测结构的示意图；
图7是本发明的步骤流程图。
具体实施方式
下面结合附图对本发明作进一步详细描述。
[实施例1]
在本实施例中，切割道切割区域的宽度为45um，监测结构的宽度为40um，即监测结构的宽度小于切割道切割区域的宽度。
本发明的第一方面提供了一种监测结构。参照图3，本发明的监测结构11包括了一个关键尺寸条(CD条，critical dimension bar)3，一个层对准标记(overlay mark)4和一个队列对准标记(alignment mark)5。其中，所述关键尺寸条3，层对准标记4和队列对准标记5沿与监测结构平行的方向排列。
本发明的第二方面提供了一种掩膜版，所述的掩膜版包括一个或多个本发明的第一方面所提供的监测结构。
参照图7，本发明的第三方面提供了一种监测结构的使用方法，包括如下步骤：
在步骤S1中，将监测结构设置在掩膜版上；
在步骤S2中，通过曝光工艺将所述监测结构复制到晶片上；
在步骤S3中，切割掉复制在晶片上的所述监测结构，其中切割道切割区域覆盖所述监测结构。
参照图4，由于在本实施例中，切割道切割区域的宽度为45um，监测结构的宽度为40um。并且，监测结构的关键尺寸条3，层对准标记4和队列对准标记5沿与监测结构平行的方向排列。因此，监测结构完全落在切割道切割区域内，切割后的芯片产品上监测结构残留，不会造成由于金属残留而引起的芯片报废。
[实施例二]
在本实施例中，切割道切割区域的宽度为60um，监测结构的宽度为80um，监测结构图案的宽度为30um，即监测结构图案的宽度小于切割道切割区域的宽度。
本发明的第一方面提供了一种监测结构。参照图5，本发明监测结构12的图案包括了一个关键尺寸条(CD条，critical dimension bar)3，一个层对准标记(overlay mark)4和一个队列对准标记(alignment mark)5。其中，所述关键尺寸条3，层对准标记4和队列对准标记5沿与监测结构平行的方向排列。
进一步地，参照图5，监测结构图案的宽度小于切割道切割区域22，但是监测结构12的宽度大于切割道切割区域22的宽度。
本发明的第二方面提供了一种掩膜版，所述的掩膜版包括一个或多个本发明的第一方面所提供的监测结构。
参照图7，本发明的第三方面提供了一种监测结构的使用方法，包括如下步骤：
在步骤S1中，将监测结构设置在掩膜版上；
在步骤S2中，通过曝光工艺将所述监测结构复制到晶片上；
在步骤S3中，切割掉复制在晶片上的所述监测结构，其中切割道切割区域覆盖所述监测结构。
参照图6，由于在本实施例中，切割道切割区域的宽度为60um，监测结构图案的宽度为30um。虽然监测结构的宽度大于切割道切割区域的宽度，仍然能将监测结构的图案切除。因此切割后的芯片产品上也不会有监测结构残留，不会造成由于金属残留而引起的芯片报废。
进一步地，利用本实施例中提供的监测结构以及包括该监测结构的掩膜版及其使用方法，本领域的技术人员应该知晓，无论监测结构图案做任何排列，只要监测图案的宽度小于切割道切割区域的宽度，所述监测图案都能够被完全切除。至于其他监测图案的切除方法，本领域技术人员可以不经过创造性劳动使用在本发明中。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在所附权利要求的范围内做出各种变形或修改。