《处理器及高速缓冲存储器的控制方法.pdf》由会员分享，可在线阅读，更多相关《处理器及高速缓冲存储器的控制方法.pdf（9页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN102023699A43申请公布日20110420CN102023699ACN102023699A21申请号200910178614822申请日20090922G06F1/32200601G06F12/0820060171申请人奇景光电股份有限公司地址中国台湾台南县72发明人陈俊裕74专利代理机构北京市柳沈律师事务所11105代理人史新宏54发明名称处理器及高速缓冲存储器的控制方法57摘要一种处理器及高速缓冲存储器的控制方法。处理器包括多个高速缓冲存储器CACHE与一控制单元。多个高速缓冲存储器分别受控于多个高速缓冲存储器致能信号而被启动。控制单元根据处理器的电源模式产生高速。
2、缓冲存储器致能信号，以选择并存取高速缓冲存储器的对应上述电源模式的子集，其中高速缓冲存储器的子集数量决定于电源模式。因此，处理器可根据电源模式要求高速缓冲存储器启动以减少高速缓冲存储器的功率消耗。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书4页附图3页CN102023713A1/1页21一种处理器，包括多个高速缓冲存储器，分别受控于多个高速缓冲存储器致能信号而被启动；以及一控制单元，根据该处理器的一电源模式产生这些高速缓冲存储器致能信号，以选择并存取这些高速缓冲存储器的对应该电源模式的子集，其中这些高速缓冲存储器的子集数量决定于该电源模式。2如权利要求1所。
3、述的处理器，还包括多个寄存器，各该寄存器分别记录对应的高速缓冲存储器中区块的存取状态信息，其中该控制单元更产生一控制信号至对应被选择的这些高速缓冲存储器的子集的这些寄存器的子集以重设被选择的这些高速缓冲存储器的子集的存取状态信息。3一种高速缓冲存储器的控制方法，包括提供受控于多个高速缓冲存储器致能信号而被启动的多个高速缓冲存储器；以及通过一控制单元根据一电源模式产生这些高速缓冲存储器致能信号，以选择并存取这些高速缓冲存储器的对应该电源模式的子集，其中这些高速缓冲存储器的子集数量决定于该电源模式。4如权利要求1所述的控制方法，还包括在对应的高速缓冲存储器中分别记录区块的存取状态信息；以及重设被选。
4、择的这些高速缓冲存储器的子集中区块的存取状态信息。权利要求书CN102023699ACN102023713A1/4页3处理器及高速缓冲存储器的控制方法技术领域0001本发明涉及一种处理器及高速缓冲存储器CACHE的控制方法，且特别涉及一种可动态控制高速缓冲存储器大小的处理器及高速缓冲存储器的控制方法。背景技术0002微控制器MICROCONTROLLER，MCU可被视为在单一集成电路上的计算机，其中单一集成电路为由处理器、计时器以及输入输出接口I/OINTERFACE等元件所组成。一般而言，当执行来自外部程序存储器例如快闪存储器的程序指令时，需要微控制器存取程序指令和数据，如果程序存储器未嵌入。
5、集成电路中，通过串行外围接口SERIALPERIPHERALINTERFACE，SPI以降低集成电路的引脚数目。将来自程序存储器的数据存取至微控制器的时间通常大于微处理器执行程序指令的时间或处理被存取数据的时间，因此当程序存储器被存取时微控制器可处于闲置的状态。0003程序存储器内数据的一些部分，例如常用的程序变量，常于执行程序时被存取，且此些数据在程序存储器中具有良好的时间区域性。考虑到效能，多个高速缓冲存储器通常被实施于微控制器中以存储数据中惯常被使用的部分，而其他部分的数据可依然被存储于程序存储器。阶层式存储器MEMORYHIERARCHY为具有多个不同层次的存储器，例如高速缓冲存储器和。
6、程序存储器。存储器层次越高，存取时间越短。自高速缓冲存储器存取数据的时间短于自程序存储器存取数据的时间。然而，当微控制器执行某一程序时，并非所有高速缓冲存储器都会被存取。在微控制器中的高速缓冲存储器会导致大量的功率消耗，且此问题在微控制器应用于功率敏感的产品时更为严重。发明内容0004因此，本发明的实施例提供一种处理器及高速缓冲存储器的控制方法可动态控制被启动的高速缓冲存储器的数量和大小，其中被启动的高速缓冲存储器为微控制器所需存取以减少功率消耗的高速缓冲存储器。0005本发明提出一种包括多个高速缓冲存储器与一控制单元的处理器。多个高速缓冲存储器分别受控于多个高速缓冲存储器致能信号。控制单元根。
7、据处理器的电源模式产生上述高速缓冲存储器致能信号，以选择并存取上述高速缓冲存储器的对应上述电源模式的子集，其中高速缓冲存储器的子集数量决定于电源模式。0006在本发明的一实施例中，处理器还包括多个寄存器。各寄存器分别记录对应的高速缓冲存储器中区块的存取状态信息。控制单元产生一控制信号至寄存器的子集，其对应被选择的高速缓冲存储器的子集，以重设被选择的高速缓冲存储器的子集的存取状态信息。0007本发明提出一种高速缓冲存储器的控制方法。首先，提供多个高速缓冲存储器。此些高速缓冲存储器分别受控于多个高速缓冲存储器致能信号而被启动。接着，通过一控制单元根据一电源模式产生上述高速缓冲存储器致能信号，以选择。
8、并存取高速说明书CN102023699ACN102023713A2/4页4缓冲存储器的对应电源模式的子集，其中高速缓冲存储器的子集数量决定于上述电源模式。0008在本发明的一实施例中，高速缓冲存储器的控制方法还包括于对应的高速缓冲存储器中分别记录区块的存取状态信息。重设被选择的高速缓冲存储器的子集中区块的存取状态信息。0009做为替代传统静态的高速缓冲存储器大小，上述的处理器和高速缓冲存储器的控制方法使微控制器处于不同模式时能动态地控制被启动的高速缓冲存储器的数量和大小。因此，微控制器的功率消耗可有效地被减少。0010为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明。
9、如下。附图说明0011图1为说明依照本发明一实施例的处理器的示意图。0012图2为说明依照本发明一实施例的在微控制器的不同电源模式下高速缓冲存储器被启动的数量。0013图3为依照本发明一示范性实施例的高速缓冲存储器控制方法的流程图。0014【主要元件符号说明】0015100处理器0016110、110_1110_N高速缓冲存储器0017120控制单元0018140_1140_N寄存器0019B1BM、B1BJ区块0020S301S305控制高速缓冲存储器的步骤具体实施方式0021图1为说明依照本发明一实施例的处理器的示意图。请参照图1，处理器100包括多个高速缓冲存储器110_1110_N、一。
10、控制单元120、一微控制器130以及多个寄存器140_1140_N，其中，高速缓冲存储器110_1110_N可例如是嵌入于微控制器130的集成电路中的高速缓冲存储器或外部连接至微控制器130的高速缓冲存储器。各个寄存器140_1140_N分别包括存储多笔数据的多个区块，以供微控制器130存取，其中数据例如是程序指令或当微控制器执行程序指令时所需的数据。例如，高速缓冲存储器110_1包括区块B1BM，而高速缓冲存储器110_2包括区块B1BJ，其中M、J可为相同或不同的正整数。高速缓冲存储器110_1110_N分别受控于多个高速缓冲存储器致能信号。0022各个寄存器140_1140_N暂时地存储。
11、可能会再被使用的数据，而这些数据为支持存储装置BACKINGSTORAGEDEVICE中数据的复本，其中支持存储装置例如是主高速缓冲存储器MAINCACHE。高速缓冲存储器110_1110_N中的各个区块除了存储数据外也记录用于辨识数据在支持存储装置中的地址的标签。当微控制器130执行程序时，高速缓冲存储器110_1110_N先根据标签检查所需的数据是否已被存储。如果所需的数据已说明书CN102023699ACN102023713A3/4页5被存储于高速缓冲存储器110_1110_N中的其中一个，其将被称为“命中HIT”。相反地，如果所需的数据无法自高速缓冲存储器110_1110_N中的任何一。
12、个被发现，其将被称为“错过MISS”，而高速缓冲存储器110_1110_N中的一些数据将被逐出，以誊出空间存储从支持存储装置存取的所需的数据。一般而言，替换策略为参照高速缓冲存储器110_1110_N中区块的存取状态信息，以所需的数据替换最近最少使用的数据。因此，在本发明的实施例中，各个寄存器140_1140_N分别地记录对应的高速缓冲存储器中的区块的存取状态信息。0023一般而言，微控制器130可根据其工作负荷而被设为不同的电源模式。例如，随着计算量的减少，微控制器130可被设为省电模式以减少功率消耗。微控制器130常被用于自动化控制的产品或装置，以及执行对应于电源模式的例行程序。对应此些程。
13、序的所需要的数据可被存储于某些高速缓冲存储器。也就是说，并非所有的高速缓冲存储器110_1110_N皆须被启动。在本发明的实施例中，控制单元120电性连接至微控制器130和高速缓冲存储器110_1110_N，并依据微控制器130的电源模式产生高速缓冲存储器致能信号至高速缓冲存储器110_1110_N。藉此，控制单元120回应电源模式选择并存取高速缓冲存储器110_1110_N的一个子集。也就是，高速缓冲存储器的子集数决定于动态控制启动的高速缓冲存储器数量和高速缓冲存储器大小以减少功率消耗的电源模式。0024图2为说明依照本发明一实施例的在微控制器130的不同电源模式下高速缓冲存储器被启动的数量。
14、。请参照图2，高速缓冲存储器110_1110_N中利用实线区块所绘示的高速缓冲存储器代表被控制单元120所输出的相应的高速缓冲存储器致能信号启动的高速缓冲存储器，而高速缓冲存储器110_1110_N中利用虚线区块所绘示的高速缓冲存储器代表未被启动的高速缓冲存储器。微控制器130存取来自用于执行程序的被启动的高速缓冲存储器的数据。例如，当微控制器130处于最佳的系统效能的电源模式1时，所有高速缓冲存储器110_1110_N被启动。另外，只有高速缓冲存储器110_1110_N中的一个高速缓冲存储器，例如高速缓冲存储器110_1，在微控制器130处于节省最多电源的电源模式N时被启动，而其它的高速缓冲。
15、存储器不被启动。当微控制器130执行对应电源模式的程序时，对应于不同的电源模式的高速缓冲存储器被启动的数量可依据所需数据的数据量被适当地设计，因此本发明不以此实施例为限。在本发明的实施例中，一状态机器STATEMACHINE可被嵌入于控制单元120以在电源模式切换时选择适当的高速缓冲存储器。0025以电源模式N2与电源模式N为例。请参照图1与图2，当微控制器130处于电源模式N2并执行电源模式N2相应的程序时，高速缓冲存储器110_1110_3被来自控制单元120的相应的高速缓冲存储器致能信号启动。同时，寄存器140_1140_N分别记录对应高速缓冲存储器110_1110_3的区块的存取状态信。
16、息，例如“命中”或“错过”的数量，其可被查阅以增加替换策略的效能。在电源模式N2下，高速缓冲存储器的总大小为被启动的高速缓冲存储器110_1110_3的高速缓冲存储器总和。当微控制器130切换至电源模式N时，高速缓冲存储器110_1依然被相应的高速缓冲存储器致能信号启动，但高速缓冲存储器110_2110_3未被启动。由于执行电源模式N对应的程序所需的数据可能部分或完全地不同于执行电源模式N2对应的程序时所需的数据，说明书CN102023699ACN102023713A4/4页6控制单元120产生控制信号至寄存器140_1140_N的子集亦即寄存器140_1，其对应于高速缓冲存储器110_111。
17、0_N的被选择子集亦即高速缓冲存储器110_1，以重设高速缓冲存储器110_1110_N的被选择子集的状态信息并确保微控制器130可正常地操作。0026在本实施例中，在不同电源模式中被选择的高速缓冲存储器为示范性的，例如在电源模式N2中被选择的高速缓冲存储器110_1110_3以及在电源模式N中被选择的高速缓冲存储器110_1，但不以本发明的实施例所公开的范围为限。在其他实施例中，不同电源模式间的切换操作类似于上述实施例中电源模式N2和电源模式N间的切换操作。处理器100动态地控制启动的高速缓冲存储器的数量和大小回应为减少功率消耗的微控制器的电源模式0027图3为依照本发明一示范性实施例的高速。
18、缓冲存储器控制方法的流程图。请参照图1图3，高速缓冲存储器的控制方法包括下列步骤。首先，提供多个高速缓冲存储器110步骤S301。接着，根据目前微控制器130的电源模式通过控制单元120产生对应的高速缓冲存储器致能信号步骤S302。然后，回应电源模式，选择并存取高速缓冲存储器110的子集步骤S303。之后，分别记录对应的高速缓冲存储器中区块的存取状态信息步骤S304。在目前的电源模式切换至下一个电源模式之前，重置高速缓冲存储器110中被选择子集的区块的存取状态信息步骤S305。对于上述方法，由上述的实施例可获得足够的教示、建议与实施说明，在此不再赘述。0028综上所述，本发明的示范性实施例利用。
19、提供一种微处理器与高速缓冲存储器的控制方法可在微控制器处于不同模式时动态控制被启动的高速缓冲存储器的数量和大小。控制单元产生高速缓冲存储器致能信号以管理对应电源模式的高速缓冲存储器大小，因此对应其它不同电源模式的高速缓冲存储器可选择性地被设计成符合电源的需求。因此，处理器中的高速缓冲存储器的大小动态地被控制以减少功率消耗。0029虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书所界定者为准。说明书CN102023699ACN102023713A1/3页7图1说明书附图CN102023699ACN102023713A2/3页8图2说明书附图CN102023699ACN102023713A3/3页9图3说明书附图CN102023699A。