阵列基板及其制造方法和液晶面板 【技术领域】
本发明涉及液晶显示技术， 尤其涉及一种阵列基板及其制造方法和液晶面板。背景技术 开口率是衡量液晶显示器 (Liquid Crystal Display ； 以下简称 ： LCD) 性能的重 要指标之一。开口率具体是指在单元像素区内， 实际可透光区的面积与单元像素区总面积 的比率。显然， 开口率越高， 光透过率也越高， 在相同的背光源条件下， 液晶屏的亮度越高。 因此， 在工艺能力许可的情况下， 应尽可能采用高开口率的设计方案。 从而在满足液晶屏对 亮度要求的前提下， 使背光源功耗降为最低， 从而降低整个液晶显示器的功耗， 这也是当今 便携式薄膜晶体管液晶显示器 (Thin Film Transistor Liquid Crystal Display ； 以下简 称： TFT-LCD) 的发展趋势之一。
图 1 为现有技术一种薄膜晶体管液晶显示器中阵列基板的局部俯视结构示意图， 图 2 为图 1 中的 A-A 向剖视结构示意图。阵列基板包括衬底基板 1， 在衬底基板 1 上呈矩阵 形式形成有单元像素区。每块单元像素区中设置有一块像素电极 13 和一个驱动开关。在 TFT-LCD 中， 驱动开关具体为 TFT 驱动开关。衬底基板 1 上还横纵交叉地形成有多条数据 扫描线 3 和栅极扫描线 2， 数据扫描线 3 和栅极扫描线 2 之间通过栅极绝缘层 6 彼此绝缘， 数据扫描线 3 和像素电极 13 之间通过钝化层 11 彼此绝缘， 像素电极 13 之间相互断开电连 接。每个像素电极 13 分别通过对应的驱动开关与相邻的数据扫描线 3 和栅极扫描线 2 相 连。具体的， TFT 驱动开关包括栅电极 4、 源电极 9、 漏电极 10、 半导体层 7 和掺杂半导体层 8。图 1 和图 2 所示为一种典型的阵列基板结构， 各层结构的位置关系具体为 ： 多条栅极扫 描线 2 横向布设在衬底基板 1 上， 栅电极 4 和栅极扫描线 2 同层设置且相互连接， 或者栅电 极 4 可以是栅极扫描线 2 的一部分， 栅极扫描线 2 所在层一般还可以设置有公共电极线， 纵 向设置在衬底基板 1 上， 用以提供公共电压 ； 在栅电极 4 和栅极扫描线 2 上覆盖有栅极绝缘 层 6， 用于绝缘隔离 ； 在栅极绝缘层 6 上布设有半导体层 7、 掺杂半导体层 8、 源电极 9、 漏电 极 10 和纵向设置的多条数据扫描线 3， 其中， 掺杂半导体层 8 位于半导体层 7 之上， 源电极 9 连接数据扫描线 3， 漏电极 10 与源电极 9 相对设置， 用于连接像素电极 13， 源电极 9 和漏 电极 10 的一端分别位于掺杂半导体层 8 之上， 且源电极 9 和漏电极 10 相对端之间的掺杂半 导体层 8 被刻蚀掉而形成 TFT 沟槽 ； 在源电极 9、 漏电极 10 和数据扫描线 3 上覆盖有钝化层 11， 且在钝化层 11 对应漏电极 10 的上方形成钝化层过孔 12 ； 在钝化层 11 上形成有像素电 极 13 的图案， 像素电极 13 通过钝化层过孔 12 与漏电极 10 连通。从图 1 中可以看出， 横向 设置的栅极扫描线 2 和纵向设置的数据扫描线 3 交错将阵列基板划分成多个矩阵点， 即构 成多个单元像素区。 除像素电极 13 所在区域外， TFT 驱动开关、 数据扫描线 3 和栅极扫描线 2 所在区域需要由彩膜基板上的黑矩阵所遮盖， 即为不透光的区域， 黑矩阵之外的区域即为 透光区域， 决定开口率的大小。
由上述阵列基板的结构可知， 影响开口率大小的主要因素是黑矩阵所占区域的大 小， 也即数据扫描线 3 和栅极扫描线 2 所在区域所占面积越大， 则开口率越小。
在进行 TFT-LCD 的阵列基板设计之前， 可根据预定的显示面积和分辨率预先估算 开口率的大小。根据单元像素区和黑矩阵设计的结果可得到开口率的设计值， 把设计值与 估算的开口率进行比较。若开口率的设计值太低， 则可通过选择不同的储存电容和黑矩阵 方式， 以及在不影响图象质量的情况下， 适当减小栅极扫描线、 数据扫描线及它们与像素电 极之间的间距等方法， 使开口率得以提高。或者需要适当增大背光源的亮度或改变液晶面 板其它部分的透过率以满足图像显示对亮度的要求， 或适当降低图象显示对亮度的要求， 从而减小开口率的估算值。
现有 TFT-LCD， 尤其是扭曲向列 (Twist Nematic ； 以下简称 ： TN) 型 TFT-LCD 的主 要不足是开口率相对较小， 但是通过减小栅极扫描线、 源电极和漏电极的有效宽度来提高 开口率存在下述缺陷 ： 有效宽度的减小导致线电阻增大， 阻容 (RC) 延迟增大， 画面显示质 量下降。因此， 采用上述方法能够提高的开口率十分有限。为满足液晶显示器亮度要求而 提高背光源亮度来弥补开口率较小的缺陷， 则会增加能耗， 不利于液晶显示器小型化、 便携 化的发展。 发明内容 本发明的目的是提供一种阵列基板及其制造方法和液晶面板， 以提高液晶显示器 的开口率， 改善显示效果。
为实现上述目的， 本发明提供了一种阵列基板， 包括 ： 衬底基板 ； 呈矩阵形式形成 在所述衬底基板上的各单元像素区 ； 每块所述单元像素区中设置有一块像素电极和一个驱 动开关 ； 所述衬底基板上横纵交叉地形成有多条栅极扫描线和数据扫描线 ； 每个所述像素 电极分别通过对应的驱动开关与相邻的数据扫描线和栅极扫描线相连， 其中 ：
至少部分相邻列像素电极所连接的两数据扫描线形成在所述相邻列像素电极之 间， 且所述两数据扫描线在垂直于所述衬底基板的方向上至少部分重叠， 所述两数据扫描 线的重叠部分之间设置有第一绝缘层 ； 和/或
至少部分相邻行像素电极所连接的两栅极扫描线形成在所述相邻行像素电极之 间， 且所述两栅极扫描线在垂直于所述衬底基板的方向上至少部分重叠， 所述两栅极扫描 线的重叠部分之间设置有第二绝缘层。
为实现上述目的， 本发明还提供了一种阵列基板的制造方法， 包括 ：
在衬底基板上沉积栅金属层 ；
采用构图工艺在所述栅金属层上刻蚀形成栅电极和栅极扫描线的图案 ；
在所述衬底基板上沉积栅极绝缘层 ；
在所述栅极绝缘层上沉积半导体材料层、 掺杂半导体材料层和金属层 ；
采用构图工艺在所述半导体材料层、 掺杂半导体材料层和金属层上进行刻蚀， 在 相邻列单元像素区中分别形成半导体层、 掺杂半导体层、 第一源电极、 第一漏电极、 第一数 据扫描线、 第二源电极和第二漏电极的图案， 所述第一数据扫描线形成在两列相邻单元像 素区之间， 所述第一源电极连接在所述第一数据扫描线上， 所述第一源电极与所述第二源 电极背对设置 ；
在所述衬底基板上沉积第一绝缘层， 并在所述第一绝缘层对应所述第一漏电极、 第二漏电极和所述第二源电极的上方形成过孔 ；
在所述第一绝缘层上沉积金属层和透明导电材料层， 采用构图工艺刻蚀形成第二 数据扫描线和像素电极的图案， 所述第二数据扫描线和所述第一数据扫描线在垂直所述衬 底基板的方向上至少部分重叠， 所述像素电极通过所述第一绝缘层的过孔与第一漏电极和 第二漏电极连接， 所述第二数据扫描线通过所述第一绝缘层的过孔与所述第二源电极连 接。
为实现上述目的， 本发明还提供了再一种阵列基板的制造方法， 包括 ：
在衬底基板上沉积栅金属层 ；
采用构图工艺在所述栅金属层上刻蚀形成栅电极和栅极扫描线的图案 ；
在所述衬底基板上沉积栅极绝缘层 ；
在所述栅极绝缘层上沉积半导体材料层、 掺杂半导体材料层和金属层 ；
采用构图工艺在所述半导体材料层、 掺杂半导体材料层和金属层上进行刻蚀， 在 相邻列单元像素区中分别形成半导体层、 掺杂半导体层和第一数据扫描线的图案， 所述第 一数据扫描线形成在两列相邻单元像素区之间， 且所述第一数据扫描线的图案延伸突出到 掺杂半导体层的图案之上 ；
在所述衬底基板上沉积第一绝缘层， 并在所述第一绝缘层对应所述掺杂半导体层 的上方分别形成过孔 ； 在所述第一绝缘层上沉积金属层， 采用构图工艺刻蚀形成第一源电极、 第一漏电 极、 第二源电极、 第二漏电极和第二数据扫描线的图案， 所述第一源电极通过所述第一绝缘 层上的过孔与第一数据扫描线的突出部分连接， 所述第一漏电极、 第二源电极和第二漏电 极分别通过所述第一绝缘层上的过孔连接到掺杂半导体层上， 所述第二数据扫描线和所述 第一数据扫描线在垂直所述衬底基板的方向上至少部分重叠， 所述第一源电极与第二源电 极分设在第二数据扫描线的两侧 ；
沉积透明导电材料层， 采用构图工艺刻蚀形成像素电极的图案， 所述像素电极与 第一漏电极和第二漏电极分别连接。
为实现上述目的， 本发明还提供了另一种阵列基板的制造方法， 包括 ：
在衬底基板上沉积第一栅金属层 ；
采用构图工艺在所述第一栅金属层上刻蚀形成第一栅电极和第一栅极扫描线的 图案， 所述第一栅极扫描线形成在相邻行单元像素区之间 ；
在所述衬底基板上沉积第二绝缘层 ；
在所述第二绝缘层上沉积第二栅金属层 ；
采用构图工艺在所述第二栅金属层上刻蚀形成第二栅电极和第二栅极扫描线的 图案， 所述第二栅极扫描线与所述第一栅极扫描线在垂直所述衬底基板的方向上至少部分 重叠， 所述第一栅电极和所述第二栅电极背对设置 ；
在所述衬底基板上沉积栅极绝缘层 ；
在所述栅极绝缘层上沉积半导体材料层、 掺杂半导体材料层和金属层 ；
采用构图工艺在所述半导体材料层、 掺杂半导体材料层和金属层上刻蚀形成半导 体层、 掺杂半导体层、 源电极、 漏电极和数据扫描线的图案 ；
在所述衬底基板上沉积钝化层， 并在所述钝化层对应所述漏电极的上方形成钝化 层过孔 ；
在所述钝化层上沉积透明导电材料层 ；
采用构图工艺刻蚀形成像素电极的图案， 所述像素电极通过所述钝化层过孔与漏 电极相连。
为实现上述目的， 本发明又提供了一种采用本发明阵列基板的液晶面板， 还包括 彩膜基板， 所述阵列基板与所述彩膜基板对盒设置， 且所述阵列基板与所述彩膜基板之间 填充有液晶层 ； 所述彩膜基板的衬底基板上布设有黑矩阵， 所述黑矩阵包括间隔形成的第 一线条和第二线条， 所述第一线条对应设置在数据扫描线和栅极扫描线的上方， 所述第二 线条的宽度小于所述第一线条的宽度。
由以上技术方案可知， 本发明采用重叠设置数据扫描线和 / 或栅极扫描线的技术 手段， 使阵列基板上需要黑矩阵覆盖的面积减少， 因此能够提高液晶显示器的开口率， 改善 显示效果。 附图说明
图 1 为现有技术一种薄膜晶体管液晶显示器中阵列基板的局部俯视结构示意图 ；
图 2 为图 1 中的 A-A 向剖视结构示意图 ；
图 3 为本发明阵列基板第一实施例的局部俯视结构示意图 ；
图 4 为图 3 中的 B-B 向剖视结构示意图 ；
图 5 为图 3 中的 C-C 向剖视结构示意图 ；
图 6 为图 3 中的 D-D 向剖视结构示意图 ；
图 7 为本发明阵列基板第二实施例的局部俯视结构示意图 ；
图 8 为图 7 中的 E-E 向剖视结构示意图 ；
图 9 为图 7 中的 F-F 向剖视结构示意图 ；
图 10 为图 7 中的 L-L 向剖视结构示意图 ；
图 11 为本发明阵列基板第三实施例的局部俯视结构示意图 ；
图 12 为图 11 中的 G-G 向剖视结构示意图 ；
图 13 为本发明阵列基板第四实施例的局部俯视结构示意图 ；
图 14 为图 13 中的 H-H 向剖视结构示意图 ；
图 15 为本发明阵列基板一实施方式的局部俯视结构示意图 ；
图 16 为本发明阵列基板的制造方法第一实施例的流程图 ；
图 17 为本发明阵列基板的制造方法第一实施例的局部俯视结构图一 ；
图 18 为图 17 中的 I-I 向剖视结构示意图 ；
图 19 为本发明阵列基板的制造方法第一实施例的局部俯视结构图二 ；
图 20 为图 19 中的 J-J 向剖视结构示意图 ；
图 21 为图 19 中的 K-K 向剖视结构示意图 ；
图 22 为本发明阵列基板的制造方法第二实施例的流程图 ；
图 23 为本发明阵列基板的制造方法第三实施例的流程图 ；
图 24 为本发明阵列基板的制造方法第四实施例的流程图。
图中 ：
1- 衬底基板 2- 栅极扫描线 21- 第一栅极扫描线9CN 101847640 A
说明书31- 第一数据扫描线 41- 第一栅电极 61- 第二绝缘层 9- 源电极 10- 漏电极 11- 钝化层 14- 第一绝缘层 17- 第二漏电极过孔5/11 页22- 第二栅极扫描线 32- 第二数据扫描线 42- 第二栅电极 7- 半导体层 91- 第一源电极 101- 第一漏电极 12- 钝化层过孔 15- 第二源电极过孔 18- 第一源电极过孔3- 数据扫描线 4- 栅电极 6- 栅极绝缘层 8- 掺杂半导体层 92- 第二源电极 102- 第二漏电极 13- 像素电极 16- 第一漏电极过孔 19- 第二钝化层具体实施方式
下面通过具体实施例并结合附图对本发明做进一步的详细描述。
阵列基板第一实施例
图 3 为本发明阵列基板第一实施例的局部俯视结构示意图， 图 4 为图 3 中的 B-B 向剖视结构示意图， 图 5 为图 3 中的 C-C 向剖视结构示意图， 图 6 为图 3 中的 D-D 向剖视结 构示意图。本申请文件各俯视结构示意图中均未示意出栅极绝缘层、 钝化层等绝缘材料层 的图案。如图 3 所示， 该阵列基板包括衬底基板 1， 在衬底基板 1 上呈矩阵形式形成有各单 元像素区。每块单元像素区中设置有一块像素电极 13 和一个驱动开关。衬底基板 1 上横 纵交叉地形成有多条数据扫描线和栅极扫描线 2， 数据扫描线、 栅极扫描线 2 和像素电极 13 之间彼此绝缘。每个像素电极 13 分别通过对应的驱动开关与相邻的数据扫描线和栅极扫 描线 2 相连。 本实施例的阵列基板具体为一种 TFT-LCD 中的阵列基板， 驱动开关具体为 TFT 驱 动开关。每个 TFT 驱动开关包括栅电极、 源电极、 漏电极、 半导体层 7 和掺杂半导体层 8， 各 层的具体结构关系为 ：
栅电极与相邻的栅极扫描线 2 相连， 且与该栅极扫描线 2 同层形成在衬底基板 1 上， 栅电极可以是栅极扫描线 2 的一部分， 或者也可以是从栅极扫描线 2 突出的一部分。栅 极扫描线 2 所在层一般还可以设置有公共电极线， 用以提供公共电压。在栅电极和栅极扫 描线 2 上还覆盖有栅极绝缘层 6， 起到绝缘隔离作用。
在栅极绝缘层 6 上布设有半导体层 7、 掺杂半导体层 8、 源电极、 漏电极和纵向设置 的多条数据扫描线。源电极、 漏电极和数据扫描线一般采用相同的且阻值较低的金属材料 制成。其中， 掺杂半导体层 8 位于半导体层 7 之上， 两者重叠设置， 形成在栅极绝缘层 6 之 上， 且至少部分掺杂半导体层 8 和半导体层 7 覆盖在至少部分栅极扫描线 2 的栅电极部分 上。
源电极与漏电极的端部相对设置， 且相对的端部覆盖在掺杂半导体层 8 和半导体 层 7 之上， 源电极和漏电极之间形成 TFT 沟道。源电极与相邻的数据扫描线相连。源电极、 漏电极、 半导体层 7 和掺杂半导体层 8 上覆盖有第一绝缘层 14， 漏电极与相邻的像素电极 13 相连， 第一绝缘层 14 一般可采用低介电常数的绝缘材料制成， 像素电极 13 通常采用透明 的金属材料， 例如氧化铟锡 (Indium Tin Oxides ； 以下简称 ： ITO)。
在本实施例中， 如图 3 ～ 6 所示， 至少部分相邻列像素电极 13 所连接的两数据扫
描线形成在相邻列像素电极 13 之间， 且两数据扫描线在垂直于衬底基板 1 的方向上至少部 分重叠， 两数据扫描线的重叠部分之间设置有第一绝缘层。
本实施例两数据扫描线重叠设置的结构具体如图 3 ～ 6 所示， 相邻列像素电极 13 所连接的两数据扫描线称为第一数据扫描线 31 和第二数据扫描线 32。第一数据扫描线 31 和第二数据扫描线 32 均直接或间接形成在栅极绝缘层 6 上， 且第一绝缘层 14 形成在第一 数据扫描线 31 和第二数据扫描线 32 之间。第一数据扫描线 31 所连接的源电极可称为第 一源电极 91， 第一数据扫描线 31 与第一源电极 91 同层设置。第二数据扫描线 32 所连接的 源电极可称为第二源电极 92， 第二数据扫描线 32 与第二源电极 92 通过第一绝缘层 14 上的 第二源电极过孔 15 连接。
本实施例具体是将第一数据扫描线 31 至少部分地或全部地重叠设置在第二数据 扫描线 32 之下， 即第一数据扫描线 31 形成在栅极绝缘层 6 和第一绝缘层 14 之间， 第二数 据扫描线 32 形成在第一绝缘层 14 之上。第一数据扫描线 31 所连接的第一源电极 91 和对 应的第一漏电极 101， 以及第二数据扫描线 32 所连接的第二源电极 92 和对应的第二漏电 极 102 均形成在栅极绝缘层 6 和第一绝缘层 14 之间， 与第一数据扫描线 31 同层设置。第 二数据扫描线 32 通过第二源电极过孔 15 与第二源电极 92 相连。像素电极 13 形成在第一 绝缘层 14 和第二数据扫描线 32 之上， 像素电极 13 通过第一绝缘层 14 上的第一漏电极过 孔 16 与第一漏电极 101 相连， 且通过第一绝缘层 14 上的第二漏电极过孔 17 与第二漏电极 102 连接。 像素电极 13 的透明导电材料可以形成在第二数据扫描线 32 的上方， 但是并不起 到像素电极 13 的作用， 同时也不影响第二数据扫描线 32 的工作。 本实施例中， 半导体层 7 和掺杂半导体层 8 是与第一数据扫描线 31 在一次掩膜下 刻蚀形成的， 因此也形成在第一数据扫描线 31 之下， 具体应用中， 仅栅电极与源电极和漏 电极之间的半导体层 7 和掺杂半导体层 8 是发挥其自身作用的。因此， 半导体层 7 和掺杂 半导体层 8 可以如图 4、 5、 6 所示形成在第一数据扫描线 31 之下， 与第一数据扫描线 31 在 一次构图工艺中形成， 或者半导体层 7 和掺杂半导体层 8 的图案也可以独立采用一次构图 工艺形成。
本实施例的技术方案因为数据扫描线的重叠设置， 相当于在整个阵列基板上需要 黑矩阵覆盖的面积减少了部分数据扫描线的宽度， 显然， 阵列基板的开口率得到提高， 液晶 显示器的显示性能可以得到改善。
阵列基板第二实施例
图 7 为本发明阵列基板第二实施例的局部俯视结构示意图， 图 8 为图 7 中的 E-E 向剖视结构示意图， 图 9 为图 7 中的 F-F 向剖视结构示意图， 图 10 为图 7 中的 L-L 向剖视 结构示意图。本实施例中第一数据扫描线 31 位于第二数据扫描线 32 之下， 与上述第一实 施例的区别在于 ： 第一源电极 91、 第一漏电极 101、 第二源电极 92 和第二漏电极 102 形成在 第一绝缘层 14 之上， 与第二数据扫描线 32 同层设置。
在本实施例中， 第一数据扫描线 31 的图案包括突出的一部分， 延伸到掺杂半导体 层 8 之上， 该突出的部分通过第一绝缘层 14 上对应第一源电极 91 的第一源电极过孔 18 与 第一源电极 91 连接， 且第一漏电极 101 通过第一绝缘层 14 上的第一漏电极过孔 16 连接到 掺杂半导体层 8 上， 第二数据扫描线 32 直接与第二源电极 92 相连， 第二源电极 92 通过第 一绝缘层 14 上的第二源电极过孔 15 连接到掺杂半导体层 8 上， 且第二漏电极 102 通过第
一绝缘层 14 上的第二漏电极过孔 17 连接到掺杂半导体层 8 上。像素电极 13 直接与第一 漏电极 101 和第二漏电极 102 相连。
半导体层 7 和掺杂半导体层 8 仍形成在栅极绝缘层 6 之上， 位于第一数据扫描线 31 之下， 或者半导体层 7 和掺杂半导体层 8 可以独立形成， 例如半导体层 7 和掺杂半导体 层 8 可以形成在第一绝缘层 14 上与源电极和漏电极直接连接， 而第一数据扫描线 31 通过 第一绝缘层 14 上的第一源电极过孔 18 与第一源电极 91 连接。
本实施例的技术方案能够通过重叠数据扫描线而减少阵列基板上需要黑矩阵覆 盖的面积， 从而提高开口率， 改善液晶显示器性能。
在上述实施例中， 源电极、 漏电极并不限于与所连接的数据扫描线同层布设， 也可 以均通过第一绝缘层上的过孔连接。或者可以第一源电极、 第一漏电极与第一数据扫描线 同层布设， 第二源电极、 第二漏电极与第二数据扫描线同层布设， 像素电极通过第一绝缘层 上的过孔连接非同层设置的漏电极。从制作工艺的角度考虑， 上述第一实施例为较佳的实 施例方案。
阵列基板第三实施例
图 11 为本发明阵列基板第三实施例的局部俯视结构示意图， 图 12 为图 11 中的 G-G 向剖视结构示意图。本实施例可以第一实施例为基础， 第一数据扫描线 31 至少部分重 叠设置在第二数据扫描线 32 之下， 且阵列基板还包括第二钝化层 19， 形成在第一绝缘层 14 上， 覆盖第二数据扫描线 32。像素电极 13 形成在第二钝化层 19 上， 通过第二钝化层 19 上 的过孔与第一漏电极 101 和第二漏电极 102 分别连接。具体的， 第二钝化层 19 可以形成与 第一漏电极过孔 16 和第二漏电极过孔 17 贯通的过孔， 像素电极 13 通过贯通的过孔连接第 一漏电极 101 和第二漏电极 102。 本实施例的技术方案能够通过重叠数据扫描线而减少阵列基板上需要黑矩阵覆 盖的面积， 从而提高开口率， 改善液晶显示器性能。并且， 设置第二钝化层可以使像素电极 与第二数据扫描线完全隔离开， 以提高显示图像的可靠性。
上述技术方案也可以应用到第二实施例中， 则像素电极可以仅通过第二钝化层上 的对应过孔与漏电极相连。在本发明的上述实施例中， 设置在钝化层上的各过孔是为了连 接上下两层的导电结构， 因此过孔在需要连接的相应位置设置即可。
阵列基板第四实施例
图 13 为本发明阵列基板第四实施例的局部俯视结构示意图， 图 14 为图 13 中的 H-H 向剖视结构示意图。本实施例中数据扫描线 3 间隔设置， 或者也可以重叠设置， 本实施 例与第一实施例的区别在于栅极扫描线的设置方式如下 ：
至少部分相邻行像素电极 13 所连接的两栅极扫描线形成在相邻行像素电极 13 之 间， 且两栅极扫描线在垂直于衬底基板 1 的方向上至少部分重叠， 两栅极扫描线的重叠部 分之间设置有第二绝缘层 61。
具体的， 相邻行像素电极 13 所连接的两栅极扫描线为第一栅极扫描线 21 和第二 栅极扫描线 22。第一栅极扫描线 21 与所连接的第一栅电极 41 同层形成在衬底基板 1 上， 并覆盖在第二绝缘层 61 之下 ； 第二栅极扫描线 22 与所连接的第二栅电极 42 同层形成在第 二绝缘层 61 之上， 并覆盖在栅极绝缘层 6 之下。本实施例中， 第二绝缘层 61 可以是另一个 栅极绝缘层， 主要起到使第一栅极扫描线 21 和第二栅极扫描线 22 绝缘的作用。
栅电极可以通过栅极绝缘层上的过孔与栅极扫描线连接， 但是从制作工艺复杂性 的角度考虑， 同层形成相连的栅电极和栅极扫描线是较佳的技术方案， 并且， 通常可以将栅 极扫描线的一部分作为栅电极。
本实施例的技术方案能够通过重叠栅极扫描线来减少阵列基板上需要黑矩阵覆 盖的面积， 从而提高开口率， 改善液晶显示器性能。
在本发明的上述技术方案中， 驱动开关并不限于为 TFT 驱动开关， 还可以为采用 其他驱动原理设置的开关。 本发明上述实施例中重叠栅极扫描线和数据扫描线的技术方案 可以结合使用， 如图 15 所示， 则可以显著提高液晶显示器的开口率。栅极扫描线的重叠可 以每两行相邻像素电极的栅极扫描线都重叠， 也可以有部分栅极扫描线重叠， 数据扫描线 也可以是部分的数据扫描线重叠， 同样能够达到提高开口率的效果。
阵列基板的制造方法第一实施例
图 16 为本发明阵列基板的制造方法第一实施例的流程图， 该方法包括如下步骤 ：
步骤 A100、 在衬底基板 1 上沉积栅金属层 ；
步骤 A200、 采用构图工艺在栅金属层上刻蚀形成栅电极和栅极扫描线 2 的图案， 栅电极为栅极扫描线 2 中的一部分， 如图 17 和图 18 所示， 图 17 为本发明阵列基板的制造 方法第一实施例的局部俯视结构图一， 图 18 为图 17 中的 I-I 向剖视结构示意图 ；
步骤 A300、 在衬底基板 1 上沉积栅极绝缘层 6， 栅极绝缘层 6 的材料可以为氮化硅 (SiNx) ；
步骤 A400、 在栅极绝缘层 6 上沉积半导体材料层、 掺杂半导体材料层和金属层， 半 导体材料可以为非结晶硅 (a-Si)， 掺杂半导体材料可以为 n 型非结晶硅 (n+a-Si) ；
步骤 A500、 采用构图工艺在半导体材料层、 掺杂半导体材料层和金属层上进行刻 蚀， 在相邻列单元像素区中分别形成半导体层 7、 掺杂半导体层 8、 第一源电极 91、 第一漏电 极 101、 第一数据扫描线 31、 第二源电极 92 和第二漏电极 102 的图案， 第一数据扫描线 31 形成在两列相邻单元像素区之间， 第一源电极 91 连接在第一数据扫描线 31 上， 第一源电极 91 与第二源电极 92 背对设置， 如图 19、 20 和 21 所示， 图 19 为本发明阵列基板的制造方法 第一实施例的局部俯视结构图二， 图 20 为图 19 中的 J-J 向剖视结构示意图， 图 21 为图 19 中的 K-K 向剖视结构示意图 ；
步骤 A600、 在衬底基板 1 上沉积第一绝缘层 14， 并在第一绝缘层 14 对应第一漏电 极 101、 第二漏电极 102 和第二源电极 92 的上方形成过孔， 即第一漏电极过孔 16、 第二漏电 极过孔 17 和第二源电极过孔 15 ；
步骤 A700、 在第一绝缘层 14 上依次沉积金属层和透明导电材料层， 可以采用两次 构图工艺分别刻蚀形成第二数据扫描线 32 和像素电极 13 的图案， 或者可以先沉积透明导 电材料层再沉积金属层， 而后通过两次刻蚀形成第二数据扫描线 32 和像素电极 13 的图案。 第二数据扫描线 32 和第一数据扫描线 31 在垂直衬底基板 1 的方向上至少部分重叠， 像素 电极 13 通过第一绝缘层 13 的第一漏电极过孔 16 与第一漏电极 101 连接， 通过第二漏电极 过孔 17 与第二漏电极 102 连接， 第二数据扫描线 32 通过第一绝缘层 14 的第二源电极过孔 15 与第二源电极 92 连接， 可参见图 3 ～ 6 所示。
本实施例的技术方案适用于制作本发明的阵列基板， 因为数据扫描线的重叠设 置， 相当于在整个阵列基板上需要黑矩阵覆盖的面积减少了部分数据扫描线的宽度， 显然，阵列基板的开口率得到提高， 液晶显示器的显示性能可以得到改善。
在上述步骤 A700 中， 在第一绝缘层上沉积金属层和透明导电材料层， 采用构图工 艺刻蚀形成第二数据扫描线和像素电极的图案具体还可以采用下述步骤实现 ：
步骤 A701、 在第一绝缘层 14 上沉积金属层， 采用构图工艺刻蚀形成第二数据扫描 线 32 的图案， 第二数据扫描线 32 和第一数据扫描线 31 在垂直衬底基板 1 的方向上至少部 分重叠， 第二数据扫描线 32 通过第一绝缘层 14 的第二源电极过孔 15 与第二源电极 92 连 接；
步骤 A702、 在衬底基板 1 上沉积第二钝化层 19， 覆盖第二数据扫描线 32， 并在第二 钝化层 19 对应第一漏电极 101 的上方形成第一漏电极过孔 16， 对应第二漏电极 102 的上方 形成第二漏电极过孔 17 ；
步骤 A703、 在第二钝化层 19 上沉积透明导电材料层 ；
步骤 A704、 采用构图工艺在透明导电材料层上刻蚀形成像素电极 13 的图案， 像素 电极 13 通过第一绝缘层 14 和第二钝化层 19 上的过孔与第一漏电极 101 和第二漏电极 102 连接， 可以参见图 11 和图 12 所示。
上述技术方案可以用于制作本发明阵列基板第三实施例， 同样能够减少数据扫描 线需要覆盖的面积， 提高液晶显示器开口率。
阵列基板的制造方法第二实施例
图 22 为本发明阵列基板的制造方法第二实施例的流程图， 该方法可以制造本发 明阵列基板第二实施例， 可参见图 7 ～ 10 所示， 该方法包括如下步骤 ：
步骤 C100、 在衬底基板 1 上沉积栅金属层 ；
步骤 C200、 采用构图工艺在栅金属层上刻蚀形成栅电极和栅极扫描线 2 的图案 ；
步骤 C300、 在衬底基板 1 上沉积栅极绝缘层 6 ；
步骤 C400、 在栅极绝缘层 6 上沉积半导体材料层、 掺杂半导体材料层和金属层 ；
步骤 C500、 采用构图工艺在半导体材料层、 掺杂半导体材料层和金属层上进行刻 蚀， 在相邻列单元像素区中分别形成半导体层 7、 掺杂半导体层 8 和第一数据扫描线 31 的图 案， 第一数据扫描线 31 形成在两列相邻单元像素区之间， 且第一数据扫描线 31 的图案延伸 突出到掺杂半导体层 8 的图案之上 ；
步骤 C600、 在衬底基板 1 上沉积第一绝缘层 14， 并在第一绝缘层 14 对应掺杂半导 体层 8 的上方分别形成过孔， 即第一源电极过孔 18、 第一漏电极过孔 16、 第二源电极过孔 15 和第二漏电极过孔 17 ；
步骤 C700、 在第一绝缘层 14 上沉积金属层， 采用构图工艺刻蚀形成第一源电极 91、 第一漏电极 101、 第二源电极 92、 第二漏电极 102 和第二数据扫描线 32 的图案， 第一源 电极 91 通过第一绝缘层 14 上的第一源电极过孔 18 与第一数据扫描线 31 的突出部分连 接， 第一漏电极 101、 第二源电极 92 和第二漏电极 102 分别通过第一绝缘层 14 上的第一漏 电极过孔 16、 第二源电极过孔 15 和第二漏电极过孔 17 连接到掺杂半导体层 8 上， 第二数据 扫描线 32 和第一数据扫描线 31 在垂直衬底基板 1 的方向上至少部分重叠， 第一源电极 91 与第二源电极 92 分设在第二数据扫描线 32 的两侧 ；
步骤 C800、 沉积透明导电材料层， 采用构图工艺刻蚀形成像素电极 13 的图案， 像 素电极 13 与第一漏电极 101 和第二漏电极 102 分别连接。阵列基板的制造方法第三实施例
图 23 为本发明阵列基板的制造方法第三实施例的流程图， 该方法所制造的阵列 基板可参考图 13 和图 14 所示， 且该方法包括如下步骤 ：
步骤 B100、 在衬底基板 1 上沉积第一栅金属层 ；
步骤 B200、 采用构图工艺在第一栅金属层上刻蚀形成第一栅电极 41 和第一栅极 扫描线 21 的图案， 第一栅极扫描线 21 形成在相邻行单元像素区之间 ；
步骤 B300、 在衬底基板 1 上沉积第二绝缘层 61 ；
步骤 B400、 在第二绝缘层 61 上沉积第二栅金属层 ；
步骤 B500、 采用构图工艺在第二栅金属层上刻蚀形成第二栅电极 42 和第二栅极 扫描线 22 的图案， 第二栅极扫描线 22 与第一栅极扫描线 21 在垂直衬底基板 1 的方向上至 少部分重叠， 第一栅电极 41 和第二栅电极 42 背对设置 ；
步骤 B600、 在衬底基板 1 上沉积栅极绝缘层 6 ；
步骤 B700、 在栅极绝缘层 6 上沉积半导体材料层、 掺杂半导体材料层和金属层 ；
步骤 B800、 采用构图工艺在半导体材料层、 掺杂半导体材料层和金属层上刻蚀形 成半导体层 7、 掺杂半导体层 8、 源电极 9、 漏电极 10 和数据扫描线 3 的图案 ； 步骤 B900、 在衬底基板 1 上沉积钝化层 11， 并在钝化层 11 对应漏电极 10 的上方 形成钝化层过孔 12 ；
步骤 B1000、 在钝化层 11 上沉积透明导电材料层 ；
步骤 B1100、 采用构图工艺在透明导电材料层上刻蚀形成像素电极 13 的图案， 像 素电极 13 通过钝化层过孔 12 与漏电极 10 相连。
本实施例的技术方案可以制造本发明阵列基板第四实施例， 本实施例的技术方案 能够通过重叠栅极扫描线来减少阵列基板上需要黑矩阵覆盖的面积， 从而提高开口率， 改 善液晶显示器性能。
阵列基板的制造方法第四实施例
图 24 为本发明阵列基板的制造方法第四实施例的流程图， 该方法所制造的阵列 基板可参考图 15 所示， 且该方法可以结合上述阵列基板的制造方法第一实施例和第三实 施例的技术方案， 具体包括如下步骤 ：
步骤 B100、 在衬底基板上沉积第一栅金属层 ；
步骤 B200、 采用构图工艺在第一栅金属层上刻蚀形成第一栅电极和第一栅极扫描 线的图案， 第一栅极扫描线形成在相邻行单元像素区之间 ；
步骤 B300、 在衬底基板上沉积第二绝缘层 ；
步骤 B400、 在第二绝缘层上沉积第二栅金属层 ；
步骤 B500、 采用构图工艺在第二栅金属层上刻蚀形成第二栅电极和第二栅极扫描 线的图案， 第二栅极扫描线与第一栅极扫描线在垂直衬底基板的方向上至少部分重叠， 第 一栅电极和第二栅电极背对设置 ；
步骤 A300、 在衬底基板上沉积栅极绝缘层 ；
步骤 A400、 在栅极绝缘层上沉积半导体材料层、 掺杂半导体材料层和金属层 ；
步骤 A500、 采用构图工艺在半导体材料层、 掺杂半导体材料层和金属层上进行刻 蚀， 在相邻列单元像素区中分别形成半导体层、 掺杂半导体层、 第一源电极、 第一漏电极、 第
一数据扫描线、 第二源电极和第二漏电极的图案， 第一数据扫描线形成在两列相邻单元像 素区之间， 第一源电极连接在第一数据扫描线上， 第一源电极与第二源电极背对设置 ；
步骤 A600、 在衬底基板上沉积第一绝缘层， 并在第一绝缘层对应第一漏电极、 第二 漏电极和第二源电极的上方形成过孔， 即第一漏电极过孔、 第二漏电极过孔和第二源电极 过孔 ；
步骤 A700、 在第一绝缘层上依次沉积金属层和透明导电材料层， 可以采用两次构 图工艺分别刻蚀形成第二数据扫描线和像素电极的图案， 或者可以先沉积透明导电材料层 再沉积金属层， 而后通过两次刻蚀形成第二数据扫描线和像素电极的图案， 像素电极通过 第一绝缘层和第二钝化层上的过孔与第一漏电极和第二漏电极连接， 第二数据扫描线和第 一数据扫描线至少部分重叠。
本发明的阵列基板， 以及本发明阵列基板的制造方法所制造的阵列基板可以有效 提高开口率， 以 19 英寸宽屏 (Winch) 为例， 如果其数据扫描线的宽度为 5.5 微米， 则采用本 发明的技术方案可以提高开口率 15％左右。
液晶面板实施例
本发明液晶面板实施例中， 该液晶面板包括本发明任一实施例的阵列基板， 还包 括一彩膜基板， 阵列基板与彩膜基板对盒设置， 且阵列基板与彩膜基板之间填充有液晶层 ； 彩膜基板的衬底基板上布设有黑矩阵， 黑矩阵包括间隔形成的第一线条和第二线条， 第一 线条对应设置在数据扫描线和栅极扫描线的上方， 第二线条的宽度小于第一线条的宽度。 黑矩阵由横纵交叉的线条组成， 以往黑矩阵的线条与数据扫描线和栅极扫描线的 宽度对应， 在本实施例中， 由于在阵列基板上的数据扫描线和 / 或栅极扫描线是间隔地形 成在两像素电极之间的， 所以在间隔中没有数据扫描线或栅极扫描线形成的两像素电极之 间， 可以根据需要选择性地设置挡光条， 且在彩膜基板上对应形成宽度减小的第二线条， 在 数据扫描线和栅极扫描线的上方仍对应以应有宽度的第一线条遮挡。
由于采用了本发明的阵列基板， 部分数据扫描线和栅极扫描线重叠设置， 因此可 以相应的减少彩膜基板上黑矩阵的面积， 从而提高液晶显示器的开口率。
最后应说明的是 ： 以上实施例仅用以说明本发明的技术方案， 而非对其限制 ； 尽 管参照前述实施例对本发明进行了详细的说明， 本领域的普通技术人员应当理解 ： 其依然 可以对前述各实施例所记载的技术方案进行修改， 或者对其中部分技术特征进行等同替 换； 而这些修改或者替换， 并不使相应技术方案的本质脱离本发明各实施例技术方案的精 神和范围。