《TFTLCD阵列基板及其制造方法.pdf》由会员分享，可在线阅读，更多相关《TFTLCD阵列基板及其制造方法.pdf（21页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN101995713A43申请公布日20110330CN101995713ACN101995713A21申请号200910091491422申请日20090821G02F1/1362200601G02F1/1368200601H01L21/8220060171申请人北京京东方光电科技有限公司地址100176北京市经济技术开发区西环中路8号72发明人郭建周伟峰明星陈永肖光辉74专利代理机构北京同立钧成知识产权代理有限公司11205代理人曲鹏54发明名称TFTLCD阵列基板及其制造方法57摘要本发明涉及一种TFTLCD阵列基板及其制造方法。阵列基板包括形成在基板上的栅线、数据线、像。
2、素电极和薄膜晶体管，所述薄膜晶体管之间设置有将寄生区域包含在内的空腔，所述寄生区域为漏电极与栅电极之间的重叠区域。所述栅线和栅电极形成在基板上，其上形成有绝缘层，所述空腔由所述绝缘层上开设的凹槽形成。本发明通过在漏电极与栅电极的重叠区域内形成空腔结构，减小了漏电极与栅电极之间介质层的介电常数，有效地减小了寄生电容，进而有效降低了像素电极产生的跳变电压。跳变电压的减小还可以有效降低各个像素电极跳变电压的不均匀，消除了各种类型水印缺陷的发生。本发明技术手段简单，易于实施，具有广泛的应用前景。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书9页附图9页CN10199。
3、5718A1/2页21一种TFTLCD阵列基板，包括形成在基板上的栅线、数据线、像素电极和薄膜晶体管，其特征在于，所述薄膜晶体管的漏电极与栅电极之间设置有将寄生区域包含在内的空腔，所述寄生区域为漏电极与栅电极之间的重叠区域。2根据权利要求1所述的TFTLCD阵列基板，其特征在于，所述栅线和栅电极形成在基板上，其上形成有绝缘层，所述空腔由所述绝缘层上开设的凹槽形成。3根据权利要求2所述的TFTLCD阵列基板，其特征在于，所述漏电极的上侧边缘和下侧边缘位于所述凹槽的上侧边缘和下侧边缘所限定的区域之内，所述漏电极的内侧边缘和外侧边缘位于所述凹槽的内侧边缘和外侧边缘所限定的区域之内，所述漏电极的外侧边。
4、缘、上侧边缘和下侧边缘的下方形成有支撑条，支撑条之间形成所述空腔。4根据权利要求2所述的TFTLCD阵列基板，其特征在于，所述漏电极的上侧边缘和下侧边缘位于所述凹槽的上侧边缘和下侧边缘所限定的区域之内，所述漏电极的外侧边缘位于所述绝缘层之上，所述漏电极的上侧边缘和下侧边缘的下方形成有支撑条，支撑条之间形成所述空腔。5根据权利要求3所述的TFTLCD阵列基板，其特征在于，所述漏电极的外侧边缘与所述凹槽的外侧边缘之间的距离为15M2M。6根据权利要求3或4所述的TFTLCD阵列基板，其特征在于，所述漏电极的上侧边缘与所述凹槽的上侧边缘之间的距离为15M2M，所述漏电极的下侧边缘与所述凹槽的下侧边缘。
5、之间的距离为15M2M。7根据权利要求3或4所述的TFTLCD阵列基板，其特征在于，所述支撑条由钝化层形成。8根据权利要求25中任一权利要求所述的TFTLCD阵列基板，其特征在于，所述绝缘层为树脂绝缘层、具有感光性质的树脂绝缘层或SINX绝缘层。9一种TFTLCD阵列基板制造方法，其特征在于，包括步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅电极和栅线的图形；步骤2、在完成前述步骤的基板上形成开设有凹槽的绝缘层，所述凹槽设置在包含寄生区域的位置，并在凹槽内形成填充光刻胶图形，所述寄生区域为漏电极与栅电极之间的重叠区域；步骤3、在完成前述步骤的基板上沉积半导体薄膜、掺杂半导体薄膜和源漏金。
6、属薄膜，通过构图工艺形成包括有源层、数据线、源电极、漏电极和TFT沟道的图形，同时去除所述凹槽内的填充光刻胶；步骤4、在完成前述步骤的基板上沉积钝化层，并在漏电极的边缘的下方形成支撑条图形，通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔位于漏电极的所在位置；步骤5、在完成前述步骤的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极的图形，所述像素电极通过钝化层过孔与漏电极连接。10根据权利要求9所述的TFTLCD阵列基板制造方法，其特征在于，所述步骤2包括采用旋转涂覆的方法涂覆一层树脂绝缘层；采用普通掩模板通过构图工艺在树脂绝缘层表面形成凹槽图形，所述凹槽设置在包含寄生区域的位置；在树。
7、脂绝缘层上涂覆一层光刻胶；权利要求书CN101995713ACN101995718A2/2页3在凹槽内形成填充光刻胶图形。11根据权利要求9所述的TFTLCD阵列基板制造方法，其特征在于，所述步骤2包括采用旋转涂覆的方法涂覆一层具有感光性质的树脂绝缘层；采用普通掩模板对具有感光性质的树脂绝缘层进行曝光，显影处理后在具有感光性质的树脂绝缘层表面形成凹槽图形，所述凹槽设置在包含寄生区域的位置；在具有感光性质的树脂绝缘层上涂覆一层光刻胶；在凹槽内形成填充光刻胶图形。12根据权利要求10或11所述的TFTLCD阵列基板制造方法，其特征在于，所述在凹槽内形成填充光刻胶图形包括采用普通掩模板对光刻胶进行曝。
8、光，显影后使光刻胶形成光刻胶完全保留区域和光刻胶完全去除区域，光刻胶完全保留区域对应于凹槽所在区域，光刻胶完全去除区域对应于凹槽以外区域；采用灰化工艺去除凹槽上部的光刻胶，保留凹槽内的光刻胶，形成填充在凹槽内的填充光刻胶图形。权利要求书CN101995713ACN101995718A1/9页4TFTLCD阵列基板及其制造方法技术领域0001本发明涉及一种薄膜晶体管液晶显示器及其制造方法，尤其是一种TFTLCD阵列基板及其制造方法。背景技术0002薄膜晶体管液晶显示器THINFILMTRANSISTORLIQUIDCRYSTALDISPLAY，简称TFTLCD具有体积小，功耗低、无辐射等特点，在。
9、当前的平板显示器市场占据了主导地位。TFTLCD主要由对盒在一起并将液晶夹设其间的阵列基板和彩膜基板构成，阵列基板上形成有相互交叉并限定了像素区域的栅线和数据线，每个像素区域中设置有薄膜晶体管和像素电极，彩膜基板上形成有黑矩阵、彩色树脂图形和公共电极。现有TFTLCD结构中，由于薄膜晶体管中漏电极与栅电极之间存在一定的交叠面积，形成寄生电容，当TFTLCD工作时，该寄生电容使像素电极产生跳变电压。产生跳变电压的过程具体为当向某一行栅线施加开启电压时，该栅线从关断电压VOFF跃变到开启电压VON，该栅线连接的薄膜晶体管打开，薄膜晶体管的源电极和漏电极导通，使数据线上的数据电压传送到像素电极上，即。
10、像素电极开始充电，像素电极电压开始上升并很快接近于数据电压；当像素电极充电结束后，该栅线上的电压跃变回关断电压VOFF，薄膜晶体管关断，在该过程中寄生电容使像素电极产生跳变电压，且跳变电压的大小与寄生电容的电容值成正比。0003研究表明，跳变电压的存在会使像素电极的极性发生改变，导致正负极性的电压差不一致，影响显示质量，同时如果各个像素电极的跳变电压不均匀，则使画面显示灰度不均匀，产生各种类型的水印MURA缺陷。发明内容0004本发明的目的是提供一种TFTLCD阵列基板及其制造方法，可有效减小寄生电容，进而有效降低像素电极产生的跳变电压。0005为实现上述目的，本发明提供了一种TFTLCD阵列。
11、基板，包括形成在基板上的栅线、数据线、像素电极和薄膜晶体管，所述薄膜晶体管的漏电极与栅电极之间设置有将寄生区域包含在内的空腔，所述寄生区域为漏电极与栅电极之间的重叠区域。0006所述栅线和栅电极形成在基板上，其上形成有绝缘层，所述空腔由所述绝缘层上开设的凹槽形成。0007所述漏电极的上侧边缘和下侧边缘位于所述凹槽的上侧边缘和下侧边缘所限定的区域之内，所述漏电极的内侧边缘和外侧边缘位于所述凹槽的内侧边缘和外侧边缘所限定的区域之内，所述漏电极的外侧边缘、上侧边缘和下侧边缘的下方形成有支撑条，支撑条之间形成所述空腔。0008所述漏电极的上侧边缘和下侧边缘位于所述凹槽的上侧边缘和下侧边缘所限定的区域之。
12、内，所述漏电极的外侧边缘位于所述绝缘层之上，所述漏电极的上侧边缘和下侧边缘的下方形成有支撑条，支撑条之间形成所述空腔。说明书CN101995713ACN101995718A2/9页50009所述漏电极的外侧边缘与所述凹槽的外侧边缘之间的距离为15M2M。0010所述漏电极的上侧边缘与所述凹槽的上侧边缘之间的距离为15M2M，所述漏电极的下侧边缘与所述凹槽的下侧边缘之间的距离为15M2M。0011所述支撑条由钝化层形成。0012在上述技术方案基础上，所述绝缘层为树脂绝缘层、具有感光性质的树脂绝缘层或SINX绝缘层。0013为了实现上述目的，本发明还提供了一种TFTLCD阵列基板制造方法，包括00。
13、14步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅电极和栅线的图形；0015步骤2、在完成前述步骤的基板上形成开设有凹槽的绝缘层，所述凹槽设置在包含寄生区域的位置，并在凹槽内形成填充光刻胶图形，所述寄生区域为漏电极与栅电极之间的重叠区域；0016步骤3、在完成前述步骤的基板上沉积半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，通过构图工艺形成包括有源层、数据线、源电极、漏电极和TFT沟道的图形，同时去除所述凹槽内的填充光刻胶；0017步骤4、在完成前述步骤的基板上沉积钝化层，并在漏电极的边缘的下方形成支撑条图形，通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔位于漏电极的所在位置；001。
14、8步骤5、在完成前述步骤的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极的图形，所述像素电极通过钝化层过孔与漏电极连接。0019所述步骤2可以包括0020采用旋转涂覆的方法涂覆一层树脂绝缘层；0021采用普通掩模板通过构图工艺在树脂绝缘层表面形成凹槽图形，所述凹槽设置在包含寄生区域的位置；0022在树脂绝缘层上涂覆一层光刻胶；0023在凹槽内形成填充光刻胶图形。0024所述步骤2也可以包括0025采用旋转涂覆的方法涂覆一层具有感光性质的树脂绝缘层；0026采用普通掩模板对具有感光性质的树脂绝缘层进行曝光，显影处理后在具有感光性质的树脂绝缘层表面形成凹槽图形，所述凹槽设置在包含寄生区域的位。
15、置；0027在具有感光性质的树脂绝缘层上涂覆一层光刻胶；0028在凹槽内形成填充光刻胶图形。0029其中，所述在凹槽内形成填充光刻胶图形包括采用普通掩模板对光刻胶进行曝光，显影后使光刻胶形成光刻胶完全保留区域和光刻胶完全去除区域，光刻胶完全保留区域对应于凹槽所在区域，光刻胶完全去除区域对应于凹槽以外区域；采用灰化工艺去除凹槽上部的光刻胶，保留凹槽内的光刻胶，形成填充在凹槽内的填充光刻胶图形。0030本发明提供了一种TFTLCD阵列基板及其制造方法，通过在漏电极与栅电极的重叠区域内形成空腔结构，减小了漏电极与栅电极之间介质层的介电常数，有效地减小了寄生电容，进而有效降低了像素电极产生的跳变电压。。
16、跳变电压的减小还可以有效降低各个像素电极跳变电压的不均匀，消除了各种类型水印缺陷的发生。本发明技术手段简单，易于说明书CN101995713ACN101995718A3/9页6实施，具有广泛的应用前景。附图说明0031图1为本发明TFTLCD阵列基板第一实施例的平面图；0032图2为图1中A1A1向的剖面图；0033图3为本发明TFTLCD阵列基板第一实施例第一次工艺后的平面图；0034图4为图3中A2A2向的剖面图；0035图5为本发明TFTLCD阵列基板第一实施例第二次工艺后的平面图；0036图6为图5中A3A3向的剖面图；0037图7为本发明TFTLCD阵列基板第一实施例第三次工艺后的平。
17、面图；0038图8为图7中A4A4向的剖面图；0039图9为本发明TFTLCD阵列基板第一实施例第四次工艺后的平面图；0040图10为图9中A5A5向的剖面图；0041图11为图9中B1B1向的剖面图；0042图12为本发明TFTLCD阵列基板第二实施例的平面图；0043图13为图12中C1C1向的剖面图；0044图14为本发明TFTLCD阵列基板制造方法的流程图；0045图15为本发明TFTLCD阵列基板制造方法第一实施例的流程图；0046图16为本发明TFTLCD阵列基板制造方法第二实施例的流程图。0047附图标记说明00481基板；2栅电极；3树脂绝缘层；00494半导体层；5掺杂半导体。
18、层；6源电极；00507漏电极；8钝化层；9钝化层过孔；005110空腔；11栅线；12数据线；005213像素电极；14公共电极线；8A支撑条；005310A凹槽；10B填充光刻胶。具体实施方式0054下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。附图中各层薄膜厚度和区域大小形状不反映TFTLCD阵列基板的真实比例，目的只是示意说明本发明内容。0055图1为本发明TFTLCD阵列基板第一实施例的平面图，所反映的是一个像素单元的结构，图2为图1中A1A1向的剖面图。如图1和图2所示，本实施例TFTLCD阵列基板的主体结构包括形成在基板1上的栅线11、数据线12、公共电极线14、像。
19、素电极13和薄膜晶体管，相互垂直并交叉的栅线11和数据线12定义了像素区域，薄膜晶体管和像素电极13形成在像素区域内，栅线11用于向薄膜晶体管提供开启或关断电压，薄膜晶体管用于控制数据线12向像素电极13提供数据电压，公共电极线14用于与像素电极13一起构成存储电容，薄膜晶体管的漏电极与栅电极之间设置有将寄生区域包含在内的空腔10，以有效减小薄膜晶体管的寄生电容。本发明中，寄生区域是指漏电极与栅电极之间的重叠区域。具说明书CN101995713ACN101995718A4/9页7体地，本实施例TFTLCD阵列基板包括形成在基板1上的栅电极2、栅线11和公共电极线14，栅电极2与栅线11连接；树。
20、脂绝缘层3形成在栅电极2、栅线11和公共电极线14上并覆盖整个基板1；有源层包括半导体层4和掺杂半导体层5形成在树脂绝缘层3上并位于栅电极2的上方；源电极6和漏电极7形成在有源层上，源电极6的一端位于栅电极2的上方，另一端与数据线12连接，漏电极7的一端位于栅电极2的上方，另一端与像素电极13连接，源电极6与漏电极7之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使TFT沟道区域的半导体层4暴露出来；钝化层8形成在数据线12、源电极6、漏电极7和TFT沟道区域上并覆盖整个基板1，在漏电极7位置开设有钝化层过孔9；像素电极13形成在钝化层8上，像。
21、素电极13通过钝化层过孔9与漏电极7连接。本实施例空腔10开设在树脂绝缘层3上，位于漏电极7的下方，并将寄生区域包含在内。具体地，空腔10由树脂绝缘层3上开设的凹槽形成，对于矩形或类似矩形状的漏电极7和凹槽来说，凹槽的长度和宽度均大于寄生区域的长度和宽度，其位置关系为漏电极7具有位于栅电极2上方一端的内侧边缘、与内侧边缘相对的外侧边缘、靠近栅线11的上侧边缘和与上侧边缘相对的下侧边缘，漏电极7的外侧边缘位于凹槽外侧的树脂绝缘层3上，漏电极7的内侧边缘、上侧边缘和下侧边缘均位于凹槽所在区域内，且漏电极7的上侧边缘和下侧边缘的下方分别设置有由钝化层形成的支撑条，支撑条之间形成空腔10。0056本实。
22、施例提供了一种TFTLCD阵列基板，通过在漏电极与栅电极之间的栅绝缘层上开设空腔结构，可有效减小寄生电容。研究表明，寄生电容的计算公式为其中CGD为寄生电容，0为真空介电常数，N为介质层介电常数，A为漏电极与栅电极的重叠面积，D0为漏电极与栅电极的垂直距离，由此可见，寄生电容与介质层介电常数成正比。现有结构中，漏电极与栅电极之间的介质层为绝缘层。本实施例中，漏电极与栅电极之间的介质层由绝缘层和空气二部分构成，因此本实施例空腔结构实际上改变了漏电极与栅电极之间介质的结构形式，本实施例介质层的介电常数小于现有结构介质层的介电常数，因此有效地减小了寄生电容。0057图3图11为本发明TFTLCD阵列。
23、基板第一实施例制造过程的示意图，可进一步说明本实施例的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀和光刻胶剥离等工艺，光刻胶以正性光刻胶为例。0058图3为本发明TFTLCD阵列基板第一实施例第一次工艺后的平面图，所反映的是一个像素单元的结构，图4为图3中A2A2向的剖面图。采用磁控溅射或热蒸发的方法，在基板1如玻璃基板或石英基板上沉积一层栅金属薄膜，采用普通掩模板通过构图工艺形成包括栅电极2、栅线11和公共电极线14的图形，栅电极2与栅线11连接，公共电极线14与栅线11平行，如图3和图4所示。0059图5为本发明TFTLCD阵列基板第一实施例第二次工艺后的平。
24、面图，所反映的是一个像素单元的结构，图6为图5中A3A3向的剖面图。在完成上述图3构图的基板上，首先，采用旋转涂覆的方法涂覆一层树脂绝缘层3，树脂绝缘层3具有平整的表面，之后采用普通掩模板通过构图工艺在树脂绝缘层3表面形成凹槽10A图形，凹槽10A设置在包含寄生区域的位置。接着在树脂绝缘层3上涂覆一层光刻胶，采用普通掩模板对光刻胶进行曝光，显影后使光刻胶形成光刻胶完全保留区域和光刻胶完全去除区域，光刻胶完全保留区说明书CN101995713ACN101995718A5/9页8域对应于凹槽10A所在区域，光刻胶完全去除区域对应于凹槽10A以外区域，采用灰化工艺去除凹槽10A上部的光刻胶，保留凹槽。
25、10A内的光刻胶，形成填充在凹槽10A内的填充光刻胶10B图形，如图5和图6所示。由于本实施例在树脂绝缘层3表面形成凹槽10A的目的是减小漏电极与栅电极之间介质层的介电常数，因此实际应用中，在保证树脂绝缘层具有绝缘性能的前提下，尽可能增加凹槽10A的深度，在保证栅电极与半导体层之间绝缘的前提下，也可以完全去除凹槽10A中的树脂绝缘层直到暴露出栅电极的一部分。本次构图工艺中，通过将形成填充光刻胶10B的曝光图形设置成与形成凹槽10A的曝光图形相反，即可完成上述构图过程，填充光刻胶10B的表面与树脂绝缘层3的表面维持比较小的高度差。0060图7为本发明TFTLCD阵列基板第一实施例第三次工艺后的平。
26、面图，所反映的是一个像素单元的结构，图8为图7中A4A4向的剖面图。在完成上述图5构图的基板上，首先采用PECVD方法沉积半导体薄膜和掺杂半导体薄膜，接着采用磁控溅射或热蒸发的方法沉积源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括有源层、数据线12、源电极6、漏电极7和TFT沟道区域的图形，同时去除凹槽10A内的填充光刻胶10B，如图7和图8所示。本次构图工艺后，包括半导体层4和掺杂半导体层5的有源层形成在树脂绝缘层3上并位于栅电极2的上方；源电极6和漏电极7形成在有源层上，源电极6的一端位于栅电极2的上方，另一端与数据线12连接，漏电极7的一端位于栅电极2的上方，与源电极6相对设。
27、置，源电极6与漏电极7之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使TFT沟道区域的半导体层4暴露出来。对于矩形或类似矩形状的漏电极7和凹槽10A来说，本实施例凹槽10A的面积大于寄生区域的面积，即凹槽10A的面积大于漏电极与栅电极重叠区域的面积，凹槽10A的宽度大于漏电极7的宽度。本发明中，设定A4A4剖面线方向为长度方向，A4A4剖面线的垂直方向为宽度方向。其位置关系为漏电极7具有位于栅电极2上方一端的内侧边缘A1、与内侧边缘A1相对的外侧边缘B1、靠近栅线11的上侧边缘C1和与上侧边缘C1相对的下侧边缘D1，同样的，凹槽10A具有位于。
28、栅电极2上方一端的内侧边缘A2、与内侧边缘A2相对的外侧边缘B2、靠近栅线11的上侧边缘C2和与上侧边缘C2相对的下侧边缘D2，本次构图工艺后，漏电极7的内侧边缘A1位于凹槽10A的内侧边缘A2之内即位于凹槽10A的内例边缘A2与外侧边缘B2所限定的区域之内，漏电极7的外侧边缘B1位于凹槽10A的外侧边缘B2之外即位于凹槽10A外侧的树脂绝缘层3上，漏电极7的上侧边缘C1和下侧边缘D2均位于凹槽10A的上侧边缘C2和下侧边缘D2之内即位于凹槽10A的上侧边缘C2和下侧边缘D2所限定的区域之内。也就是说，漏电极7的外侧边缘B1由树脂绝缘层3支撑，由于漏电极7的下方形成有跨设凹槽10A的内侧边缘A。
29、2和外侧边缘B2的半导体层4和掺杂半导体层5，因此半导体层4、掺杂半导体层5和树脂绝缘层3形成了支撑漏电极7的结构。0061本次工艺是一种多步刻蚀工艺，具体说明如下。首先依次沉积半导体薄膜和掺杂半导体薄膜，接着沉积源漏金属薄膜。之后在源漏金属薄膜上涂覆一层光刻胶。采用半色调或灰色调掩模板曝光，使光刻胶形成完全曝光区域、未曝光区域和部分曝光区域；未曝光区域对应于数据线、源电极和漏电极图形所在区域，部分曝光区域对应于TFT沟道区域图形所在区域，完全曝光区域对应于上述图形以外的区域。显影处理后，未曝光区域的光刻胶厚度没有变化，形成光刻胶完全保留区域，完全曝光区域的光刻胶被完全去除，形成光刻说明书CN。
30、101995713ACN101995718A6/9页9胶完全去除区域，部分曝光区域的光刻胶厚度减少，形成光刻胶部分保留区域。通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，形成包括有源层和数据线的图形。通过灰化工艺去除光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜。通过第二次刻蚀工艺完全刻蚀掉光刻胶部分保留区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，形成包括源电极、漏电极和TFT沟道区域脉冲电极的图形。此时，数据线、源电极和漏电极的上方以及凹槽内保留有光刻胶，由于漏电极的上侧边缘C1和下侧边缘D2均位于凹槽10A的上侧边缘。
31、C2和下侧边缘D2之内，即凹槽内的填充光刻胶部分暴露在外面，因此通过剥离光刻胶工艺，不仅可以剥离数据线、源电极和漏电极上方剩余的光刻胶，还可以将凹槽内的填充光刻胶去除，形成本实施例漏电极下方的凹槽结构。0062图9为本发明TFTLCD阵列基板第一实施例第四次工艺后的平面图，所反映的是一个像素单元的结构，图10为图9中A5A5向的剖面图，图11为图9中B1B1向的剖面图。在完成上述图7构图的基板上，采用PECVD方法沉积一层钝化层8，沉积中在漏电极7的上侧边缘和下侧边缘的下方形成支撑条8A图形，使支撑条8A起到支撑漏电极7边缘的作用，采用普通掩模板通过构图工艺形成包括钝化层过孔9的图形，钝化层过。
32、孔9位于漏电极7所在位置，钝化层过孔9内暴露出漏电极7的表面，如图9图11所示。本次构图工艺中，由于钝化层采用化学气相沉积方法沉积，因此在沉积过程中，不仅凹槽10A内沉积有钝化层，而且钝化层会在凹槽10A内产生横向扩展，在漏电极的上侧边缘和下侧边缘附近扩展出一定宽度的钝化层，形成本实施例支撑漏电极的支撑条结构，支撑条结构可以起到增加结构稳定性和刚性的作用，支撑条之间形成本实施例空腔10，凹槽10A内的钝化层同时也起到保护作用。实际应用中，为了在凹槽10A内形成支撑条，漏电极7的上侧边缘与凹槽10A的上侧边缘之间的距离可以设置为15M2M，漏电极7的下侧边缘与凹槽10A的下侧边缘之间的距离可以设。
33、置为15M2M，同时通过控制沉积工艺参数，使支撑条的宽度达到2M4M。在形成钝化层过孔图形过程中，还同时在栅线接口区域栅线PAD形成有栅线接口过孔和在数据线接口区域数据线PAD形成有数据线接口过孔的图形，栅线接口过孔和数据线接口过孔图形的结构和形成工艺已广泛应用于目前的构图工艺中。0063最后，在完成图9构图的基板上，采用磁控溅射或热蒸发的方法沉积透明导电薄膜，采用普通掩模板通过构图工艺形成包括像素电极13的图形，像素电极13位于像素区域内，通过钝化层过孔9与漏电极7连接，同时与公共电极线14构成存储电容，如图1和图2所示。0064图12为本发明TFTLCD阵列基板第二实施例的平面图，所反映的。
34、是一个像素单元的结构，图13为图12中C1C1向的剖面图。如图12和图13所示，本实施例是前述第一实施例的结构变形，主体结构与前述第一实施例基本相同，所不同的是空腔10的结构。与前述第一实施例相比，本实施例漏电极7的内侧边缘、外侧边缘、上侧边缘和下侧边缘均位于凹槽的所在区域内，漏电极7的外侧边缘、上侧边缘和下侧边缘的下方分别设置有由钝化层形成的支撑条，支撑条之间形成空腔10。本实施例的制备过程也与前述第一实施例基本相同，所不同的是，在第三次工艺中，漏电极的外侧边缘位于凹槽的外侧边缘之内，在第四次工艺中，漏电极的外侧边缘的下方也形成有起支撑作用的支撑条8A。同样，为了在凹槽内形说明书CN1019。
35、95713ACN101995718A7/9页10成支撑条，漏电极7的外侧边缘与凹槽的外侧边缘之间的距离可以设置为15M2M，使外侧边缘下方的支撑条的宽度达到2M4M。由于本实施例漏电极的外侧边缘、上侧边缘和下侧边缘均位于凹槽所在区域内，因此在第三次工艺中可以更便利地去除凹槽内的光刻胶，保证减小寄生电容的效果。0065需要说明的是，上述本实施例只是本发明TFTLCD阵列基板的一种结构形式，实际应用中，可以通过材料变更或工艺流程调整形成相近或相似的结构。例如，上述本实施例中的树脂绝缘层也可以采用具有感光性质的树脂绝缘层，利用其感光性质，制备凹槽图形时可以省略使用光刻胶。采用具有感光性质的树脂绝缘层。
36、制备凹槽图形的过程为首先，采用旋转涂覆的方法涂覆一层具有感光性质的树脂绝缘层，之后采用普通掩模板对具有感光性质的树脂绝缘层进行曝光，显影处理后在具有感光性质的树脂绝缘层表面直接形成凹槽图形。由于具有感光性质的树脂绝缘层在涂敷、曝光和显影之后，再经过一次全光谱曝光流程，失去了光敏性，不会和后续的剥离液发生反应，因此不会影响后续的光刻胶成形工艺。又如，上述本实施例中的树脂绝缘层也可以采用SINX绝缘层，并通过构图工艺在SINX绝缘层表面形成凹槽图形。采用SINX绝缘层制备凹槽图形的过程为首先，采用PECVD方法沉积SINX绝缘层，之后采用掩模板通过构图工艺在SINX绝缘层表面形成凹槽图形。再如，上。
37、述本实施例形成凹槽图形后，可以通过构图工艺在凹槽内填充低介电常数材料，该材料的介电常数小于绝缘层介电常数，也可以实现减小寄生电容的目的。由于所填充的低介电常数材料不需要去除，因此可以保证漏电极的结构稳定性和刚性。0066本发明上述实施例提供了一种TFTLCD阵列基板，通过在漏电极与栅电极的重叠区域内形成空腔结构，减小了漏电极与栅电极之间介质层的介电常数，有效地减小了寄生电容，进而有效降低像素电极产生的跳变电压。0067图14为本发明TFTLCD阵列基板制造方法的流程图，包括0068步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅电极和栅线的图形；0069步骤2、在完成前述步骤的基板上形成。
38、开设有凹槽的绝缘层，所述凹槽设置在包含寄生区域的位置，并在凹槽内形成填充光刻胶图形，所述寄生区域为漏电极与栅电极之间的重叠区域；0070步骤3、在完成前述步骤的基板上沉积半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，通过构图工艺形成包括有源层、数据线、源电极、漏电极和TFT沟道的图形，同时去除所述凹槽内的填充光刻胶；0071步骤4、在完成前述步骤的基板上沉积钝化层，并在漏电极的边缘的下方形成支撑条图形，通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔位于漏电极的所在位置；0072步骤5、在完成前述步骤的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极的图形，所述像素电极通过钝化层过孔与漏电。
39、极连接。0073本发明TFTLCD阵列基板制造方法通过在漏电极与栅电极的重叠区域内形成空腔结构，减小了漏电极与栅电极之间介质层的介电常数，有效地减小了寄生电容，进而有效降低了像素电极产生的跳变电压。本发明技术手段简单，易于实施，具有广泛的应用前景。0074下面通过具体实施例进一步说明本发明TFTLCD阵列基板制造方法的技术方案。0075图15为本发明TFTLCD阵列基板制造方法第一实施例的流程图，包括说明书CN101995713ACN101995718A8/9页110076步骤101、采用磁控溅射或热蒸发的方法，在基板上沉积栅金属薄膜，采用普通掩模板通过构图工艺形成包括栅电极和栅线的图形；00。
40、77步骤102、采用旋转涂覆的方法涂覆一层树脂绝缘层；0078步骤103、采用普通掩模板通过构图工艺在树脂绝缘层表面形成凹槽图形，所述凹槽设置在包含寄生区域的位置；0079步骤104、在树脂绝缘层上涂覆一层光刻胶，去除凹槽以外区域的光刻胶，在凹槽内形成填充光刻胶图形；0080步骤105、采用等离子体增强化学气相沉积方法，依次沉积半导体薄膜和掺杂半导体薄膜；采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；0081步骤106、在所述源漏金属薄膜上涂覆一层光刻胶；采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶部分保留区域；光刻胶完全保留区域对应于数据线、源电极。
41、和漏电极的图形所在区域，光刻胶部分保留区域对应于TFT沟道区域的图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶部分保留区域的光刻胶厚度减少；0082步骤107、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，形成包括有源层和数据线的图形；通过灰化工艺去除光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜；通过第二次刻蚀工艺完全刻蚀掉光刻胶部分保留区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，形成包括TFT沟道区域的图形；0。
42、083步骤108、在剥离剩余的光刻胶的同时，同时去除所述凹槽内的填充光刻胶；0084步骤109、采用等离子体增强化学气相沉积方法，沉积钝化层，并在漏电极的边缘的下方形成支撑条图形；采用普通掩模板通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔位于漏电极所在位置；0085步骤110、沉积透明导电薄膜，通过构图工艺形成包括像素电极的图形，所述像素电极通过钝化层过孔与漏电极连接。0086本实施例是一种在树脂绝缘层上开设凹槽并在漏电极与栅电极的重叠区域内形成空腔结构的技术方案，其制备过程已在前述图3图11所示技术方案中详细介绍，这里不再赘述。0087图16为本发明TFTLCD阵列基板制造方法第二实。
43、施例的流程图，包括0088步骤201、采用磁控溅射或热蒸发的方法，在基板上沉积栅金属薄膜，采用普通掩模板通过构图工艺形成包括栅电极和栅线的图形；0089步骤202、采用旋转涂覆的方法涂覆一层具有感光性质的树脂绝缘层；0090步骤203、采用普通掩模板对具有感光性质的树脂绝缘层进行曝光，显影处理后在具有感光性质的树脂绝缘层表面形成凹槽图形，所述凹槽设置在包含寄生区域的位置；0091步骤204、在具有感光性质的树脂绝缘层上涂覆一层光刻胶，去除凹槽以外区域的光刻胶，在凹槽内形成填充光刻胶图形；0092步骤205、采用等离子体增强化学气相沉积方法，依次沉积半导体薄膜和掺杂半导体薄膜；采用磁控溅射或热蒸。
44、发的方法，沉积源漏金属薄膜；说明书CN101995713ACN101995718A9/9页120093步骤206、在所述源漏金属薄膜上涂覆一层光刻胶；采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶部分保留区域；光刻胶完全保留区域对应于数据线、源电极和漏电极的图形所在区域，光刻胶部分保留区域对应于TFT沟道区域的图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶部分保留区域的光刻胶厚度减少；0094步骤207、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除。
45、区域的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，形成包括有源层和数据线的图形；通过灰化工艺去除光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜；通过第二次刻蚀工艺完全刻蚀掉光刻胶部分保留区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，形成包括TFT沟道区域的图形；0095步骤208、在剥离剩余的光刻胶的同时，同时去除所述凹槽内的填充光刻胶；0096步骤209、采用等离子体增强化学气相沉积方法，沉积钝化层，并在漏电极的边缘的下方形成支撑条图形；采用普通掩模板通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔位于漏电极所在位置；0097步骤210、沉积透明导电薄膜，通过构。
46、图工艺形成包括像素电极的图形，所述像素电极通过钝化层过孔与漏电极连接。0098与前述第一实施例相比，本实施例是一种采用具有感光性质的树脂绝缘层的技术方案，利用其感光性质，制备凹槽图形时可以省略使用光刻胶。0099最后应说明的是以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。说明书CN101995713ACN101995718A1/9页13图1图2说明书附图CN101995713ACN101995718A2/9页14图3图4说明书附图CN101995713ACN101995718A3/9页15图5图6说明书附图CN101995713ACN101995718A4/9页16图7图8说明书附图CN101995713ACN101995718A5/9页17图9图10说明书附图CN101995713ACN101995718A6/9页18图11图12说明书附图CN101995713ACN101995718A7/9页19图13图14说明书附图CN101995713ACN101995718A8/9页20图15说明书附图CN101995713ACN101995718A9/9页21图16说明书附图CN101995713A。