用于生成电压的电路和具有该电路的非易失性存储设备.pdf

一种用于生成电压的电路和具有该电路的非易失性存储设备，所述电路包括：第一电压生成电路，其用于输出通过基于根据第一控制信号而变化的电阻比率对输入电压进行分压来生成的第一电压；第二电压生成电路，其用于通过使用第二电压来输出第三电压，其中所述第三电压根据温度而偏移；第三电压生成电路，其用于通过使用电压偏移率来改变所述第三电压，由此输出第四电压，所述电压偏移率根据在所述温度处要被输出的操作电压的电平而被设置；以及比较放大电路，其用于根据所述第一电压、所述第四电压以及电阻比率来输出所述操作电压。

1.  一种用于生成电压的电路，所述电路包括：
第一电压生成电路，其被配置为输出通过基于根据第一控制信号而变化的电阻比率对输入电压进行分压来生成的第一电压；
第二电压生成电路，其被配置为通过使用第二电压来输出第三电压，其中所述第三电压根据温度而偏移；
第三电压生成电路，其被配置为通过使用电压偏移率来改变所述第三电压，由此输出第四电压，所述电压偏移率根据在所述温度处要被输出的操作电压的电平而被相应地设置；以及
比较放大电路，其被配置为根据所述第一电压、所述第四电压以及电阻比率来输出所述操作电压。

2.  根据权利要求1所述的电路，其中，根据所述第二电压基于电阻比率对所述输入电压进行分压，其中根据第二控制信号来设置所述电阻比率。

3.  根据权利要求2所述的电路，其中，所述第一电压生成电路包括：
第一比较器，其被配置为根据对所述输入电压与第一比较电压进行比较的结果来输出一输出电压；
第一电阻器组和第二电阻器组，其被配置为根据第一和第二控制信号而具有不同的电阻，以便通过对所述第一比较器的输出电压进行分压来输出所述第四电压。

4.  根据权利要求3所述的电路，其中，所述第一比较电压是经所述第一电阻器组和所述第二电阻器组分压后的电压。

5.  根据权利要求3所述的电路，其中，所述第一控制信号根据所述操作电压的电平来改变所述第一电阻器组和所述第二电阻器组的电阻。

6.  根据权利要求1所述的电路，其中，所述第二电压生成电路包括：
开关装置，其根据所述第二电压而接通/断开；以及
可变电阻器，其耦接在所述开关装置和接地节点之间并且根据温度而变化。

7.  根据权利要求6所述的电路，其中，如果所述开关装置接通，则根据所述可变电阻器和特定电阻器的电阻比率来输出因温度而偏移的第三电压。

8.  根据权利要求1所述的电路，其中，所述第三电压生成电路包括：
第二比较器，其被配置为根据对所述第三电压和第二比较电压进行比较的结果来输出一输出电压；以及
第三电阻器组和第四电阻器组，其被配置为根据第三控制信号而具有不同的电阻，以便通过对所述第二比较器的输出电压进行分压来输出所述第四电压。

9.  根据权利要求8所述的电路，其中，所述第二比较电压是经所述第三电阻器组和所述第四电阻器组分压后的电压。

10.  根据权利要求8所述的电路，其中，根据取决于所述操作电压的电平而被设置的电压偏移率来输入所述第三控制信号。

11.  根据权利要求1所述的电路，其中，所述比较放大电路包括：
第一电阻器和第二电阻器；
比较放大器，其被配置为根据所述第一电阻器和所述第二电阻器的电阻比率来放大并且输出所述第一电压和所述第四电压之间的差。

12.  一种非易失性存储设备，包括：
存储单元阵列，其被配置为具有用于存储数据的存储单元；
页面缓冲器电路，其被配置为具有耦接到位线的页面缓冲器以及将待编程的数据暂时存储到选中的存储单元或从选中的存储单元读取数据，所述位线耦接到所述存储单元阵列的存储单元；
电压提供电路，其被配置为提供根据控制信号而变化的读取电压或验证电压，其中，所述控制信号根据电压偏移率被生成，所述电压偏移率取决于所述读取电压或所述验证电压在一个温度处的电平而被设置；
控制器，其被配置为输出用于将所述数据存储在所述存储单元阵列中或者读取所述数据的控制信号，以及输出用于控制所述电压提供电路的控制信号。

13.  根据权利要求12所述的非易失性存储设备，其中，所述电压提供电路包括：
第一电压生成电路，其被配置为输出通过基于根据所述第一控制信号而变化的电阻比率对输入电压进行分压来生成的第一电压；
第二电压生成电路，其被配置为通过使用第二电压来输出第三电压，其中所述第三电压根据温度而偏移；
第三电压生成电路，其被配置为通过使用电压偏移率来改变所述第三电压，由此输出第四电压，所述电压偏移率根据在所述温度处要被输出的操作电压的电平而被设置；以及
比较放大电路，其被配置为根据所述第一电压、所述第四电压以及电阻比率来输出所述操作电压。

14.  根据权利要求13所述的非易失性存储设备，其中，根据所述第二电压基于电阻比率对所述输入电压进行分压，其中根据第二控制信号来不同地设置所述电阻比率。

15.  根据权利要求14所述的非易失性存储设备，其中，所述第一电压生成电路包括：
第一比较器，其被配置为根据对所述输入电压与第一比较电压进行比较的结果来输出一输出电压；
第一电阻器组和第二电阻器组，其被配置为根据第一和第二控制信号而具有不同的电阻，以便通过对所述第一比较器的输出电压进行分压来输出所述第四电压。

16.  根据权利要求15所述的非易失性存储设备，其中，所述第一比较电压是经所述第一电阻器组和所述第二电阻器组分压后的电压。

17.  根据权利要求15所述的非易失性存储设备，其中，所述第一控制信号根据所述操作电压的电平来改变所述第一电阻器组和所述第二电阻器组的电阻。

18.  根据权利要求13所述的非易失性存储设备，其中，所述第二电压生成电路包括：
开关装置，其根据所述第二电压而接通/断开；以及
可变电阻器，其耦接在所述开关装置和接地节点之间并且根据温度而变化。

19.  根据权利要求18所述的非易失性存储设备，其中，如果所述开关装置接通，则根据所述可变电阻器和特定电阻器的电阻比率来输出因温度而偏移的第三电压。

20.  根据权利要求13所述的非易失性存储设备，其中，所述第三电压生成电路包括：
第二比较器，其被配置为根据对所述第三电压和第二比较电压进行比较的结果来输出一输出电压；以及
第三电阻器组和第四电阻器组，其被配置为根据第三控制信号而具有不同的电阻，以便通过对所述第二比较器的输出电压进行分压来输出所述第四电压。

21.  根据权利要求20所述的非易失性存储设备，其中，所述第二比较电压是经所述第三电阻器组和所述第四电阻器组分压后的电压。

22.  根据权利要求20所述的非易失性存储设备，其中，根据取决于所述操作电压的电平而被设置的电压偏移率来输入所述第三控制信号。

23.  根据权利要求13所述的非易失性存储设备，其中，所述比较放大电路包括：
第一电阻器和第二电阻器；以及
比较放大器，其被配置为根据所述第一电阻器和所述第二电阻器的电阻比率来放大并且输出所述第一电压和所述第四电压之间的差。

用于生成电压的电路和具有该电路的非易失性存储设备
相关申请的交叉引用
本申请要求于2008年5月28日提交的韩国专利申请No.10-2008-0049628的优先权，其内容通过引用完全结合于此。
技术领域
本发明涉及用于生成非易失性存储设备的操作电压的电路。更具体地，本发明涉及用于根据存储单元的编程状态和环境温度来生成电压的电路，以及具有该电路的非易失性存储设备。
背景技术
半导体存储设备是一种用于存储数据并且在适当时读取数据的存储设备。这种半导体存储设备包括易失性存储器和非易失性存储器，在所述易失性存储器中，当关闭电源时数据被擦除，而在所述非易失性存储器中，即使关闭电源数据也不被擦除。
闪速存储器整体地电擦除存储单元中的数据，因此闪速存储器广泛用于计算机和存储卡等等之中。
非易失性存储设备中的存储单元具有在半导体衬底上的源极和漏极之间形成的电流路径，以及位于半导体衬底上的绝缘层之间的浮置栅极和控制栅极。
通常通过由以下方式产生的Fowler-Nordheim隧道效应(下文中，称为“F-N隧道效应”)来执行闪速存储单元的编程操作：通过在将源极/漏极区域与半导体衬底(即，体区域(bulk area))连接到地之后将具有正电平(例如15V至20V)的高编程电压Vpp施加到控制栅极。在此，由施加到控制栅极的电压Vpp所生成的电场通过F-N隧道将体区域的电子移动到浮置栅极，由此增加存储单元的阈值电压。
通过由以下方式产生的F-N隧道来执行存储单元的擦除操作：将具有负电平(例如-10V)的高擦除电压Vera施加到控制栅极并且将特定电压(例如-5V)施加到体区域，并且存储单元的擦除操作是以共享体区域的扇区为单位同时执行的。
F-N隧道将浮置栅极中的电子输出到源极区域，因此存储单元具有约-2V至-3V的擦除阈值电压分布。
已经确定，因为在读取操作中电流并未从漏极区域注入源极区域，所以阈值电压根据编程操作而增大的存储单元被断开。然而，也已经确定，因为电流从漏极区域注入源极区域，所以阈值电压根据擦除操作而减小的存储单元接通。
如上所述，非易失性存储设备通过将固定的读取电压以及验证电压施加到选中的存储单元的栅极来执行用于读取数据的读取操作以及验证操作。在此，存储单元的阈值电压分布可以根据温度而改变，并且因此读取容限可能减小。结果，可能读取不期望的数据。
图1A是示出非易失性存储设备中的存储单元的阈值电压分布的视图。
在图1A中，非易失性存储设备中的用于存储两比特信息的存储单元具有四个阈值电压分布111、121、131以及141。在这种情况下，存储单元的阈值电压根据周围温度而变化，如图1A所示。在图1A中，标号112、122、132以及142表示变化的阈值电压分布而标号TS1、TS2、TS3以及TS4表示阈值电压的变化宽度。在此，存储单元的阈值电压越高，阈值电压的变化就越小。
图1B是示出存储单元的阈值电压根据温度的变化的视图。
图1B示出在高温H(情况1)、常温R(情况2)和低温C(情况3)被编程的存储单元的阈值电压分布，在读取操作中擦除后的存储单元的阈值电压分布151以及编程后的存储单元的阈值电压分布152。
如图1B所示，在验证电压固定的情况下，当执行编程操作时，存储单元的阈值电压随着温度升高相应地增大。然而，在执行编程操作后读取存储单元的数据的情况下，存储单元的阈值电压随着温度升高相应地减小。
也就是说，在情况1中，当在低温执行编程操作并且在高温执行读取操作时，在读取操作中已编程的存储单元“0”的读取电压与阈值电压之间的差最小。相应地，在读取存储单元“0”的情况下，存储单元的数据可能被误读为“1”，而并非“0”。
在情况3中，当在高温执行编程操作并且在低温执行读取操作时，在读取操作中已编程的存储单元“1”的读取电压与阈值电压之间的差最小。相应地，存储单元的数据可能被误读为“0”，而并非“1”。
图2A是示出不受温度影响的读取电压发生器的框图，图2B是示出输出电压与温度之间的关系的曲线图。
在图2A和图2B中，用于为读取操作输出读取电压Vread的读取电压发生器200根据偏置选择比特来调整读取电压Vread的电平，并且输出调整后的读取电压Vread。
如图2B所示，随着温度增加，从读取电压发生器200输出的读取电压Vread相应地降低。在图2B中，标号R1、R2以及R3表示读取电压根据温度变化的变化而标号PV1、PV2以及PV3表示验证电压根据温度变化的变化。
如上所述，数据读取差错的可能性根据编程操作的温度与读取操作的温度之间的差而增加或者减小。
发明内容
本发明的一个方面是提供一种用于提供电压的电路以及具有该电路的非易失性存储设备，所述电路用于在读取数据时根据周围温度和编程状态来改变并提供读取电压。
根据本发明一个示例实施例，用于生成电压的电路包括：第一电压生成电路，其被配置为输出通过基于根据第一控制信号而变化的电阻比率对输入电压进行分压来生成的第一电压；第二电压生成电路，其被配置为通过使用第二电压来输出第三电压，其中第三电压根据温度而偏移；第三电压生成电路，其被配置为通过使用电压偏移率来改变第三电压，由此输出第四电压，电压偏移率根据在所述温度处要被输出的操作电压的电平而被相应地设置；以及比较放大电路，其被配置为根据第一电压、第四电压以及电阻比率来输出所述操作电压。
根据第二电压基于电阻比率对输入电压进行分压，其中根据第二控制信号来设置电阻比率。
第一电压生成电路包括：第一比较器，其被配置为根据对输入电压与第一比较电压进行比较的结果来输出一输出电压；第一电阻器组和第二电阻器组，其被配置为根据第一和第二控制信号而具有不同的电阻，以便通过对第一比较器的输出电压进行分压来输出第四电压。
第一比较电压是经第一电阻器组和第二电阻器组分压后的电压。
第一控制信号根据操作电压的电平来改变第一电阻器组和第二电阻器组的电阻。
第二电压生成电路包括：开关装置，其根据第二电压而接通/断开；以及可变电阻器，其耦接在开关装置和接地节点之间并且根据温度而变化。
在开关装置接通的情况下，根据可变电阻器和特定电阻器的电阻比率来输出因温度而偏移的第三电压。
第三电压生成电路包括：第二比较器，其被配置为根据对第三电压和第二比较电压进行比较的结果来输出一输出电压；以及第三电阻器组和第四电阻器组，其被配置为根据第三控制信号而具有不同的电阻，以便通过对第二比较器的输出电压进行分压来输出第四电压。
第二比较电压是经第三电阻器组和第四电阻器组分压后的电压。
根据取决于操作电压的电平而被设置的电压偏移率来输入第三控制信号。
比较放大电路包括：第一电阻器和第二电阻器；比较放大器，其被配置为根据第一电阻器和第二电阻器的电阻比率来放大并且输出第一电压和第四电压之间的差。
根据本发明一个示例实施例，一种非易失性存储设备包括：存储单元阵列，其被配置为具有用于存储数据的存储单元；页面缓冲器电路，其被配置为具有耦接到位线的页面缓冲器以及将待编程的数据暂时存储到选中的存储单元或从选中的存储单元读取数据，位线耦接到存储单元阵列的存储单元；电压提供电路，其被配置为提供根据控制信号而变化的读取电压或验证电压，其中，控制信号根据电压偏移率被生成，电压偏移率取决于读取电压或验证电压在当前温度处的电平而被不同地设置；控制器，其被配置为输出用于将数据存储在存储单元阵列中或者读取数据的控制信号，以及输出用于控制电压提供电路的控制信号。
电压提供电路包括：第一电压生成电路，其被配置为输出通过基于根据第一控制信号而变化的电阻比率对输入电压进行分压来生成的第一电压；第二电压生成电路，其被配置为通过使用第二电压来输出第三电压，其中第三电压根据温度而偏移；第三电压生成电路，其被配置为通过使用电压偏移率来改变第三电压，由此输出第四电压，电压偏移率根据在所述温度处要被输出的操作电压的电平而被不同地设置；以及比较放大电路，其被配置为根据第一电压、第四电压以及电阻比率来输出操作电压。
根据第二电压基于电阻比率对输入电压进行分压，其中根据第二控制信号来不同地设置电阻比率。
第一电压生成电路包括：第一比较器，其被配置为根据对输入电压与第一比较电压进行比较的结果来输出一输出电压；第一电阻器组和第二电阻器组，其被配置为根据第一和第二控制信号而具有不同的电阻，以便通过对第一比较器的输出电压进行分压来输出第四电压。
第一比较电压是经第一电阻器组和第二电阻器组分压后的电压。
第一控制信号根据操作电压的电平来改变第一电阻器组和第二电阻器组的电阻。
第二电压生成电路包括：开关装置，其根据第二电压而接通/断开；以及可变电阻器，其耦接在开关装置和接地节点之间并且根据温度而变化。
在开关装置接通的情况下，根据可变电阻器和特定电阻器的电阻比率来输出因温度而偏移的第三电压。
第三电压生成电路包括：第二比较器，其被配置为根据对第三电压和第二比较电压进行比较的结果来输出一输出电压；以及第三电阻器组和第四电阻器组，其被配置为根据第三控制信号而具有不同的电阻，以便通过对第二比较器的输出电压进行分压来输出第四电压。
第二比较电压是经第三电阻器组和第四电阻器组分压后的电压。
根据取决于所述操作电压的电平而被设置的电压偏移率来输入所述第三控制信号。
比较放大电路包括：第一电阻器和第二电阻器；以及比较放大器，其被配置为根据第一电阻器和第二电阻器的电阻比率来放大并且输出第一电压和第四电压之间的差。
如上所述，用于提供电压的电路和具有该电路的非易失性存储设备根据周围温度和被编程的存储单元的阈值电压的电平来改变读取电压，因此可以减少数据读取错误。
附图说明
通过参照下面的描述并结合附图，本发明的以上和其它特征和优点将变得容易理解，在附图中：
图1A是示出非易失性存储设备中的存储单元的阈值电压分布的视图；
图1B是示出存储单元的阈值电压根据温度而变化的视图；
图2A是示出不受温度影响的读取电压发生器的框图；
图2B是示出输出电压与温度之间的关系的曲线图的视图；
图3A是示出用于根据温度输出读取电压的读取电压发生器的框图；
图3B是示出温度与输出电压之间的关系的曲线图的视图；
图4A是示出根据本发明一个实施例的读取电压发生器的电路的视图；
图4B是示出图4A中的第一电压生成电路的视图；
图4C是示出图4A中的第三电压生成电路的电路的示图；
图5是示出根据本发明一个实施例的非易失性存储设备的框图。
具体实施方式
下文中，将参照附图更详细地说明本发明的优选实施例。
图3A是示出用于根据温度输出读取电压的读取电压发生器的框图，图3B是示出温度与输出电压之间的关系的曲线图的视图。
在图3A中，非易失性存储设备中的存储单元的阈值电压根据温度而变化，因此用于为读取操作生成读取电压Vread的读取电压发生器300根据温度来改变输出电压，即读取电压Vread。
图3A中的读取电压发生器300接收偏置选择比特以及考虑温度变化的温度偏移选择比特。然后，读取电压发生器300通过使用偏置选择比特和温度偏移选择比特来控制读取电压Vread的电平。
然而，经过验证，从读取电压发生器300输出的读取电压Vread根据温度升高的电平偏移根据阈值电压而不同，如图3B所示。在图3B中，标号R1、R2以及R3表示读取电压根据温度变化的变化而标号PV1、PV2以及PV3表示验证电压根据温度变化的变化。相应地，尽管读取电压发生器300根据温度来改变读取电压Vread，读取错误仍可能根据存储单元的阈值电压而产生。
相应地，提供下面的读取电压发生器。
图4A是示出根据本发明一个示例实施例的读取电压发生器的电路的视图。
在图4A中，本实施例的读取电压发生器400包括第一至第三电压生成电路410-430、缓冲器电路440以及比较放大电路450。
第一电压生成电路410根据偏置选择比特BOB和操作电压选择比特VOB输出第二电压V2和操作电压Vg。
第二电压生成电路420根据操作电压Vg输出取决于温度而偏移的第一电压V1。
第三电压生成电路430根据第一电压V1和温度偏移选择比特TSOB输出第三电压V3。在此，第三电压V3比第一电压V1对温度更敏感。
缓冲器电路440将第三电压V3输出为用于驱动比较放大电路450的驱动电压。
比较放大电路450根据电阻比率对第三电压V3和从第一电压生成电路410输出的第二电压V2进行比较和放大，并且输出放大后的电压作为读取电压Vread。
第一电压生成电路410包括第一比较器COM1、第一电阻器组RA以及第二电阻器组RB。
第二电压生成电路420具有N-MOS晶体管N和第一电阻器R1。
第三电压生成电路430包括第二比较器COM2、第三电阻器组RC以及第四电阻器组RD。
缓冲器电路440具有第三比较器COM3。
比较放大电路450包括第四比较器COM4、第二电阻器R2以及第三电阻器R3。
第一电压生成电路410的第一电阻器组RA和第二电阻器组RB由偏置选择比特BOB和操作电压选择比特VOB控制。
第三电压生成电路430的第三电阻器组RC和第四电阻器组RD由温度偏移选择比特TSOB控制。
下文中，将详细描述第一电压生成电路410。
图4B是示出图4A中的第一电压生成电路的视图。
在图4B中，第一电压生成电路410包括第一比较器COM1、具有第一至第n电阻器RA1-RAn的第一电阻器组RA、具有第一至第m电阻器RB1-RBm的第二电阻器组RB、具有第一至第(n+m)开关SA1-SA(n+m)的第一开关组SA以及具有第一至第(n+m)开关SB1-SB(n+m)的第二开关组。
电压V_BG输入到第一比较器COM1的同相端(+)，节点C耦接到第一比较器COM1的反相端(-)。
第一至第n电阻器RA1-RAn串联耦接在节点A和节点C之间。
第一至第m电阻器RB1-RBm耦接在节点C和接地节点之间。
第一至第(n+m)开关SA1-SA(n+m)耦接在电阻器RA1至RAn、RB1至RBm之间的每个节点和节点B之间。
第一至第(n+m)开关SB1-SB(n+m)耦接在电阻器RA1至RAn、RB1至RBm之间的每个节点和节点D之间。
具有第一至第(n+m)开关SA1-SA(n+m)的第一开关组SA由用于控制操作电压Vg的操作电压选择比特VOB来操作。
具有第一至第(n+m)开关SB1-SB(n+m)的第二开关组SB由用于控制第二电压V2的偏置选择比特BOB来操作。
第二电压生成电路420根据操作电压Vg输出第一电压V1，其中，第一电压V1根据温度而偏移。
第二电压V2被比较放大电路450放大，然后，放大后的电压被输出作为读取电压Vread。
第二电压V2根据期望的读取电压Vread的电平被不同地控制。
第二电压生成电路420的N-MOS晶体管N和第一电阻器R1串联耦接在电源与接地节点之间。
从第一电压生成电路410输出的操作电压Vg输入到N-MOS晶体管N1的栅极。
第一电压V1从N-MOS晶体管N和第一电阻器R1之间的节点输出。
第一电压V1等于操作电压Vg减去N-MOS晶体管N的阈值电压Vth。换句话说，“V1＝Vg-Vth”。
第一电压V1输入到第三电压生成电路430。
考虑到温度改变值，第三电压生成电路430输出根据由温度偏移选择比特TSOB进行的电压偏置而偏移的第三电压V3。
图4C是示出图4A中的第三电压生成电路的电路的视图。
在图4C中，第三电压生成电路430包括第二比较器COM2、具有第一至第k电阻器RC1-RCk的第三电阻器组RC、具有第一至第p电阻器RD1-RDp的第四电阻器组RD以及具有第一至第(k+p)开关SC1-SC(k+p)的第三开关组SC。
从第二电压生成电路420输出的第一电压V1输入到第二比较器COM2的同相端(+)，而节点F耦接到第二比较器COM2的反相端(-)。
第三电阻器组RC的电阻器RC1至RCk串联耦接在节点D和节点F之间。
第四电阻器组RD的电阻器RD1至RDp串联耦接在节点F和接地节点之间。
开关SC1至SC(k+p)耦接在电阻器RC1至RCk、RD1至RDp之间的每个节点与节点E之间。
第三开关组SC由温度偏移选择比特TSOB控制。
第三电压V3从节点E输出。
温度偏移选择比特TSOB根据期望的读取电压Vread的电平被不同地设置。也就是说，由于读取电压Vread的电压偏移根据存储单元的阈值电压分布而不同，因此温度偏移选择比特TSOB根据存储单元的阈值电压分布被不同地设置。结果，温度偏移值可以根据存储单元的阈值电压分布被不同地设置。
第三电压V3输出作为用于通过缓冲器电路440操作比较放大电路450的驱动电压。
图4A中的比较放大电路450的第二电阻器R2耦接在缓冲器电路440的输出端与第四比较器COM4的同相端(+)之间。
第三电阻器R3耦接在第四比较器COM4的同相端(+)与输出端之间。
从第一电压生成电路410输出的第二电压V2输入到第四比较器COM4的反相端(-)。
第四比较器COM4的输出电压是读取电压Vread。
从第四比较器COM4输出的读取电压Vread由以下等式1给出。
[等式1]
Vread=V2+R2R1(V2-V3)]]>
参照等式1，根据取决于阈值电压分布而不同地设置的温度偏移选择比特TSOB来输出第三电压V3。结果，可以根据阈值电压分布而不同地设置读取电压Vread根据温度的电平偏移。
图5是示出根据本发明一个示例实施例的非易失性存储设备的框图。
在图5中，该实施例的非易失性存储设备500包括存储单元阵列510、页面缓冲器电路520、Y译码器530、X译码器540、电压提供电路550以及控制器560。
存储单元阵列510具有多个用于存储数据的存储单元(未示出)。在此，根据位线BL和字线WL来布置存储单元。
页面缓冲器电路520具有多个页面缓冲器。
页面缓冲器中的每个耦接到存储单元阵列510的一对位线BL，并且对耦接到位线的存储单元中的数据进行编程或者从存储单元读取数据。
Y译码器530根据控制信号向页面缓冲器提供数据输入/输出路径。
X译码器540根据输入地址选择字线WL。
电压提供电路550生成并且提供用于非易失性存储设备500的操作的电压。
控制器560输出用于控制非易失性存储设备500的操作的控制信号。特别地，在执行读取操作或验证操作时，控制器560根据存储单元的阈值电压分布向电压提供电路550提供偏置选择比特BOB、操作电压选择比特VOB以及温度偏移选择比特TSOB。
电压提供电路550生成用于非易失性存储设备500的操作的电压，并且包括如图4A所示的操作电压提供电路。
该电压提供电路550根据从控制器560提供的偏置选择比特BOB、操作电压选择比特VOB以及温度偏移选择比特TSOB来输出读取电压Vread，其中，读取电压Vread根据温度的电平偏移根据存储单元的阈值电压分布而不同。
也就是说，如上所述，非易失性存储设备500使用根据阈值电压分布和温度而被不同地设置的读取电压或验证电压，由此使得操作错误最小。
在以上描述中，提到了读取电压Vread。然而，因为验证操作与读取操作相似，所以该方法可被应用于生成验证电压的电路。
在本说明书中对“一个实施例”、“实施例”、“示例实施例”等等的任何引用表示与实施例结合被描述的具体特征、结构或特性被包括在本发明至少一个实施例中。这样的用语在说明书中各个位置的出现不一定都指的是同一实施例。此外，当结合任一实施例来描述具体的特征、结构或特性时，可认为本领域技术人员可想象到结合其它实施例实现这样的特点、结构或特征。
尽管参照本发明的多个说明性实施例描述了实施例，但应该理解，本领域技术人员可以设计落入本发明原理的精神和范围内的许多其它修改和实施。更具体地，在本公开、附图和所附权利要求的范围内，所主张的组合布置的元件部分和/或布置的各种改变和修改是可能的。除了在元件部分和/或布置中的改变和修改之外，本领域技术人员也应当清楚各种替代应用。