具有自适应控制的多层非易失性存储器 【技术领域】
本公开一般涉及非易失性半导体存储设备。更具体地，本公开涉及具有自适应控制方案的多层非易失性半导体存储设备。
背景技术
计算机或微处理器控制的系统使用电可擦可编程只读存储器(EEPROM)设备，其优选地具有高密度、高性能并且占据日益减小的面积。为了获得较大容量的NAND闪速存储设备，堆栈存储单元阵列的方法正在发展之中。三维(3D)存储器阵列包括两层或多层存储材料，每层存储材料具有存储单元的阵列。
由于存储单元的结构被做成是多层的，因此存在存储单元的阈值电压分布图越来越宽的趋势。例如，元件阈值电压分布图在第一层中的存储单元的阈值电压分布图相对于第二层中的存储单元的阈值电压分布图之间可以不同。
【发明内容】
本公开提供具有自适应控制方案的多层非易失性半导体存储设备。提供示范性实施例。
提供了一种示范性实施例的存储设备，该设备包括：
被组织成多个组的多个存储单元；和
控制电路，具有查找矩阵，用于提供该多个组的每一个的控制参数，其中每个组的特征被存储在该查找矩阵中，以及每个组的控制参数对应于该组的存储的特征。
另一个示范性实施例的存储设备提供：多个组的每一个具有根据该组在该设备的结构内的位置而不同的特征。另一个示范性实施例提供：多个组的每一个具有根据设备的电子测试结果而不同的特征。另一个示范性实施例还包括具有备用区的存储器阵列，其中从该备用区检索该特征并且将其存储在查找矩阵中。另一个示范性实施例还包括存储器阵列，其中该查找表是与该存储器阵列分开的非易失性存储器，并且该特征由该查找表提供。
又一个示范性实施例的存储设备提供：每个组的特征包括编程条件、读取条件或擦除条件中的至少一个。另一个示范性实施例提供：编程条件包括递增阶跃脉冲编程电压、开始电压、编程控制电压、最大循环数、一次循环编程时间、或每个状态的校验电压中的至少一个。另一个示范性实施例提供：读取条件包括选择读取电压、读取控制电压或一次循环读出时间中的至少一个。另一个示范性实施例提供：擦除条件包括擦除电压或擦除时间中的至少一个。
另一个示范性实施例的存储设备提供：每个组的至少一个控制参数的范围不同于每个其它组的至少一个控制参数的范围。另一个示范性实施例提供：存储单元是NAND闪速存储单元。进一步的示范性实施例提供：该控制参数包括应用于NAND闪速存储器的页的至少一个循环编程电压。另一个示范性实施例提供：该控制参数包括应用于NAND闪速存储器的页的至少一个循环读取电压。另一个示范性实施例提供：该控制参数包括应用于NAND闪速存储器的块的至少一个擦除电压。
另一个示范性实施例存储设备提供：存储单元是非易失性的。另一个示范性实施例提供：该多个存储单元包括至少两层存储单元，其中对于每个层，存储的特征和提供的控制参数是不同的。另一个示范性实施例提供：该查找矩阵包括：查找表，具有多个组的至少一个特征；地址比较器；和多路复用器，连接到地址比较器和查找表，用于提供对应于该地址的组的特征。进一步的示范性实施例提供：查找矩阵还包括用于存储组特征的非易失性存储而不具有备用区。另一个示范性实施例提供：多个存储单元中的每一个具有相同数目的逻辑电平。
提供了一种驱动存储设备的示范性方法，该方法包括：将多个存储单元组织成多个组；将每个组的特征存储在查找矩阵中；提供多个组的每一个的控制参数，其中每个组地控制参数对应于它的存储的特征；以及根据它的提供的控制参数驱动每个存储单元。
另一个示范性实施例的方法提供：多个组的每一个具有根据该组在该设备的结构内的位置而不同的特征。另一个示范性实施例还包括：电子测试该设备的代表样本；以及根据电子测试的结果分配多个组的每一个的特征。另一个示范性实施例还包括从存储设备的备用区中检索该特征；以及将该特征存储在查找矩阵中。另一个示范性实施例还包括将组特征存储在查找矩阵中，其中该查找矩阵具有非易失性存储器。
又一个示范性实施例方法提供：每个组的特征包括编程条件、读取条件或擦除条件中的至少一个。另一个示范性实施例提供：编程条件包括递增阶跃脉冲编程电压、开始电压、编程控制电压、最大循环数、一次循环编程时间、或每个状态的校验电压中的至少一个。另一个示范性实施例提供：读取条件包括选择读取电压、读取控制电压或一次循环读出时间中的至少一个。另一个示范性实施例提供：擦除条件包括擦除电压或擦除时间中的至少一个。
另一个示范性实施例的方法提供：每个组的至少一个控制参数的范围不同于每个其它组的至少一个控制参数的范围。另一个示范性实施例提供：存储单元是NAND闪速存储单元。另一个示范性实施例提供：该控制参数包括应用于NAND闪速存储器的页的至少一个循环编程电压。另一个示范性实施例提供：该控制参数包括应用于NAND闪速存储器的页的至少一个循环读取电压。另一个示范性实施例提供：该控制参数包括应用于NAND闪速存储器的块的至少一个擦除电压。
另一个示范性实施例方法提供：存储单元是非易失性的。另一个示范性实施例提供：该多个存储单元包括至少两层存储单元，以及对于每个层，存储的特征和提供的控制参数是不同的。
另一个示范性实施例提供：该存储单元是NAND闪速存储器以及每个组是存储块，该方法还包括：比较要被存取的存储单元的页地址与组的块地址；选择用于包括该页地址的组的特征；以及使用对应于所选择的组特征的控制参数，该控制参数包括至少一个电压电平和定时周期。另一个示范性实施例提供：多个存储单元中的每一个具有相同数目的逻辑电平。
通过下面结合附图对示范性实施例的描述，将进一步理解本公开。
【附图说明】
本公开提供根据以下示范性图的具有自适应控制方案的多层非易失性半导体存储设备，其中：
图1示出了根据本公开的示范性实施例的多层非易失性半导体存储设备的编程(PGM)脉冲的示意图；
图2示出了根据本公开的示范性实施例的第一实施例的多层非易失性半导体存储设备的示意性框图；
图3示出了根据本公开的示范性实施例的图2的查找矩阵的更加详细的示意性框图；
图4示出了根据本公开的示范性实施例的块组集实施方式的示意性框图；
图5示出了根据本公开的示范性实施例的具有块组的查找矩阵的示意性框图；
图6示出了根据本公开的示范性实施例的第一块分组例子的示意性框图；
图7示出了根据本公开的示范性实施例的第二块分组例子的示意性框图；
图8示出了根据本公开的示范性实施例的第三块分组例子的示意性框图；
图9示出了根据本公开的示范性实施例的第四块分组例子的示意性框图；
图10示出了根据本公开的示范性实施例的查找矩阵设置的控制方法的示意流程图；
图11示出了根据本公开的示范性实施例的存储单元编程方法的示意流程图；
图12示出了根据本公开的示范性实施例的存储单元擦除方法的示意流程图；
图13示出了根据本公开的示范性实施例的存储单元读取方法的示意流程图；
图14示出了根据本公开的示范性实施例的递增阶跃脉冲编程(ISPP)信号的示意图；
图15示出了根据本公开的示范性实施例的第二实施例的多层非易失性半导体存储设备的示意性框图；
图16示出了根据本公开的示范性实施例的图15的查找矩阵的更加详细的示意性框图；
图17示出了根据本公开的示范性实施例的递增阶跃脉冲编程(ISPP)信号的示意图；和
图18示出了根据本公开的示范性实施例的由图17的递增阶跃脉冲编程(ISPP)信号引起的阈值电压(Vth)分布的示意图。
【具体实施方式】
本公开提供一种在实现控制方案的最佳工作条件下驱动存储单元的方法，其中该控制方案将存储单元陈列分成多个预定的组。要被驱动和控制的示范性的非易失性存储设备可以具有：至少两个存储单元，它们具有随结构形状或位置而变的特征；查找矩阵，用于存储关于特征块组集(set)的信息并且根据地址信号传送该数据；和状态机，用于基于各个块组集的特征信息控制各个存储单元的最佳工作条件。
如图1所示，多层非易失性半导体存储设备的编程(PGM)脉冲概括地由参考数字100表示。编程脉冲100具有单元数相对于阈值电压的特征曲线110，其被绘制为垂直轴上的单元数(#cell)相对于水平轴上的阈值电压(Vth)的函数。脉冲100包括第一层步进编程电压(Vpgm)120和第二层步进Vpgm130。第一和第二层编程电压被绘制为垂直轴上的电压相对于水平轴上的时间的函数。第一层Vpgm 120具有开始电压电平112和停止电压电平114，具有第一步间增量ΔISPPo。第二层Vpgm 130具有开始电压电平116和停止电压电平118，具有第二步间增量ΔISPPe。因而，第一层Vpgm 120具有第一单元数相对于Vth的特征曲线122，第二层Vpgm 130具有第二单元数相对于Vth的特征曲线132。第一和第二特征曲线的总和是第三单元数相对于Vth的特征曲线140。
转到图2，第一实施例的多层非易失性半导体存储设备概括地由参考数字200表示。存储设备200包括具有备用区212的单元阵列210、连接到单元阵列的行译码器220、连接到单元阵列的页缓冲器230、连接到该页缓冲器和行译码器的周期性的状态机240、连接到该周期性的状态机、页缓冲器和行译码器的模拟控制机250、连接到该周期性的状态机的地址逻辑260、连接到该周期性的状态机的命令逻辑270、连接到该周期性的状态机的电源检测器280、连接到该周期性的状态机且用于输出准备/忙碌(R/B)信号的R/B单元290、和查找矩阵300。这里，查找矩阵300连接到地址逻辑260、模拟控制机250、周期性的状态机240和页缓冲器230，用于从页缓冲器接收特定的信号数据(SDATA)并且将查找数据提供给模拟控制机和周期性的状态机。
SDATA可以包括用于一个或多个特定的存储单元的诸如线宽度的结构信息、诸如线电容或要稳定的时间的测试信息、以及类似的信息或特征。优选地，对于第一层和第二层的存储单元阵列，和/或对于存储单元的奇数和偶数编号的块，SDATA是不同的。
在第一实施例的存储设备200的操作中，备用区212包含与各个块组有关的非易失性的高级信息，用于编程、读取和擦除工作条件。当存储设备200加电时，该信息被从备用区212传送到查找矩阵300。状态机240基于来自于查找矩阵300的数据控制单元阵列210的各个存储块的最佳工作条件。
现在转到图3，更详细地示出了图2的查找矩阵300。查找矩阵300包括：地址比较器310，用于从图2的地址逻辑260接收地址信号；查找表320，用于从图2的状态机240接收控制信号以及从图2的页缓冲器230接收SDATA；和N到1多路复用器(mux)330，连接到地址比较器和查找表，用于接收n位地址和n×k位查找信号，以输出k位的SDATAi到图2的模拟控制机250和/或周期性的状态机240。这里，查找表320包括块组0集322、块组1集324、直到块组n集328。优选地，寄存器、锁存器等可以用来存储来自于块组n集的数据。SDATAi被定义为在最佳工作条件下用于各个存储块组的各个块组集信息的信号。第一实施例的查找矩阵300可以被实现在易失性RAM中。
如图4所示，块组集实施方式概括地由参考数字400表示。该实施方式包括连接到周期性的状态机和/或页缓冲器410的块组集422，页缓冲器输出页分组信息。块组集422包括编程条件423和读取条件425。在可替换的实施例中，块组集可以进一步包括单独的擦除条件。
编程条件423可以包括递增阶跃脉冲编程(ISPP)、开始电压、控制电压(例如，Vpp、Vpass)、循环数、单个循环编程时间、每个状态的校验电压以及类似的信息。读取条件425可以包括选择读取电压、控制电压(例如，Vread、Vblslf)、单个循环读取时间以及类似的信息。
块组集和备用区可以例如在最佳的工作条件下存储图2的单元阵列240的存储单元的SDATA。工作条件包括编程/读取/擦除条件，诸如字线电压、位线电压、阱电压及其时间要求。如果该信息仅仅是编程/读取工作条件的特征，则控制方案可以将存储单元阵列分成多个预定的页。如果该信息是编程/读取/擦除工作条件的特征，则控制方案可以将存储单元阵列分成多个预定的块。
转到图5，具有块组的查找矩阵概括地由参考数字500表示。这里，具有块组的矩阵包括被配置用于从状态机接收块504的查找矩阵502。块504被编号为从0到m，在这里其被分成块组0、k和n。
矩阵502包括用于接收地址信号的地址比较器510、用于接收控制信号和块组SDATA的查找表520、和连接到地址比较器和查找表以接收n位地址和n×k位查找信号以输出k位数据的N到1多路复用器530。这里，查找表320包括块组0集522、块组k集526，直到块组n集528。
在此查找表实施例的操作中，SDATA通过周期性的状态机被存储在查找表520中。这里，块组集可以由半导体厂商在代表性和/或特定半导体芯片的制造和测试之后预先确定。在可替换实施例中，块组集和/或其特定特征可以由存储设备自身自适应地确定。
现在转到图6，第一块分组的例子概括地由参考数字600表示。块分组600包括第一层的矩阵0中的块组612、614和616、第二层的矩阵0中的块组622、624和626、第一层的矩阵1中的块组632、634和636、以及第二层的矩阵1中的块组642、644和646。这里，每个跨度(span)的0到m块被分成三个块组。
如图7所示，第二块分组的例子概括地由参考数字700表示。块分组700包括第一层矩阵0中的块组710、第二层矩阵0中的块组720、第一层矩阵1中的块组730以及第二层矩阵1中的块组740。这里，每个跨度的0到m块是单个块组。
转到图8，第三块分组的例子概括地由参考数字800表示。块分组800包括：块组810，包括第一层矩阵0(由812表示)和第二层矩阵0(由814表示)；以及块组830，包括第一层矩阵1(由832表示)和第二层矩阵1(由834表示)。也就是说，每个块组在单个块组中包括用于相同的矩阵的两个跨度0到m的块。
现在转到图9，第四块分组的例子概括地由参考数字900表示。块分组900包括：块组910，包括第一层矩阵0(由912表示)和第一层矩阵1(由914表示)；以及块组920，包括第二层矩阵0(由922表示)和第二层矩阵1(由924表示)。也就是说，每个块组在单个块组中包括用于相同的层的两个跨度0到m的块
如图10所示，查找矩阵设置的控制方法概括地由参考数字1000表示。这里，执行加电序列的功能块1010将控制传递到执行加电重置的功能块1020，该功能块1020将控制传递到设置忙碌状态的功能块1030，功能块1030依次将控制传递到等待块1040。等待块1040将控制传递到判定块1050，判定块1050确定内部产生的电压电平是否等于目标电平。如果不相等，则判定块将控制传递回到等待块1040。但是，如果相等，则判定块将控制传递到从备用阵列读取数据的功能块1060。例如，块1050可以稳定Vcc。功能块1060依次将控制传递到将读取的数据存储在查找矩阵中的功能块1070。功能块1070将控制传递到设置准备状态的功能块1080。
在操作中，当开启电源时，存储设备执行加电重置序列，存储设备的忙碌信号将它移动到‘设置忙碌’状态。在‘等待’状态之后，它确定内部产生的电平是否已经达到目标电平。如果产生的电平已经达到目标电平，则SDATA被从备用区传送并且存储在查找矩阵中。之后，忙碌信号被禁止，并且该设备前进到准备状态。
转到图11，存储单元编程方法概括地由参考数字1100表示。功能块1110执行命令集并且将控制传递到并行的功能块1112和1118。功能块1112比较块地址并且将控制传递到功能块1114。功能块1114例如根据页地址选择各个块组集的信息，并且将控制传递到功能块1116。功能块1116依次实现预定的设置加载，诸如电压、定时等等，并且将控制传递到功能块1120。同时，并行的功能块1118执行数据加载并且将控制传递到功能块1120。当两个功能块1116和1118已经将控制传递到功能块1120时，功能块1120变为激活的并且执行开始操作。
接着，功能块1120将控制传递到功能块1122，功能块1122利用包括开始电压、Vpass、循环数、脉冲宽度等的预定设置来进行编程执行。功能块1122将控制传递到判定块1124，判定块1124确定所有的单元是否已被编程。如果是，则判定块1124将控制传递至功能块1126，指示成功完成。如果不，则判定块1124将控制传递到另一个判定块1128，该判定块1128确定循环计数器i是否已经达到值NP，NP指示最大循环数。如果是，则判定块1128将控制传递到功能块1130，指示有错误地完成。如果不，则判定块1128将控制传递到功能块1132，该功能块1132将循环计数器i加1并且将控制传递到功能块1134。功能块1134依次将Vpgm增加ISPP，并且将控制传递到功能块1122。
现在转到图12，存储单元擦除方法概括地由参考数字1200表示。存储单元擦除方法1200与图11的存储单元编程方法相似，因此重复的图和描述可以被省去。存储单元擦除方法1200包括功能块1210，其执行命令集并且将控制传递到功能块1212。功能块1112比较块地址并且将控制传递到功能块1214。功能块1214例如根据块地址选择各个块组集的SDATA，并且将控制传递到功能块1216。1216依次实现预定的设置加载，诸如电压、定时等等，并且将控制传递到功能块1220。
如图13所示，存储单元读取方法概括地由参考数字1300表示。存储单元读取方法1300分别与图11和12的存储单元编程方法1100和擦除方法1200相似，因此重复的图和描述可以被省去。在存储单元读取方法1300中，功能块1310执行命令集并且将控制传递到功能块1312。功能块1312比较块地址并且将控制传递到功能块1314。功能块1314例如根据页地址选择各个块组集的信息，并且将控制传递到功能块1316。功能块1316依次实现预定的设置加载，诸如电压、定时等等，并且将控制传递到功能块1320。
转到图14，递增阶跃脉冲编程(ISPP)信号概括地由参考数字1400表示。ISPP信号被绘制为垂直轴上的电压相对于水平轴上的时间的函数。ISPP信号是在地和增加的最大电压之间变化的脉冲信号。第一脉冲的最大电压是电压电势Vpgm_start，每个随后的脉冲被增加delta_ISPP电压阶跃，直到最大循环数(NP)已被达到。
现在转到图15，第二实施例的多层非易失性半导体存储设备概括地由参考数字1500表示。存储设备1500包括不需要具有备用区的单元阵列1510、连接到该单元阵列的核心控制/设备块1520、连接到该核心控制/设备块的周期性的状态机1540、连接到该周期性的状态机和核心控制/设备块的模拟控制机1550、连接到周期性的状态机的地址逻辑1560、连接到周期性的状态机的命令逻辑1570、以及查找矩阵1600。这里，查找矩阵1600连接到地址逻辑1560、模拟控制机1550和周期性的状态机1540，用于将查找数据提供给模拟控制机和周期性的状态机。
周期性的状态机1540包括连接到定时器控制1544的核心控制逻辑1542。定时器控制连接到调度器1546。调度器依次连接到核心控制逻辑和循环计数器1548二者，循环计数器1548也连接到核心控制逻辑。
模拟控制机1550包括连接到电荷泵1552的时钟驱动器1551，用于将CLKD信号提供给电荷泵。电荷泵将增加的电压提供给电压调节器1553，并且将输出提供给核心控制/驱动器块1520。电压调节器连接在电荷泵和时钟驱动器之间，用于将CLK信号提供给时钟驱动器。电压基准1554将Vref信号提供给电压调节器，以及振荡器将OSC信号提供给电压调节器。间接矢量控制(IVC)单元1556将另一个输出提供给核心控制/驱动器块1520。
查找数据可以包括SDATA，SDATA具有一个或多个特定的存储单元的诸如线宽度的结构信息、诸如线电容或要稳定的时间的测试信息、以及相似的信息或特征。优选地，对于第一层和第二层的存储单元陈列，和/或对于存储单元的奇数和偶数编号的块，SDATA是不同的。
在第二实施例的存储设备1500的操作中，查找矩阵本身被实现在非易失性或闪速存储器中，因此它不需要来自于备用区的启动信息。这与图2的实施例200相反。状态机1540基于来自于查找矩阵1600的数据控制单元阵列1510的各个存储块的最佳工作条件。
如图16所示，更详细地示出了图15的查找矩阵1600。查找矩阵1600包括：地址比较器1610，用于从图15的地址逻辑1560接收地址信号；查找表1620，用于从图2的状态机1540接收控制信号；和N到1多路复用器(mux)330，连接到地址比较器和查找表，用于接收n位地址和n×k位查找信号，以将k位的SDATAi输出到图2的模拟控制机1550和/或周期性的状态机1540。
查找表1620包括块组0集1622、块组1集1624、直到块组n集1626。优选地，非易失类型的设备可以用来存储来自于块组集的数据。这里，每个块组集1622-1626被存储在非易失性存储器中，并且包括连接到锁存器1629的存储阵列1627。SDATAi被定义为在最佳工作条件下用于各个存储块组的各个块组集信息的信号。
在操作中，查找矩阵从地址逻辑接收地址，并且将相应的块组集信息发送到模拟控制机或周期性的状态机中的至少一个。由于信息最初被存储在查找矩阵中，因此不需要备用区。
转到图17，递增阶跃脉冲编程(ISPP)信号概括地由参考数字1700表示。ISPP信号被绘制为垂直轴上的电压相对于水平轴上的时间的函数。ISPP信号是在最小和增加的最大电压之间变化的脉冲信号。第一循环的最大电压是电压电势Vpgm_start，每个随后的循环的脉冲被增加delta_ISPP电压阶跃，直到最大循环数(NP)已被达到。这里，delta_Vpgm电压阶跃等于delta_Vth阈值电压阶跃。第N循环Vpgm电压等于Vpgm_start加上(N-1)倍的delta_Vpgm。
现在转到图18，由图17的递增阶跃脉冲编程(ISPP)信号1700引起的阈值电压(Vth)分布概括地由参考数字1800表示。这里，值为“1”的存储单元具有Vth分布1810。另一方面，值为“0”的存储单元具有第一循环之后的Vth分布Loop1、第二循环之后的Loop2、第三循环之后的Loop3以及最后或第N循环之后的Loop4。每个连续的循环的最小电压电平大于前一循环的最小电压电平加上delta_Vpgm。在第N循环之后，所有值为“0”的存储单元的电压分布满足或大于最小良好电压(Vf)。最终电压分布的宽度等于delta_Vpgm加上噪声因子。
在操作中，通过使用控制存储单元的Vth的增量阶跃脉冲编程(ISPP)方法来准确地控制NAND闪速存储设备的阈值电压(Vth)分布。在ISPP方法中，通过重复编程周期的编程循环，在各个阶段中编程电压增加确定的增量。随着编程操作的进行，被编程的单元的阈值电压被增加每个编程循环中确定的增量。
因而，驱动非易失性存储设备的示范性实施例的方法包括：确定要被驱动的存储单元的结构形状和位置；以及基于该确定在最佳工作条件下驱动存储单元。替换的实施例是可以预期的。例如，这样的可替换方法可以被适配为驱动在至少第一层和第二层中具有存储器阵列的非易失性存储设备，其中存储器阵列被布置成第一层、第二层、和/或这二者的一部分中的矩阵或块组集程度(extent)。工作条件可以包括编程、读取和/或擦除工作条件，其中层、矩阵和/或块组集的工作条件彼此不同。
在其它实施例中，较大的块或较小的页可以被用来根据要被执行的操作分组。例如，对于NAND型闪速存储设备，编程和读取操作优选地使用页分组。另一方面，对于NAND型闪速存储设备，擦除操作优选地使用块分组。这里，例如页大小或深度可以是8K字节。
另一个可替换实施例包括多电平单元(MLC)，其中单触发分布很宽。为了使得MLC分布更宽，期望通过修改这里提供的编程方法来使得编程分布更紧密。
尽管这里参考附图描述了说明性实施例，但是应当理解，本公开不局限于那些精确的实施例，本领域技术人员在不脱离本公开的范围或精神的情况下可以做出各种其它改变和修改。所有这样的改变和修改预期被包括在所附权利要求书所阐述的本公开的范围内。
对相关申请的交叉引用
本申请是2008年2月22日提交的美国专利申请No.12/035,732的部分延续，并且要求于2008年7月7日在韩国知识产权局提交的专利申请No.10-2008-0065678的优先权，它们的全部内容通过参照而被合并与此。