氧化铝铜为主的存储器元件及其制造方法.pdf

本发明公开了一种氧化铝铜为主的存储器元件及其制造方法。存储器元件包括第一电极及第二电极。存储器元件更包括二极管及包括氧化铝及氧化铜的反熔丝金属氧化物存储器构件。二极管与金属氧化物存储器构件电串联排列在第一电极与第二电极之间。

1.  一种存储器元件，其特征在于，包括：
一第一电极；
一第二电极；
一二极管；以及
一反熔丝金属氧化物存储器构件，其包括氧化铝及氧化铜，其中该二极管与该金属氧化物存储器构件电串联排列在该第一电极与该第二电极之间。

2.  根据权利要求1所述的存储器元件，其特征在于，该二极管与该金属氧化物存储器构件沿着该第一电极与该第二电极之间的电流路径排列。

3.  根据权利要求1所述的存储器元件，其特征在于，该二极管在该金属氧化物存储器构件的上方。

4.  根据权利要求1所述的存储器元件，其特征在于，该金属氧化物存储器构件在该二极管的上方。

5.  根据权利要求4所述的存储器元件，其特征在于，更包括一导电构件在该金属氧化物存储器构件的上方且电性耦合该金属氧化物存储器构件至该二极管。

6.  根据权利要求1所述的存储器元件，其特征在于，该二极管包括PN结二极管。

7.  根据权利要求1所述的存储器元件，其特征在于，该二极管包括肖特基二极管。

8.  一种存储器元件，其特征在于，包括：
多条字线；
多条位线；以及
多个存储单元，配置在该多个字线及该多个位线之间，各存储单元包括：
一二极管；以及
一反熔丝金属氧化物存储器构件，其包括氧化铝及氧化铜，其中该二极管与该金属氧化物存储器构件电串联排列在该多个字线中的对应的一字线及该多个位线中的对应的一位线之间。

9.  根据权利要求8所述的存储器元件，其特征在于，各存储单元的该二极管与对应的该金属氧化物存储器构件沿着对应的该字线与对应的该字线之间的电流路径排列。

10.  根据权利要求8所述的存储器元件，其特征在于，各存储单元的该二极管在对应的该金属氧化物存储器构件的上方。

11.  根据权利要求8所述的存储器元件，其特征在于，各存储单元的该金属氧化物存储器构件在对应的该二极管的上方。

12.  根据权利要求8所述的存储器元件，其特征在于：
该多个位线在该多个字线的上方，且该多个位线分别在多个交点位置横越于该多个字线；以及
该多个存储单元分别排列在该多个交点位置。

13.  根据权利要求8所述的存储器元件，其特征在于：
各字线具有一字线宽度，且相邻的该多个字线以一字线分开距离相分隔；
各位线具有一位线宽度，且相邻的该多个位线以一位线分开距离相分隔；以及
各存储单元具有一存储单元区域，该存储单元区域具有沿着第一方向的一第一侧及沿着第二方向的一第二侧，该第一侧具有与该字线宽度及该字线分开距离的总和相等的长度，该第二侧具有与该位线宽度及该位线分开距离的总和相等的长度。

14.  根据权利要求13所述的存储器元件，其特征在于，该第一侧的长度等于一特征尺寸F的两倍，及该第二侧的长度等于该特征尺寸F的两倍，使得该存储单元区域的面积等于4F²。

15.  一种存储器元件的制造方法，其特征在于，包括：
形成一第一电极；
形成一二极管；
形成包括铝及铜的一反熔丝金属氧化物存储器构件；以及
形成一第二电极，其中该二极管与该金属氧化物存储器构件电串联排列在该第一电极与该第二电极之间。

16.  根据权利要求15所述的存储器元件的制造方法，其特征在于，该二极管与该金属氧化物存储器构件沿着该第一电极与该第二电极之间的电流路径排列。

17.  根据权利要求15所述的存储器元件的制造方法，其特征在于，形成该二极管及形成该金属氧化物存储器构件的步骤包括：
形成该金属氧化物存储器构件；以及
在该金属氧化物存储器构件的上方形成该二极管。

18.  根据权利要求15所述的存储器元件的制造方法，其特征在于，形成该二极管及形成该金属氧化物存储器构件的步骤包括：
形成该二极管；以及
在该二极管的上方形成该金属氧化物存储器构件。

氧化铝铜为主的存储器元件及其制造方法
技术领域
本发明是有关于一种以金属氧化物为主的存储器元件及其制造方法。
背景技术
在集成电路中使用一次可编程(one time programmable；OTP)存储器作各种非易失性存储器的应用。典型地，使用电荷储存、熔丝或反熔丝技术来执行一次可编程存储器。
通过施加电压脉冲遍及介电或其它高电阻材料以造成崩溃(breakdown)及形成经材料的低电阻电流路径来编程反熔丝型存储器。各种材料包括氧化硅、氮化硅、氮氧化硅、氧化铝及氧化铪已被提出使用于反熔丝型存储器。典型地，需要的编程电压为10V或更大，而增加应用这些材料的存储器元件的电路的复杂性。此外，崩溃过程花上相对长的时间(例如是大于百万分之一秒)及需要大电流，而导致相对慢的编程速度及高耗电量。
因此，希望提供具有相对低的编程电压及快的编程时间的高密度反熔丝型存储器。
发明内容
本发明的存储器元件包括第一电极及第二电极。存储器元件更包括二极管及包括氧化铝及氧化铜的反熔丝金属氧化物存储器构件。二极管与金属氧化物存储器构件电串联排列在第一电极与第二电极之间。在一些实施例中，金属氧化物存储器构件的金属材料为0.5～2.0wt％的铜。
本发明的存储器元件的制造方法包括形成第一电极，形成二极管及形成包括氧化铝及氧化铜的反熔丝金属氧化物存储器构件。此方法更包括形成第二电极，其中二极管与金属氧化物存储器构件电串联排列在第一电极与第二电极之间。
有利地，本发明的包括氧化铝及氧化铜的反熔丝金属氧化物存储器构件具有相对低的编程电压(例如为6V)及快的编程时间(例如为30nsec)。因此，与其它形式的反熔丝为主的存储器相比，本发明的存储器构件在编程时的耗电量较低。此外，本发明的存储器构件在高电阻状态及低电阻状态之间具有大的电阻比(resistance ratio)，且在两种状态展现非常好的数据保存力。
本发明的具有存储单元的存储器阵列可导致高密度存储器。在一些实施例中，阵列的存储单元的剖面区域由字线及位线的尺寸全权决定，可允许阵列的高存储器密度。字线具有字线宽度及隔开邻近字线的字线分开距离，且位线具有位线宽度及隔开邻近位线的位线分开距离。在一些实施例中，字线宽度及字线分开距离的总和等于两倍的用以形成阵列的特征尺寸F，且位线宽度及位线分开距离的总和等于两倍的特征尺寸F。此外，F为形成字线及位线的工艺(典型为光刻工艺)的最小尺寸，使得阵列的存储单元具有存储单元的面积为4F²。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1A绘示第一实施例的包括反熔丝金属氧化物存储器构件的存储单元的剖面图，其中反熔丝金属氧化物存储器构件包括铝及铜。
图1B绘示图1A的存储单元的示意图。
图2A至2D绘示图1A的存储单元的制作方法的步骤。
图3A及3B显示形成存储器构件的顺流等离子体工艺随时间长度的编程速度的测量值。
图4为存储器构件160的测量电阻vs时间的关系图，其中分别于150℃下在高电阻状态及低电阻状态下进行。
图5A绘示第二实施例的存储单元的剖面图，其中二极管在存储器构件的上方。
图5B为图5A的存储单元的示意图。
图6A至6D绘示图5A的存储单元的制作方法的步骤。
图7为包括存储单元的存储器阵列的集成电路的简单方块图，其中存储单元具有氧化物存储器构件。
图8绘示图7的集成电路的部分阵列的示意图。
图9A及9B绘示第一实施例的排列在图8的阵列的存储单元的部分剖面图。
图10A及10B绘示第二实施例的排列在图8的阵列的存储单元的部分剖面图。
【主要元件符号说明】
10：集成电路
14：字线(行)译码器及驱动器
16：字线
18：位线(列)译码器
20：位线
22：总线
24：感应放大器/数据输入结构
26：数据总线
28：数据输入线
30：其它电路
32：数据输出线
34：控制器
36：偏压排列供给电压、电路源
50：阵列、阵列中的存储单元包括二极管存取元件及包括铝及铜的金属氧化物存储器构件
115：存储单元
120、120a、120b、120c：第二电极、上电极、位线
121：二极管
122：第一节点
124：第二节点
126：结
123：位线分开距离
127：位线宽度
130、130a、130b、130c：第一电极、下电极、字线
132：字线分开距离
134：字线宽度
160：存储器构件
170：介电层
180：导电构件
具体实施方式
本发明将典型地参照特定结构的实施例及方法加以描述。应了解本发明并不以揭露的特定实施例及方法为限，且可以利用其它特征、构件、方法及实施例加以实施。描述较佳的实施例以说明本发明，但不用以限定申请专利范围所界定者。本领域具有通常知识者应了解下文说明内容的各种相当物的变化。所有实施例中类似的构件使用类似的元件符号。
图1A绘示本发明的包括反熔丝金属氧化物存储器构件160的存储单元115的剖面图，其中反熔丝金属氧化物存储器构件160包括铝及铜。存储单元115包括二极管121，二极管121与存储器构件160沿着第一电极130与第二电极120之间的电流路径电串联排列。图1B绘示图1A的存储单元115的示意图。
第一与第二电极130、120分别为导电构件。第一与第二电极130、120可以分别包括选自由Ti、W、Mo、Al、Ta、Cu、Pt、It、La、Ni、N、O、Ru及其组合组成的族群的一或多个构件。在一些实施例中，第一与第二电极130、120也可以包括一层以上。在一些实施例中，第一电极130可以包括字线的一部分，且第二电极120可以包括位线的一部分。
存储单元115包括存储器构件160与二极管121之间的导电构件180。在说明的实施例中，导电构件180的材料包括TiN。另外，也可以使用其它材料。导电构件180为缓冲层以改进存储器构件160与二极管121之间的附着力。
二极管121包括在第一电极130上的第一节点(node)122及第一节点122上的第二节点124，以定义第一节点122与第二节点124之间的结126。二极管121可以为PN二极管或肖特基(Schottky)二极管。在一些实施例中，二极管121为PN二极管，第一节点122的材料为具有第一导电型(本实施例为N型)的掺杂半导体材料，第二节点124的材料为具有与第一导电型相反的第二导电型(本实施例为P型)的掺杂半导体材料。
在一些实施例中，二极管121为肖特基二极管，第一节点122的材料为具有第一导电型(本实施例为N型)的掺杂半导体材料，第二节点124的材料为金属。
在说明的实施例中，金属氧化物存储器构件160的材料为氧化铝铜(aluminum-copper-oxide；AlxCuyOz)。在一些实施例中，存储器构件160的金属材料例如是0.5～2.0wt％的铜。在另一些实施例中，金属氧化物存储器构件160的材料更包括其它附加的材料，例如氧化钨、氧化镍、氧化钴及氧化镁中一种或多种材料。
通过施加适当的电压脉冲至第一及第二电极130、120的其中一者或两者，以正向偏压(forward bias)二极管121及经由存储器构件160激发电流来读取或写入存储单元115。施加电压的程度及时间视执行的操作(例如读取操作或编程操作)而定。每一实施例的电压脉冲的程度及时间可由经验决定。
在存储单元115中读取(或感应)储存其中的数据值时，耦合到第一及第二电极130、120的偏压电路施加读取电压脉冲(给予适当的振幅及时间)遍及存储单元115，以激发电流流动，其中此电流不足以造成反熔丝存储器构件160的崩溃。偏压电路例如是偏压排列供给电压、电流源36(下文将参照图7描述)。经存储单元115的电流视反熔丝存储器构件160的电阻及储存在存储单元115的数据值而定。数据值例如是通过感应放大器(例如图7的感应放大器/数据输入结构24)以比较经由存储单元115的电流及合适的参考电流决定。
在编程操作欲储存在存储单元115的数据值时，耦合至第一及第二电极130、120的偏压电路施加编程电压脉冲(给予适当的振幅及时间)遍及存储单元115，以激发电流流动及造成反熔丝存储器构件160的崩溃，进而形成经存储器构件160的低电阻电流路径(或电流路径)。
图2A至2D绘示图1A的存储单元115的制作方法的步骤。
图2A绘示第一步，于第一电极130上形成二极管121。在一些实施例中，当二极管121为PN结二极管，形成二极管121的方法为在第一电极130的材料上形成半导体材料层，并进行注入及激活工艺。在一些实施例中，当二极管121为肖特基二极管，形成二极管121的方法为先形成第一节点122的掺杂半导体材料层，再沉积第二节点124的金属材料层。
然后，于图2A的二极管121上形成导电构件180，成为图2B的结构的剖面图。在说明的实施例中，导电构件180的材料包括TiN，且其形成方法为化学气相沉积(CVD)法。
接着，于图2A的导电构件180上形成包括氧化铝及氧化铜的金属氧化物存储器构件160，成为图2C的结构的剖面图。金属氧化物存储器构件160可通过各种沉积及氧化技术来形成。形成存储器构件160的方法为先沉积包括铝及铜的金属层(例如是具有0.5～2.0wt％的铜)，再进行氧化工艺以氧化金属层及形成存储器构件160。另外，存储器构件160可通过沉积存储器构件160的氧化物的单一步骤来形成。
示范性沉积方法包括原子层沉积法及使用混合铝及铜的金属标靶(target)的热蒸发法。
示范性氧化方法包括高温氧化法，例如炉管氧化法。其它氧化方法为等离子体氧化法，例如顺流(down-stream)等离子体氧化法。在一实施例中，溅射工艺也可以用来沉积铜及铝材料，且顺流等离子体的操作条件如下：压力为3000mtorr，功率约1250W，O₂/N₂的流量约4000sccm/200sccm，温度约150℃，时间长度50秒。增加顺流等离子体工艺的时间长度，会增加金属氧化物存储器构件160的厚度。
图3A及3B显示用以氧化存储器构件160的顺流等离子体工艺随时间长度的编程速度的测量值。在图3A及3B中，存储器构件160的材料包括2wt％的铜，且使用时间长度50秒、200秒及400秒来氧化。
图3A为存储器构件160的测量电阻vs脉冲时间的关系图，其中施加6V的编程脉冲遍及存储器构件160。存储器构件160具有初始化高电阻。一旦到达”关键(critical)脉冲时间”，造成崩溃且形成经存储器构件160(其电阻被大幅降低)的低电阻电流路径(或电流路径)。如图3A所示，当顺流等离子体工艺的时间长度减少，关键脉冲时间亦减少相当多。图3B总结图3A数值的关键脉冲时间vs时间长度(”氧化时间”)。
如测量值所示，本发明的包括氧化铝及氧化铜的存储器构件160具有相对低的编程电压(图3A及3B的结果显示为6V)及快的编程时间(图3A及3B的测量结果显示为30nsec)。
图4为存储器构件160的施加读取电压为0.25V的测量电阻vs时间的关系图，其中分别于150℃下在高电阻状态(”关闭状态”)及低电阻状态(”开启状态”)下进行。图4的存储器构件160的使用顺流等离子体法且时间长度为50秒来氧化。如图4所示，存储器构件160在两种状态下展示非常好的数据保存力(retention)。
在图1A说明的实施例中，存储器构件160在二极管121的上方。图5A绘示第二实施例的存储单元115的剖面图，其中二极管121在存储器构件160的上方。图5B为图5A的存储单元115的示意图。图5A至5B中的各种构件使用如图1A至1B相同的元件符号。
图6A至6D绘示图5A的存储单元115的制作方法的步骤。上述图1A至1B及2A至2D中讨论的材料及工艺可以使用在图6A至6D的各种步骤中，于此不再赘述细节。
图6A绘示第一步，于下电极130上形成导电构件180。然后，于导电构件180上形成存储器构件160，成为图6B的结构的剖面图。接着，于存储器构件160上形成二极管121，成为图6C的结构的剖面图。由于存储器构件160的相对高的熔化温度，存储器构件160可以承受形成二极管121时使用的高处理温度。于二极管121上形成上电极120，成为图6D的结构的剖面图。
图7为包括存储单元的存储器阵列50的集成电路的简单方块图，其中存储单元具有二极管存取元件及包括氧化铝及氧化铜的金属氧化物存储器构件。字线译码器14耦合及电子通讯到多条字线16。位线(栏)译码器18电子通讯到多条位线20以读取数据及写入数据至阵列50的存储单元(未绘示)。总线(bus)22上的地址提供至字线译码器、驱动器14及位线译码器18。方块24的感应放大器及数据输入(data-in)结构经由数据总线26耦接至位线译码器18。从集成电路10上的输入/输出端口经由数据输入线28提供数据，或从集成电路10之内或之外的数据源提供数据至方块24的数据输入结构。在集成电路10上可以包括其它电路30，例如通用处理器或特定目的应用电路、或模块合并(模块提供由阵列50支持的系统单芯片(system-on-a-chip)功能)。从方块24的感应放大器经数据输出(data-out)线32提供数据至集成电路10上的输入/输出端，或者是集成电路10之内或之外的其它数据终点。
此实施例的控制器34使用偏压排列状态机台来控制偏压排列供给电压及电路源36的应用，以读取及编程阵列50的存储单元的模式。控制器34可以使用本领域已知的特定目的逻辑电路。在另一些实施例中，控制器34包括通用处理器，其可以使用在相同的集成电路10上，执行计算机编程以控制元件的操作。在又一些实施例中，控制器34可以是特定目的逻辑电路和通用处理器的合并使用。
图8绘示图7的集成电路10的部分阵列50的示意图。
如图8所示，阵列50的各存储单元包括二极管存取元件及包括铝及铜的金属氧化物存储器构件(每一个代表图8的电阻器)，二极管存取元件及包括铝及铜的金属氧化物存储器构件沿着电子路径在对应的字线130及对应的位线120之间序列排列。
阵列包括多条字线130(包括字线130a、130b及130c在第一方向水平延伸)及多条位线120(包括位线120a、120b及120c在第二方向水平延伸)，第一方向与第二方向垂直。阵列50称为交点(across-point)阵列，因为字线130与位线120互相交错，但没有实体上的相交，存储单元分为位在字线130与位线120的多个交点位置。
阵列50的存储单元115排列在字线130与位线120的交点位置，存储单元115包括依序排列的二极管121及存储器构件160。在图8的实施例中，二极管121电性耦合至字线130b，存储器构件160电性耦合至位线120b。
通过施加上述的适当的电压脉冲至对应的字线130b及位线120b，以激发电流流经选择的存储单元115，以读取或写入阵列50的存储单元115。电压脉冲的程度及时间视执行的操作(例如读取操作或编程操作)而定。
图9A及9B绘示第一实施例的排列在交点阵列50的存储单元(包括存储单元115)的部分剖面图。图9A沿着位线120且图9B沿着字线130。
参照图9A及9B，存储单元115包括具有第一及第二节点122、124的二极管121。二极管121的第一节点122在对应的字线130b上。字线130b用作存储单元115的下电极，且其材料包括图1A的下电极130的讨论的任何材料。另外，字线130的材料可以包括掺杂半导体材料。
在说明的实施例中，导电构件180在二极管121的第二节点124上，且其材料包括TiN。包括铝及铜的反熔丝金属氧化物存储器构件在导电构件180上。
位线120(包括用作存储单元115的上电极的位线120b)电性耦合至存储器构件160且延伸到图5B绘示的剖面图之内及之外。字线120包括一层或多层的导电材料。举例来说，位线120的材料可以包括Ti、W、Mo、Al、Ta、Cu、Pt、It、La、Ni、N、O、Ru及其组合。
介电层170分隔相邻的存储单元、相邻的位线120及相邻的字线130。在说明的实施例中，介电层170的材料包括氧化硅。另外，也可以使用其它介电材料。
在操作时，耦合到对应的字线130b及位线120b的偏压电路(例如是图7的偏压排列供给电压、电流源36)施加偏压排列遍及存储单元115，以引起存储器构件160的电阻改变，存储器构件160的电阻改变表示储存在存储单元115中的数据值。
参照图9A及9B，阵列50的存储单元被安排在字线130及位线120的交点位置。代表的存储单元115被安排在字线130b及位线120b的交点位置。此外，存储器构件160及二极管121具有与字线130(参照图9A)宽度134实质上相同的第一宽度。另外，存储器构件160及二极管121具有与位线120(参照图9B)宽度127实质上相同的第二宽度。此处，“实质上”意指包括工艺容许值。因此，阵列50的存储单元的剖面区域由字线130及位线120全权决定，可允许阵列50的高存储器密度。
字线130具有字线宽度134及隔开邻近字线130的字线分开距离132(参照图9A)，且位线120具有位线宽度127及隔开邻近位线120的位线分开距离123(参照图9B)。在一些实施例中，字线宽度134及字线分开距离132的总和等于两倍的特征尺寸F。此外，较佳地，F为用以形成字线130及位线120的工艺(典型为光刻工艺)的最小尺寸，使得阵列50的存储单元具有存储单元面积为4F²。
图10A及10B绘示第二实施例的排列在交点阵列50的存储单元(包括存储单元115)的部分剖面图。图10A沿着位线120且图10B沿着字线130。图10A至10B的实施例与图9A至9B的实施例类似，图10A至10B的实施例具有二极管121于存储器构件160的上方。
于此，包括铝及铜的反熔丝金属氧化物存储器构件160可以执行在3D可堆栈存储器，以进一步增加存储器阵列密度。举例来说，图9A至9B或图10A至图10B的结构可以垂直重复，下层的位线可以用作其下方存储单元的上层的字线。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定的范围为准。