磁性移位寄存存储器以及数据存取方法 【技术领域】
本发明涉及一种磁性移位寄存存储器(magnetic shift registermemory)以及其操作方法。
背景技术
磁性随机存取存储器(MRAM)具有非易失性、高密集度、高读写速度、抗辐射线等等优点，具有取代传统半导体存储器，跨入嵌入式存储器应用的优势。传统的磁场写入式的MRAM元件，采用金属线通入电流，感应出磁场，以翻转MRAM的自由层。然而由于尺寸的缩小，去磁场效应的快速增加，所需写入的电流激增，造成此类MRAM存储器遭遇到微缩化的种种困难。
近几年来MRAM技术提出采取自旋传输翻转(Spin-torque-transferswitching，STT)的技术，其又称为Spin-RAM，是写入方式的新一代磁性存储器技术。写入电流直接流经存储元，随存储元尺寸缩小，所需的写入电流随之下降，因此这类存储器拥有不错的微缩性。然而，此STT技术至今仍有元件热稳定性不足、写入电流过大、以及可靠度特性的种种不确定性，可能导致此类存储器未来投入批量生产时产生巨大的阻碍。
另外传统技术中也有利用电流脉冲来移动磁壁的(current-drivendomain wall motion)理论，于1998年-2004年陆续提出与发展完备。美国专利第6,834,005B1号文件，提出一种可以大幅提高芯片或硬盘信息储存容量的元件结构，称为磁性移位寄存存储器(magnetic shift register)。这种存储器有机会取代现在的动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)以及闪存(FLASH)芯片，甚至还可以让“存储器硬盘芯片(disk drive on a chip)”变成事实。此存储器主要采用类似于硬盘的磁性记录盘，折迭成三维堆栈方式储存，通过电流驱动磁壁移动的方式，将信息逐一的记录其中，所以其等效的位尺寸可以缩小许多，且操作速度超过固态闪存芯片以及硬盘的速度。
图1A-1C示出了传统磁性移位寄存存储的操作示意图。存储器元件100，包含一位储存区35(Storage region)，一位寄存区40(Reservoir region)，一写入元件15(Writing device)，一读取元件20(Reading device)。此移位寄存存储器100，以磁性金属材料来形成，例如NiFe、CoFe等的铁磁性材料，可供信息储存及移动的轨道11(Track)。轨道11上可以磁化成许多小区域的扇区(Magnetic Domains)25、30。这些扇区的磁化向量(magnetization)的方向，可以表示储存信息的0与1逻辑值。这个移位寄存存储器的轨道11与邻近轨道相互连接成串，以一组写入元件15及读取元件20区隔成每一组存储区域，在每一组存储区域当中，包含位储存区35及位寄存区40。在信息储存起始态时(Quiescent state)，也就是不加电流驱动磁壁移动的稳态时，许多的存储单元，例如扇区25代表数据0，扇区30代表数据1，依序储存在位储存区35内。而此时位寄存区40不存放信息。此磁性移位寄存存储器的读取元件20用磁性穿遂元件(Magnetic Tunneling Junction，MTJ)与轨道11相连接，欲读取依序的位信息的时候，通过通入电流脉冲45导致每一个扇区25、30向电子流的方向产生磁壁移动(Domain Wall Motion，DWM)。
图1B显示一个瞬时状态，此时可以读取与读取元件20最接近的位信息，在这个瞬时状态，已经将先前读取过的位信息移入位寄存区40之内，直到所有储存在位储存区35的位信息都读取完毕之后，此时全部位信息都移入位寄存区40，再通入反向的电流脉冲45将所有位信息移回位储存区35。此磁性移位寄存存储器在写入数据时，也是通过通入电流脉冲45将欲写入数据的扇区移动到写入元件15之处，此时这个写入元件15也是由另外一条写入线，通过磁壁移动的方式，将特定方向的漏磁场(Stray field)移到写入区，导致该扇区翻转成欲写入的数据方向，而后再将依序的扇区信息通过反向的电流脉冲45移回原位。依据一般存储器的知识，读取元件20通过一个选择晶体管(Select transistor，MOS transistor)与感应放大器(Senseamplifier)相接，而此晶体管会占据Si基板的实体面积，而信息扇区25、30的尺度，一般而言比起晶体管微小许多，所以这个磁性移位寄存存储器的等效位尺寸，主要就视此晶体管占据的面积，以及一组晶体管，掌管几个储存于位储存区35之内的位信息(25，30)。由于磁性移位寄存存储器包含多个位，因此等效位尺寸就可大为降低。
图2示出了图1A-1C中的机制示意图。参考图2，简化图1的机制，可以将移位寄存存储器100延展在一直线轨道上，其包含位储存区35以及位寄存区40，分别都有多个扇区25、30。假设如图2中，一个移位寄存存储器100的位储存区35记录四个位的数据，可以被移动到位寄存区40。图3示出了读取的机制示意图。参考图3，例如施加脉冲电流106给移位寄存存储器100。如此，扇区102、104会被移位，其中一个扇区会通过读取电路108的位置，由读取电路108读取位数据。如果是写入此扇区的数据也可以通过一写入电路将位数据写入。
基本上，传统的磁性移位寄存存储器的设计仍不是很理想，且磁性移位寄存存储器技术属于初期发展阶段，业者仍积极在研发。
对于前述的结构与读写机制，其一般需移动存储单元进行读出或写入数据。当读出或写入数据完成后也需要再将存储单元移回原位置，因此耗费移回原位置的时间。
图4示出了传统的读出操作机制示意图。参考图4，时钟信号CLK地一个时钟例如是10ns。存储单元的位置例如是由地址信号Addr选定，在时间点400开始启动地址A1。接着写入致能信号(WE)，以WE的互补信号表示，被设定在禁能。输出致能信号(OE)，以OE的互补信号表示，是在地址A1后的一个时钟内启动输出致能。又同时由于输出致能信号启动后，电流脉冲信号(WL pulse)将磁壁移动，例如在时段404期间依序向前移动n个位置到缓冲区域，在时段406期间依序向后移动n个位置，使存储单元从缓冲区域移回到原位置。在时段404期间，要读出的一丛数据(burst data)，其包含n个位的数据被读出。因此，对于一个输入输出脚位(DIO Pin)上的信号DIO，在时间点402开始读出数据，且在时段410中完成一个读出的动作。接着，在时段414又完成下个读出的动作。
在此种磁性存储器的结构，除了地址(x，y)决定所选取的存储单元外，一个存储单元内有n个位的丛数据，以(z)表示。
图5示出了传统的写入操作机制示意图。参考图5，其机制与图4的操作类似，其中致能信号(WE)与输出致能信号(OE)的波形互换，而在时段416完成写入操作，还在时段418完成下一个写入操作。外围电流脉冲信号(WLpulse)将磁壁移动，例如在时段420期间依序向前移动n个位置到缓冲区域，在时段422期间依序向后移动n个位置，使存储单元从缓冲区域移回到原位置。
上述的传统读出与写入操作，都需要时段406或是时段422以将存储单元地址移回到原地址，因此增加操作时间，也因此降低操作速度。
如何能提高操作速度是研发的考虑方向之一。
【发明内容】
本发明提出一种磁性移位寄存存储器，包括至少一条磁性存储轨，有多个磁壁分隔出多个磁域构成多个磁性存储单元。一定数量的磁性存储单元构成一存储单元，储存一丛数据。一读取/写入元件设置在所述存储单元之间，以读取或写入经过该读取/写入元件的所述磁性存储单元的该丛数据。一标记单元记录每一个该磁性存储轨或是每一个该存储单元的一标记值，以标示该丛数据是位于该读取/写入元件的一第一边或是一第二边。一电流单元，根据该标记值提供一操作电流给该条磁性存储轨，使所述磁壁移位经过该读取/写入元件。于读取/写入元件读取或写入该丛数据后更新该标记值。
依据本发明一实施方式，在所述的磁性移位寄存存储器中，例如该标记单元是一非易失性存储器，允许持续保留追踪该标记值。
依据本发明一实施方式，在所述的磁性移位寄存存储器中，例如该标记单元与一外部系统连接，其中该外部系统对应该标记值对该丛数据做数据顺序的调整。
依据本发明一实施方式，在所述的磁性移位寄存存储器中，例如当该标记值标示需要将读出或写入的该丛数据的一数据顺序做反向时，该外部系统对该丛数据做反向。
依据本发明一实施方式，在所述的磁性移位寄存存储器中，例如还包括一内部存储处理单元，根据该标记单元的该标记值，先寄存该丛数据后依照一数据顺序调整后输出。
依据本发明一实施方式，在所述的磁性移位寄存存储器中，例如该标记单元是一易失性存储器，其中当该磁性移位寄存存储器的电源关闭时，每一个该标记值与该丛数据都回复到一初始状态。
依据本发明一实施方式，在所述的磁性移位寄存存储器中，例如该存储单元不包含数据缓冲区域，该丛数据根据该标记值来回移位于相邻两个该存储单元。
依据本发明一实施方式，在所述的磁性移位寄存存储器中，例如每一个该存储单元包含两个数据缓冲区域，该两个数据缓冲区域的其中之一记录该丛数据，且该丛数据根据该标记值来回移位于该两个数据缓冲区域。
本发明提出一种磁性移位寄存存储器的存取方法。磁性移位寄存存储器例如包括至少一条磁性存储轨，有多个磁壁分隔出多个磁域构成多个磁性存储单元，一定数量的所述磁性存储单元构成一存储单元以储存一丛数据；以及一读取/写入元件，设置在所述存储单元之间，该磁性存储轨或是每一个该存储单元有对应的一标记值以标示该丛数据是位于该读取/写入元件的一第一边或是一第二边。存取方法包括取得要读取/写入的该磁性存储轨或该存储单元的该标记值。提供一操作电流给该条磁性存储轨，以根据该标记值将所述磁壁移位经过该读取/写入元件。通过该读取/写入元件读取/写入经过的所述磁性存储单元的该丛数据。更新该标记值。
依据本发明一实施方式，在所述的磁性移位寄存存储器的存取方法中，例如将该标记值记录于一非易失性存储器，追踪该标记值。
依据本发明一实施方式，在所述的磁性移位寄存存储器的存取方法中，例如还包括通过一外部系统，根据该标记值对该丛数据做数据顺序的调整。
依据本发明一实施方式，在所述的磁性移位寄存存储器的存取方法中，例如当该标记值标示需要将读出或写入的该丛数据的一数据顺序做反向时，该外部系统对该丛数据做反向。
依据本发明一实施方式，在所述的磁性移位寄存存储器的存取方法中，例如通过一内部存储处理单元，先寄存该丛数据后根据该标记值以调整一数据顺序后输出。
依据本发明一实施方式，在所述的磁性移位寄存存储器的存取方法中，例如该标记单元是一易失性存储器，其中当该磁性移位寄存存储器的电源关闭时，所述标记值与该丛数据回复到一初始状态。
依据本发明一实施方式，在所述的磁性移位寄存存储器的存取方法中，例如存储单元不包含数据缓冲区域，其中该操作电流根据该标记值来回移动该丛数据于相邻两个该存储单元。
依据本发明一实施方式，在所述的磁性移位寄存存储器的存取方法中，例如每一个该存储单元包含两个数据缓冲区域，其中该丛数据记录于该两个数据缓冲区域的其中之一，且该丛数据根据该标记值来回移位于该两个数据缓冲区域。
为使本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并结合附图详细说明如下。
【附图说明】
图1A-1C示出了传统磁性移位寄存存储的操作示意图。
图2示出了图1A-1C中的机制示意图。
图3示出了读取的机制示意图。
图4示出了传统的读出操作机制示意图。
图5示出了传统的写入操作机制示意图。
图6示出了依据本发明一实施例，操作机制示意图。
图7(a)-(c)示出了依据本发明一实施例，高数据传输率的磁性移位寄存存储器机制示意图。
图8示出了依据本发明一实施例，通过外部处理进行丛数据反向的存储器芯片示意图。
图9示出了依据本发明一实施例，外部处理的读取操作流程示意图。
图10示出了依据本发明一实施例，外部处理的写入操作流程示意图。
图11示出了依据本发明一实施例，外部处理的读取操作流程示意图。
图12示出了依据本发明一实施例，外部处理的写入操作流程示意图。
图13示出了依据本发明一实施例，操作信号时序示意图。
图14示出了依据本发明实施例，内部处理的存储器芯片的示意图。
图15示出了依据本发明一实施例，内部处理的读与写操作的流程示意图。
图16示出了依据本发明一实施例，内部处理的读取操作流程示意图。
图17示出了依据本发明一实施例，内部处理的写入操作流程示意图。
图18示出了依据本发明一实施例，读出操作信号时序示意图。
图19示出了依据本发明一实施例，写入操作信号时序示意图。
图20示出了依据本发明一实施例，磁性移位寄存存储器的机制示意图。
图21示出了依据本发明一实施例，磁性移位寄存存储器架构示意图。
附图符号说明
11：轨道
15：写入元件
20：读取元件
25、30：扇区
35：位储存区
40：位寄存区
100：存储器元件
102、104：扇区
106：脉冲电流
108：读取电路
400、402：时间点
404-422：时段
500、502：时段
600：读取/写入元件
700-706：存储单元
740：数据系统
750：存储芯片
752-758：脚位
800：数据读取流程
802：系统接口
900：数据写入流程
902、1102、1202：系统接口
1300-1322：时段
1512：数据读取流程
1514：数据写入流程
1602、1702：系统接口
1800、1802、1900、1902：时间点
2200：磁性移位寄存存储器
2250、2300：存储单元
2500、2502：数据区域
3800：磁性存储轨
3802：电流驱动单元
3804：数据区域
3810：读取元件
3812：写入元件
【具体实施方式】
本发明提出一个高数据传输率的磁性移位寄存存储器，每一条字符线(WL)，或每一个存储单元，拥有一个标记信号(Flag)，可以记录所对应的丛数据(Burst data)的储存位置，是在读写元件的一侧，还是另一侧。驱动位线的磁壁移动(Domain Wall Motion，DWM)的电流源，可通过检查此识别信号的状态而决定欲施加的极性，此磁性移位寄存存储器，可拥有双倍的数据传输率，并可以爆发模式(Burst mode)输出入数据。
本发明提供一种磁性移位寄存存储器以及存取方法，通过设置标记的机制，可以至少节省在传统的读取与写入机制中需要将存储单元移回原地址的要求，实现提升操作速度的效果。
以下举一些实施例来说明本发明，但是本发明不仅限于所举的实施例，且所举的实施例之间也可以相互结合构到另一实施例。
图6示出了依据本发明一实施例，操作机制示意图。参考图6，本发明包括在操作速度上的提升，以达到读与写的操作于读或写完数据后，都不需要仍依照传统方式再将存储单元移回原始地址，造成操作时间的耗损。当操作时间点400启动后，经过初始的延迟时间(latency)，在时间点402例如开始由脚位DIO传送读取数据或是写入数据。换句话说，读取时段500与写入时段502可以自由交互启动，进行一序列的读写动作，其间不会有传统机制的闲置时段。也就是说，本发明不必每一次的读或写都需要将存储单元移回到原设定地址的固定位置。
图7(a)-(c)示出了依据本发明一实施例，高数据传输率的磁性移位寄存存储器机制示意图。存储器包含有至少一条的磁性存储轨，其例如是磁性奈米线，当作字符线(WL)。数据储存的磁性奈米线可以串接成一条，由外部提供可以磁壁移动的驱动电流脉波。然而在某些情况下，为了避免此磁性奈米线过长造成电阻值过高的问题，这些磁性奈米线未必需要串接成一条。
字符线上例如有多个存储单元700-706。每个存储单元有多个磁壁分隔出多个磁域构成多个磁性存储单元。图7中是以4个磁性存储单元为例。实际上，一定数量的磁性存储单元构成一存储单元，储存一丛数据。一丛数据包含n个位(n bits)数据。一读取/写入元件600设置在这些存储单元之间，以读取或写入经过读取/写入元件600的磁性存储单元的丛数据。一标记单元记录每一个磁性存储轨或是每一个存储单元的一标记值(Flag)，以标示丛数据是位于该读取/写入元件的一第一边或是一第二边，例如标记值以0或1来代表其两种状态。
在图7(a)，通过一电流单元，根据标记值的状态提供一操作电流给磁性存储轨(WL)，使磁壁移位经过读取/写入元件600。接着如图7(b)，在读取/写入元件600读取或写入丛数据到存储单元上后，就更新标记值，Flag＝1。此时由于存储单元例如往右(以附图而言)移动一个存储单元，因此存储单元706已被移出附图的范围，而另一边的存储单元708被移入附图的范围。标记值追踪记录存储单元相对读取/写入元件600的位置。由于标记值的追踪，图7(b)的状态可以维持，而不必马上回复到图7(a)的状态。
接着，如果又要对图7(b)的状态做读写操作时，由于其标记值是1，即是Flag＝1的状态，因此磁性存储轨(WL)的磁壁会被向左边推移。操作完毕后其如图7(c)所示，又回到位置如图7(a)的状态。换句话说，在图7(c)中，将存储单元移回图7(a)的同时，本发明也同时可做读写操作，可能改变存储单元的逻辑数据。
由于丛数据若以z做为存储单元的地址，则其对应标记值具备有方向性。当丛数据初始在左侧时，磁壁移动存取到的位是第一个位，而当丛数据初始在右侧时，磁壁移动存取到的位，则是最后一个位。所以本发明于输出/输入丛数据时，必须依据标记值的状态，决定是否要将丛数据顺序反向，以避免错误。将丛数据顺序反向可以通过存储器内部或是外部做处理，后面会有实施例做更详细的描述。
至于记录标记值的方式例如也有几种方式。为了能够在存储器关闭的时候，仍维持真实记录丛数据储存的相对位置，例如可以采用非易失性的存储器，如闪存、或磁性存储器，来储存标记值。在开机之后，可以将这些标记值的存储数据，加载速度较快的存储器，例如SRAM锁存器(SRAM latch)或是SRAM寄存器(SRAM register)去运作。另一种方式，例如也可以不采用非易失性存储器储存标记值，但在存储器芯片关机的流程中，先检视所有标记值信号，将所有丛数据移回初始值，即是将所有标记值状态确认为Flag＝0的状态下才关机。这样的话，在存储器芯片每次开机时，就可以即刻运作，不需再从非易失性存储器中加载状态。
由于本申请通过标记值状态记录丛数据的储存位置，如图7所示，其与跷跷板相似，故又称磁壁跷跷板(Domain Wall Seesaw，DW-Seesaw)。此磁性移位寄存存储器，可拥有双倍的数据传输率，并可以爆发模式(Burst mode)输出入数据，大幅提升系统端的运作效率。
以下描述如何通过内部或是外部做处理，以输出正确数据的实施例。图8示出了依据本发明一实施例，通过外部处理进行丛数据反向的存储器芯片示意图。参考图8，在一个数据系统740中，其会设置有本发明所提出磁性的存储芯片750。此存储器芯片通过Addr脚位(Addr pin)752选择并启动要读写的存储单元的地址(x，y)。DIO脚位754用来传送或接收数据。由于是外部处理，Flag脚位756会输出标记值。另外可以有其它脚位758做其它的使用。
图9示出了依据本发明一实施例，外部处理的读取操作流程示意图。参考图9，数据读取流程800例如通过与系统之间的系统接口802以读取n位(R n bits)数据。首先在步骤804，通过系统(S)与系统接口802连接。在步骤806，选择启动要读取的丛数据的地址Addr.(x，y)。在步骤808，存储芯片750输出对应的标记值Flag(y)。在步骤810，标记值是Flag(y)＝0时，其代表输出的丛数据的顺序是Q_1-Q_n。在步骤812，当标记值是Flag(y)＝1时，其代表输出的丛数据的顺序是Q_n-Q_1。在步骤814外部的数据处理系统可以根据标记值的状态，决定是否要将数据输出顺序反向，进行数据顺序的调整，其中例如对于标记值为Flag(y)＝1的丛数据需要顺序反向。
图10示出了依据本发明一实施例，外部处理的写入操作流程示意图。参考图10，数据写入流程900例如通过与系统之间的系统接口902以写入n位(W n bits)的数据。首先在步骤904，通过系统(S)与系统接口902连接。在步骤906，选择启动要写入丛数据的地址Addr.(x，y)。在步骤908，存储芯片750输出对应的标记值Flag(y)。在步骤910，标记值是Flag(y)＝0时，其代表要写入的丛数据的顺序是D_1-D_n，无需反向。在步骤912，当标记值是Flag(y)＝1时，其代表要写入的丛数据的顺序是D_n-D_1，系统需要将数据顺序反向。在步骤914，系统根据标记值的状态将数据顺序处理后输入到DIO脚位754，进行实际写入。
图11示出了依据本发明一实施例，外部处理的读取操作流程示意图。参考图11，其是更详细的读出流程示意图。系统(S)与设置在芯片内的系统接口1102连接以读取n位数据。在步骤1100，系统(S)与系统接口1102连接。在步骤1104，选择启动要读取的丛数据的地址Addr(x，y)。在步骤1106，检查标记值Flag(y)且输出对应的标记值Flag(y)。在步骤1108，如果标记值状态是Flag(y)＝0，则启动正方向的磁壁移动(DWM)，其电流脉冲是正值。在步骤1110，如果标记值状态是Flag(y)＝1，则启动负方向的磁壁移动(DWM)，其电流脉冲是负值。在此磁壁移动的正负方向，与电流脉冲的正负方向可依定义而有所不同，也可定义电子流脉冲的正方向与磁壁移动的正方向相同。在步骤1112，其延续步骤1108，对存储单元通过感应放大器(SA)等元件，感应出磁阻而读取其所储存的数据，其是Q_1-Q_n的顺序，并且依其顺序输出。在步骤1114，其延续步骤1110，对存储单元通过感应磁阻而读取其所储存的数据，是Q_n-Q_1的顺序，并且依此顺序输出。由于本实施例通过外部调整数据顺序。因此，数据的输出顺序维持Q_n-Q_1。在步骤1116，对于所读取的存储单元，其相对读取元件的位置已经改变，因此需要改变标记值。在步骤1118，外部系统根据步骤1106输出的标记值决定是否需要将数据输出顺序反向。
图12示出了依据本发明一实施例，外部处理的写入操作流程示意图。参考图12，其是更详细的写入流程示意图。数据写入流程例如通过与系统之间的系统接口1202以写入n位(W n bits)的数据。首先在步骤1200，通过系统(S)与系统接口1202连接。在步骤1204，选择启动要写入丛数据的地址Addr.(x，y)。在步骤1206，检查其对应的标记值Flag(y)，且存储芯片750输出标记值Flag(y)。在步骤1208，如果标记值是Flag(y)＝0时，其代表要写入的丛数据的顺序是D_1-D_n，无需反向。在步骤1210，如果标记值是Flag(y)＝1时，其代表要写入的丛数据的顺序需要是D_n-D_1，因此系统需要将数据顺序反向。在步骤1212，系统输入具有对应顺序的丛数据给DIO脚位。
以下的步骤是关于实际写入的动作描述。在步骤1214，其对应标记值是Flag(y)＝0的状态，因此磁壁移动(DWM)是往正的方向移动，其电子流脉冲是正值。在步骤1216，其对应标记值是Flag(y)＝1的状态，因此磁壁移动(DWM)是往负的方向移动，其电子流脉冲是负值。在步骤1218，延续步骤1214，写入丛数据D_1-D_n。在步骤1220，延续步骤1216，写入丛数据D_n-D_1。在步骤1222，丛数据已由读取/写入元件的一侧移至另外一侧，标记值Flag(y)对应改变。
图13示出了依据本发明一实施例，操作信号时序示意图。参考图13，系统例如要对四个地址A1-A4，进行写、读、写、读(W、R、W、R)的操作，地址A1发出后，先检查标记值，并送出信号，经过两个时钟(m＝2)的延迟(latency)后，开始输入或输出DIO数据，且于读或写之后Flag(y)的信号对应变化，改变标记值。操作电子流脉冲(WL pulse)于时段1300对应Flag(y)＝0，因此输入n个正脉冲，无需改变顺序，于是DIO脚位输入D1_1-D1_n的丛数据，通过电子流脉冲(WL pulse)移动磁壁，并由写入元件写入存储单元，其即是写入时段1316。接着，下一个丛数据是对应地址A2。通过WE与OE信号的状态改变，设定为要读取的操作。经检查标记值是Flag(y)＝1，于是电子流脉冲(WL pulse)于时段1302对应Flag(y)＝1，输入n个负脉冲，接着于读出时段1318读出Q2_n-Q2_1。依相同的机制，根据标记值Flag(y)的状态，于时段1304、1306输入电子流脉冲(WL pulse)，在时段1320与1322完成写入丛数据D3_n-D3_1以及读出丛数据Q4_1-Q4_n。
上述读写的机制通过外部系统来改变数据顺序，因此如果要能使广泛使用于现有的数据系统，例如计算机系统中，其例如需要另外的处理接口，或是改变其数据存取的管理。然而，就简便兼容于各种现有的系统，则也可以将数据顺序的管理设置在芯片内部。接着描述由内部处理数据顺序的一些实施例。
图14示出了依据本发明实施例，内部处理的存储器芯片的示意图。参考图14，系统740与内部处理的存储器芯片750的沟通脚位仅需要地址脚位Addr.(x，y)，DIO脚位，以及其它功能脚位758。由于数据顺序是内部处理，因此存储器芯片750对外的数据都是依照一般约定的顺序，因此不需要标记值脚位。
图15示出了依据本发明一实施例，内部处理的读与写操作的流程示意图。参考图15，在数据读取流程1512中，在步骤1504，通过系统(S)与系统接口1502连接，以读取n位(R n bits)数据。在步骤1506，选择启动要读取的丛数据的地址Addr(x，y)。在步骤1508，经过内部的数据顺序调整后输出丛数据Q_1-Q_n，其符合一般的数据顺序。在步骤1510，系统直接通过DIO脚位取得数据。换句话说，对系统而言，其无需考虑标记值的状态。
对于数据写入流程1514，在步骤1518，通过系统(S)与系统接口1516连接，以写入n位(W n bits)数据。在步骤1520，选择启动要写入丛数据的地址Addr(x，y)。在步骤1522，系统输入要写入的丛数据D_1-D_n到DIO脚位。换句话说，对系统而言，其无需考虑标记值的状态。
图16示出了依据本发明一实施例，内部处理的读取操作流程示意图。参考图16，根据图15的数据读取流程1512，以下是更详细的流程。系统(S)与设置在芯片内的系统接口1602连接以读取n位数据。在步骤1600，系统(S)与系统接口1102连接。在步骤1604，选择启动要读取的丛数据的地址Addr(x，y)。在步骤1606，检查标记值Flag(y)。在步骤1608，如果标记值状态是Flag(y)＝0，则启动正方向的磁壁移动(DWM)，其电子流脉冲是正值。在步骤1610，如果标记值状态是Flag(y)＝1，则启动负方向的磁壁移动(DWM)，其电子流脉冲是负值。在步骤1612，对存储单元通过感应放大器(SA)等元件，感应出磁阻而读取其所储存的数据，并且将数据锁存住，也就是寄存此丛数据。接着在步骤1614，对于标记值状态是Flag(y)＝0的情形，其丛数据维持Q_1-Q_n的顺序，无需反向。在步骤1616，对于标记值状态是Flag(y)＝1的情形，其读取的数据是Q_n-Q_1的顺序，因此需要反向。在步骤1618，改变标记值的状态。在步骤1620，数据的输出顺序维持Q_1-Q_n。在步骤1622，系统直接取得数据，无需考虑标记值状态。
图17示出了依据本发明一实施例，内部处理的写入操作流程示意图。参考图17，根据图15的数据写入流程1514，以下是更详细的流程。数据写入流程例如通过与系统之间的系统接口1702以写入n位(W n bits)的数据。首先在步骤1700，系统(S)与系统接口1702连接。在步骤1704，选择启动要写入丛数据的地址Addr.(x，y)。在步骤1706，检查其对应的标记值Flag(y)。在步骤1708，系统输入丛数据D_1-D_n到DIO脚位，其中丛数据D_1-D_n被暂时锁存。在步骤1710，如果标记值是Flag(y)＝0时，被锁存的丛数据D_1-D_n无需反向。在步骤1710，如果标记值是Flag(y)＝1时，则被锁存的丛数据D_1-D_n的顺序需要反向成为D_n-D_1，因此内部系统需要将数据顺序反向。在步骤1714，延续步骤1710，如果标记值状态是Flag(y)＝0，则启动正方向的磁壁移动(DWM)，其电子流脉冲是正值。在步骤1716，延续步骤1712，如果标记值状态是Flag(y)＝1，则启动负方向的磁壁移动(DWM)，其电子流脉冲是负值。在步骤1718，延续步骤1714，其标记值状态是Flag(y)＝0，于是对存储单元的存储单元写入没有反向的丛数据D_1一D_n。在步骤1720，延续步骤1716，其标记值状态是Flag(y)＝1的情形，于是对存储单元的存储单元写入反向的丛数据D_n-D_1。在步骤1722，完成写入后标记值状态对应改变。
图18示出了依据本发明一实施例，读出操作信号时序示意图。参考图18，本实施例是在芯片内部处理丛数据的顺序。系统例如要对几个地址A1-A4，进行读的操作。地址A1于时间点1800发出后，通过与信号决定读出状态。接着，标记值Flag(y)会先被检查以及读出后改变。操作电子流脉冲(WL pulse)依照标记值Flag(y)的状态，例如于时段1804对应Flag(y)＝0输入n个正脉冲，于时段1806对应Flag(y)＝1输入n个负脉冲，于时段1808对应Flag(y)＝1输入n个负脉冲等等。对应于操作电子流脉冲(WL pulse)，于时段1810感应数据与锁存数据，于时段1812，依照标记值决定是否进行数据反向动作。于是DIO脚位于时段1814对应Flag(y)＝0输出丛数据Q1_1-Q1_n；于时段1816对应Flag(y)＝1输出丛数据Q2_1-Q2_n；于时段1818对应Flag(y)＝1输出丛数据Q3_1-Q3_n；于时段1820对应Flag(y)＝0输出丛数据Q4_1-Q4_n。也就是说，时间点1800后的时间点1802会有第一笔数据被读出，之后就连续被读出，无需将存储单元位置回复到原位，且丛数据的输出顺序维持传统的顺序。
图19示出了依据本发明一实施例，写入操作信号时序示意图。参考图19，本实施例是在芯片内部处理丛数据的顺序。系统例如要对几个地址A1-A4，进行写的操作。地址A1于时间点1900发出后，通过与信号决定写入状态。接着，标记值Flag(y)会先被检查以及写入后改变。操作电子流脉冲(WL pulse)依照标记值Flag(y)的状态，例如于时段1904对应Flag(y)＝0输入n个正脉冲，于时段1906对应Flag(y)＝1输入n个负脉冲，于时段1908对应Flag(y)＝1输入n个负脉冲等等。对应于操作电子流脉冲(WL pulse)，于时段1910，依照标记值对输入的数据进行反向动作。于时段1912，才输入电子流脉冲。DIO脚位于时段1914、1916、1918...等都输入丛数据D1_1-D1_n；D2_1-D2_n；D3_1-D3_n...，无需考虑对应Flag(y)＝0，维持输入的丛数据的传统顺序。第一笔数据于时间点1902就可以输入，经过时段1910后就开始写入。
本发明的操作机制也可以适用于其它的结构，无需限制在图1A-1C的传统结构。例如，图20示出了依据本发明一实施例，磁性移位寄存存储器的机制示意图。参考图20，磁性移位寄存存储器2200，整体而言例如包括至少一条磁性存储轨，以一磁性存储轨为例，其上具有多个磁壁分隔出多个磁性位的存储单元2250、2300。磁壁利用刻痕(notch)来辅助实现。如此，在这些存储单元中规画出多个相邻的数据区域，以两个数据区域(dataregion)2500，2502来说明，分别是由一预定数量的这些磁性位存储单元所构成，以分别储存多个位数据。在此实施例，例如以四个位的数据为例。在这些磁性位存储单元的数据例如以磁化向量的方向记录一位数据。在磁性存储轨上的存储单元的数据，在一操作电流下会在相邻的两个数据区域2500、2502之间移位。每个数据区域2500例如也包括一读取的位置(R)与一写入的位置(W)，以存取被移位到对应位置的扇区的数据。较佳而言，读取的位置(R)与写入的位置(W)可以设置在数据区域的边缘位置。又更例如是读取的位置(R)与写入的位置(W)，在相同的位置。换句话说，数据区域2500是一个存储单元，其中无需要有如图1A-1C中的缓冲区域。
图21示出了依据本发明一实施例，磁性移位寄存存储器架构示意图。对应图20的存储器架构而言，其例如包括多条磁性存储轨，例如以平行排列配置。每一条磁性存储轨3800上有由多个磁壁分隔出的多个磁性位存储单元，如磁化向量的箭头所示。数据区域3804在每一条磁性存储轨3800上分别由一预定数量的磁性位存储单元所构成，以分别储存多个位数据。磁性存储轨3800又可简称为轨道3800。
一电流驱动单元3802，通过写入线WL0、WL1...对所选取的磁性存储轨3800，施加一操作电流，以使一个该数据区域3804的磁性位存储单元移位到相邻的一个该数据区域。一读取电路单元，包括元件3812与3810的读取电路，通过在每一个该数据区域都有一读取位置，以读取所选定该数据区域所通过该读取位置的该磁性位存储单元的一位数据。一写入电路单元，包括元件3806，在每一个数据区域都有一写入位置，以写入所选定该数据区域通所过该写入位置的该磁性位存储单元的一位数据。
以数据区域3804为例，通过标记值的设定，可以得知数据区域3804是在读取元件3810与写入元件3806的一边，例如左边。经过对数据区域3804做读或写后，数据区域3804会被移到读取元件3810与写入元件3806的另一边，例如右边。标记值也会对应改变，因此无需将被移到右边的数据区域3804移回到原本的左边，也因此增加操作速度。
虽然本发明已以较佳实施例披露如上，但其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围的前提下，当可作若干的更改与修饰，因此本发明的保护范围应以本发明的权利要求为准。