移位暂存装置及其方法 【技术领域】
本发明是有关于一种移位暂存装置及其方法，且特别是有关于一种能提升移位寄存器内部负责将其所输出的扫描信号的电压准位拉降至低准位栅极电压的NMOS晶体管的使用可靠度，且又能达到现今日益所重视的面板窄框化需求的移位暂存装置及其方法。
背景技术
近年来，随着半导体科技蓬勃发展，携带型电子产品及平面显示器产品也随之兴起。而在众多平面显示器的类型当中，液晶显示器(Liquid CrystalDisplay，LCD)基于其低电压操作、无辐射线散射、重量轻以及体积小等优点，随即已成为各显示器产品的主流。也亦因如此，无不驱使着各家厂商针对液晶显示器的开发技术要朝向更微型化及低制作成本发展。
为了要降低液晶显示器的制作成本，已有部分厂商研发出在液晶显示面板采用非晶硅(amorphous silicon，a-Si)制程的条件下，可将原先配置于液晶显示面板的扫描侧所使用的扫描驱动IC内部的移位寄存器(shift register)转移直接配置在液晶显示面板的玻璃基板(glass substrate)上。因此，原先配置于液晶显示面板的扫描侧所使用的扫描驱动IC即可省略，藉以达到降低液晶显示器的制作成本的目的。
图1绘示为公知直接配置在液晶显示面板的玻璃基板上所惯用的移位寄存器100的电路方块图。图2绘示为图1的移位寄存器100的操作波形图。请合并参照图1及图2，首先，于一个画面(frame)期间内的第一期间t1，当控制单元101接收到时序控制器(timing controller，未绘示)所提供的起始脉冲STV，或者接收到来自前一级移位寄存器(未绘示)所输出的扫描信号G(n-1)时，控制单元101会产生两个控制信号CS1与CS2，以致使NMOS晶体管TA导通，而NMOS晶体管TB截止，所以电容器C于此第一期间t1会先储存一个高准位栅极电压VGH的电荷于其中。
接着，于同样画面期间内的第二期间t2，控制单元101还是会产生两个控制信号CS1与CS2，以致使NMOS晶体管TA导通，而NMOS晶体管TB截止，但由于电容器C于第一期间t1时已储存了一个高准位栅极电压VGH的电荷，所以控制单元101于第二期间t2所产生的控制信号CS1的电压准位会被提升至约两倍的高准位栅极电压VGH，如此可以使得移位寄存器100所输出的扫描信号Gn的电压准位更容易达到高准位栅极电压VGH。
紧接着，于同样画面期间内的第二期间t2之后，控制单元101所产生的控制信号CS1与CS2会分别稳定处在低准位栅极电压VGL与高准位栅极电压VGH的电压准位状态，且必须等到下一个画面期间的第一期间t1与第二期间t2时才会再次做改变。因此，根据上述描述内容可得知的是，NMOS晶体管TB仅会在每个画面期间内的第一期间t1与第二期间t2时才会截止，而其余期间皆会导通，藉以负责将移位寄存器100所输出的扫描信号Gn的电压准位拉降至低准位栅极电压VGL。
故在此状况下，NMOS晶体管TB很有可能在长时间的导通状态下造成其快速老化，而造成其使用可靠度下降。再者，更会导致NMOS晶体管TB的电子捕捉效应(charge trapping effect)现象加恶，而使得NMOS晶体管TB的临限电压(threshold voltage，Vth)会随着长时间的导通状态下加速增加。如此，便会使得NMOS晶体管TB负责将移位寄存器100所输出的扫描信号Gn的电压准位拉降至低准位栅极电压VGL的能力出现问题。
也亦因如此，极有可能发生的问题就是会使得原本对应于扫描信号Gn而开启的像素误写入下一级移位寄存器所输出的扫描信号G(n+1)而对应开启的像素所需的数据电压，进而导致液晶显示器所显示的影像画面发生异常。
而为了要改善上述所提及的问题，便有人提出将负责起移位寄存器所输出的扫描信号的电压准位拉降至低准位栅极电压的NMOS晶体管多增设几颗，并且各自搭配一个控制单元，藉以致使同一时间仅有一颗NMOS晶体管负责将移位寄存器所输出的扫描信号的电压准位拉降至低准位栅极电压，藉此来解决上述所提及的问题。
图3绘示为可以解决图1所揭露的移位寄存器100缺点的移位寄存器300的电路方块图，其主要是当移位寄存器300所输出的扫描信号Gn地电压准位必须拉降至低准位栅极电压VGL时，控制单元301a与301b会采取分工的运作模式，藉以于同一时间仅利用NMOS晶体管T2与T6其中之一，负责将移位寄存器300所输出的扫描信号Gn的电压准位拉降至低准位栅极电压VGL，如此即可解决移位寄存器100所衍生出的缺点。
图4绘示为针对图1的移位寄存器100的NMOS晶体管TB与图3的移位寄存器300的NMOS晶体管T2、T6的应力(stress)测试图。请参照图4，图4所揭露的应力测试图的横轴代表时间(小时)，而纵轴代表NMOS晶体管TB、T2、T6的临限电压(Vth)漂移量(电压)，其中横、纵轴皆采用对数单位(log scale)。另外，随时间增加而攀升的实线401为移位寄存器100的NMOS晶体管TB的临限电压(Vth)漂移量，而随时间增加而攀升的虚线402为移位寄存器300的NMOS晶体管T2、T6的临限电压(Vth)漂移量。
依据上述对于图4解说的内容并搭配图4可明显看出，移位寄存器300的NMOS晶体管T2、T6的临限电压(Vth)漂移量较趋缓于移位寄存器100的NMOS晶体管TB的临限电压(Vth)漂移量。因此，NMOS晶体管T2、T6的使用可靠度便可提升，所以NMOS晶体管T2、T6负责将移位寄存器300所输出的扫描信号Gn的电压准位拉降至低准位栅极电压VGL的能力也会随之增加。
虽然图3所揭露的移位寄存器300可以克服移位寄存器100所衍生出的缺点，但是负责将移位寄存器300所输出的扫描信号Gn的电压准位拉降至低准位栅极电压VGL的NMOS晶体管T2、T6，必须各自搭配一个控制单元301a与301b，如此便会使得移位寄存器300的布局(layout)面积增加许多，而此现象并不利于现今日益所重视的面板窄框化的需求。
【发明内容】
有鉴于此，为了要能达到现今日益所重视的面板窄框化需求的目的，且又能同时兼顾提升移位寄存器内部负责将其所输出的扫描信号的电压准位拉降至低准位栅极电压的NMOS晶体管的使用可靠度。因此，本发明提出一种直接配置在液晶显示面板的玻璃基板上的移位暂存装置，其具有多数个彼此串接在一起的移位寄存器，而每一个移位寄存器包括第一晶体管、第二晶体管、第三晶体管、储能组件，以及控制单元。
于本发明的一实施例中，第一晶体管的第一漏/源极用以接收第一频率信号，第一晶体管的栅极用以接收第一控制信号，而第一晶体管的第二漏/源极用以产生扫描信号。第二晶体管的第一漏/源极电性连接第一晶体管的第二漏/源极，第二晶体管的栅极用以接收第二频率信号，而第二晶体管的第二漏/源极用以接收第一频率信号，其中第一频率信号与第二频率信号的相位差为180度。
第三晶体管的第一漏/源极电性连接第一晶体管的第二漏/源极，第三晶体管的栅极用以接收第二控制信号，而第三晶体管的第二漏/源极用以接收低准位栅极电压。储能组件电性连接于第一晶体管的栅极与第二漏/源极之间。控制单元会依据第一频率信号、第二频率信号、低准位栅极电压及起始信号，而产生第一控制信号与第二控制信号。
于本发明的一实施例中，本发明所提出的移位寄存器会于一画面期间利用第一晶体管将所述扫描信号的电压准位拉升至高准位栅极电压，并且利用第二晶体管与第三晶体管分时将所述扫描信号的电压准位拉降至低准位栅极电压。
于本发明的一实施例中，控制单元包括第四晶体管、第五晶体管、第六晶体管，以及第七晶体管。其中，第四晶体管的第一漏/源极用以接收起始信号，第四晶体管的栅极用以接收第二频率信号，而第四晶体管的第二漏/源极电性连接第一晶体管的栅极，用以产生第一控制信号。第五晶体管的栅极电性连接第四晶体管的第二漏/源极，第五晶体管的第一漏/源极用以接收低准位栅极电压，而第五晶体管的第二漏/源极电性连接第三晶体管的栅极，用以产生第二控制信号。
第六晶体管的栅极电性连接第五晶体管的第二漏/源极，第六晶体管的第一漏/源极电性连接第四晶体管的第二漏/源极，而第六晶体管的第二漏/源极用以接收低准位栅极电压。第七晶体管的栅极与第一漏/源极彼此电性连接在一起，并用以接收第一频率信号，而第七晶体管的第二漏/源极电性连接第五晶体管的第二漏/源极。
于本发明的一实施例中，上述液晶显示面板采用非晶硅制程方式制作而成。因此，上述第一晶体管、上述第二晶体管、上述第三晶体管、上述第四晶体管、上述第五晶体管、上述第六晶体管及上述第七晶体管为NMOS晶体管。
从另一观点来看，本发明提供一种具有上述本发明所提出的移位暂存装置的液晶显示面板，以及具有此液晶显示面板的液晶显示器。
再从另一观点来看，本发明提出一种移位暂存方法，其适用于如上述本发明所提出的移位暂存装置。本发明所提出的移位暂存方法包括下列步骤：首先，于所述画面期间内的第一期间，当起始信号与第二频率信号同时致能时，致使控制单元所产生的第一控制信号与第二控制信号分别为致能与消能，藉以利用第二晶体管将扫描信号的电压准位拉降至低准位栅极电压。接着，于所述画面期间内的第二期间，当起始信号与第二频率信号同时消能时，致使控制单元所产生的第一控制信号与第二控制信号分别为致能与消能，藉以利用第一晶体管将扫描信号的电压准位拉升至高准位栅极电压。
之后，于所述画面期间内的第三期间，当起始信号与第二频率信号分别为消能与致能时，致使控制单元所产生的第一控制信号与第二控制信号同时消能，藉以利用第二晶体管将扫描信号的电压准位拉降至低准位栅极电压。最后，于所述画面期间内的第四期间，当起始信号与第二频率信号同时消能时，致使控制单元所产生的第一控制信号与第二控制信号分别为消能与致能，藉以利用第三晶体管将扫描信号的电压准位拉降至低准位栅极电压。
本发明所提出的移位暂存装置及其方法，其主要是将负责起移位寄存器所输出的扫描信号的电压准位拉降至低准位栅极电压的NMOS晶体管增设为二颗，其中一个NMOS晶体管是透过控制单元来控制其导通状态，另一个NMOS晶体管是透过原先提供至移位寄存器所需的频率信号或其反相过后的频率信号来控制其导通状态。
因此，负责起移位寄存器所输出的扫描信号的电压准位拉降至低准位栅极电压的这两个NMOS晶体管的临限电压漂移量会更为趋缓，藉此即可大大地提升其使用可靠度。另外，由于每一个移位寄存器寄存器内部仅设置一个控制单元，所以本发明所提出的移位暂存装置整体的布局面积便会减少，藉此即可达到现今日益所重视的面板窄框化的需求。
【附图说明】
图1绘示为公知直接配置在液晶显示面板的玻璃基板上所惯用的移位寄存器100的电路方块图；
图2绘示为图1的移位寄存器100的操作波形图；
图3绘示为可以解决图1所揭露的移位寄存器100缺点的移位寄存器300的电路方块图；
图4绘示为针对图1的移位寄存器100的NMOS晶体管TB与图3的移位寄存器300的NMOS晶体管T2、T6的应力测试图；
图5绘示为本发明一实施例的移位暂存装置500的电路方块图；
图6绘示为移位暂存装置500内部的每一个移位寄存器SR1～SR3更详细的电路图；
图7绘示为图5的移位暂存装置500的操作时序图；
图8绘示为针对图6的移位寄存器SR1～SR3的NMOS晶体管T2’、T5’与T8’在其第二漏/源极分别为接收频率信号CKB/CK及低准位栅极电压VGL的应力(stress)测试图。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
【具体实施方式】
本发明所欲达成的技术功效，主要为提升移位寄存器内部负责将其所输出的扫描信号的电压准位拉降至低准位栅极电压的NMOS晶体管的使用可靠度，且更可达到现今日益所重视的面板窄框化的需求。而以下内容将针对本案的技术特征来做一详加描述，以提供给本发明领域具有通常知识者参详。
图5绘示为本发明一实施例的移位暂存装置500的电路方块图。请参照图5，本实施例的移位暂存装置500为直接配制在液晶显示面板(未绘示)的玻璃基板(glass substrate)上，且其内具有多数个与液晶显示面板内的扫描线数目相符的移位寄存器，用以依序产生扫描信号至对应的扫描线上，藉以开启或关闭耦接至扫描线上的像素。
另外，上述的液晶显示面板是采用非晶硅(a-Si)制程方式制作而成。而为了要方便说明本发明所欲阐述的精神，于此先假设液晶显示面板内的扫描线总共有3条，因此本实施例的移位暂存装置500则具有3个移位寄存器SR1～SR3，但本发明并不限制于此。
于本实施例中，移位寄存器SR1包括控制单元501a、晶体管T1’～T3’，以及储能组件C1。其中，控制单元501a会依据频率信号CKB、频率信号CK、低准位栅极电压VGL及时序控制器(timing controller，未绘示)所提供的起始脉冲STV，而产生控制信号CS1与控制信号CS2，其中频率信号CKB与频率信号CK的相位差为180度，且亦可由时序控制器来提供。
另外，晶体管T1’的第一漏/源极用以接收频率信号CK，晶体管T1’的栅极用以接收控制信号CS1，而晶体管T1’的第二漏/源极用以产生扫描信号G1。晶体管T2’的第一漏/源极电性连接晶体管T1的第二漏/源极，晶体管T2’的栅极用以接收频率信号CKB，而晶体管T2’的第二漏/源极用以接收频率信号CK。晶体管T3’的第一漏/源极电性连接晶体管T1’的第二漏/源极，晶体管T3’的栅极用以接收控制信号CS2，而晶体管T3’的第二漏/源极用以接收低准位栅极电压VGL。储能组件C1电性连接于晶体管T1’的栅极与第二漏/源极之间，且可以利用电容器(capacitor)来实现。
再者，移位寄存器SR1于一个画面期间会利用晶体管T1’将其所产生的扫描信号G1的电压准位拉升至高准位栅极电压(VGH)，并利用晶体管T2’与晶体管T3’分时将其所产生的扫描信号G1的电压准位拉降至低准位栅极电压(VGL)。
于本实施例中，移位寄存器SR2包括控制单元501b、晶体管T4’～T6’，以及储能组件C2。其中，控制单元501b会依据频率信号CKB、频率信号CK、低准位栅极电压VGL及移位寄存器SR1所输出的扫描信号G1，而产生控制信号CS3与控制信号CS4。
另外，晶体管T4’的第一漏/源极用以接收频率信号CKB，晶体管T4’的栅极用以接收控制信号CS3，而晶体管T4’的第二漏/源极用以产生扫描信号G2。晶体管T5’的第一漏/源极电性连接晶体管T4’的第二漏/源极，晶体管T5’的栅极用以接收频率信号CK，而晶体管T5’的第二漏/源极用以接收频率信号CKB。晶体管T6’的第一漏/源极电性连接晶体管T4’的第二漏/源极，晶体管T6’的栅极用以接收控制信号CS4，而晶体管T6’的第二漏/源极用以接收低准位栅极电压VGL。储能组件C2电性连接于晶体管T4’的栅极与第二漏/源极之间，且同样可以利用电容器来实现。
再者，移位寄存器SR2于一个画面期间会利用晶体管T4’将其所产生的扫描信号G2的电压准位拉升至高准位栅极电压(VGH)，并利用晶体管T5’与晶体管T6’分时将其所产生的扫描信号G2的电压准位拉降至低准位栅极电压(VGL)。
于本实施例中，移位寄存器SR3包括控制单元501c、晶体管T7’～T9’，以及储能组件C3。其中，控制单元501c会依据频率信号CKB、频率信号CK、低准位栅极电压VGL及移位寄存器SR2所输出的扫描信号G3，而产生控制信号CS5与控制信号CS6。
另外，晶体管T7’的第一漏/源极用以接收频率信号CK，晶体管T7’的栅极用以接收控制信号CS5，而晶体管T7’的第二漏/源极用以产生扫描信号G3。晶体管T8’的第一漏/源极电性连接晶体管T7’的第二漏/源极，晶体管T8’的栅极用以接收频率信号CKB，而晶体管T8’的第二漏/源极用以接收频率信号CK。晶体管T9’的第一漏/源极电性连接晶体管T7’的第二漏/源极，晶体管T9’的栅极用以接收控制信号CS6，而晶体管T9’的第二漏/源极用以接收低准位栅极电压VGL。储能组件C3电性连接于晶体管T7’的栅极与第二漏/源极之间，且同样可以利用电容器来实现。
再者，移位寄存器SR3于一个画面期间会利用晶体管T7’将其所产生的扫描信号G3的电压准位拉升至高准位栅极电压(VGH)，并利用晶体管T8’与晶体管T9’分时将其所产生的扫描信号G3的电压准位拉降至低准位栅极电压(VGL)。
图6绘示为移位暂存装置500内部的每一个移位寄存器SR1～SR3更详细的电路图。请合并参照图5及图6，于本实施例中，控制单元501a～501c都是由晶体管T10”～T13”所构成的。其中，晶体管T10”的第一漏/源极用以对应的接收起始脉冲STV/扫描信号G1/扫描信号G2，晶体管T10”的栅极用以对应的接收频率信号CKB/CK，而晶体管T10”的第二漏/源极会对应的电性连接至晶体管T1’/T4’/T7’的栅极，并用以对应的产生控制信号CS1/CS3/CS5。
晶体管T11”的栅极电性连接晶体管T10”的第二漏/源极，晶体管T11”的第一漏/源极用以接收低准位栅极电压VGL，而晶体管T11”的第二漏/源极会对应的电性连接至晶体管T3’/T6’/T9’的栅极，并用以对应的产生控制信号CS2/CS4/CS6。晶体管T12”的栅极电性连接晶体管T11”的第二漏/源极，晶体管T12”的第一漏/源极电性连接晶体管T10”的该第二漏/源极，而晶体管T12”的第二漏/源极用以接收低准位栅极电压VGL。晶体管T13”的栅极与第一漏/源极彼此电性连接在一起，用以对应的接收频率信号CKB/CK，而晶体管T13”的第二漏/源极电性连接晶体管T11”的第二漏/源极。
而在此先值得一提的是，由于液晶显示面板是采用非晶硅(a-Si)制程方式制作而成的，所以上述晶体管T1’～T9’及T10”～T13”皆为NMOS晶体管。此外，为了要能清楚地说明本实施例的移位暂存装置500可以达到既定的技术功效，以下将搭配移位暂存装置500的操作时序图来做进一步地说明，藉以让本发明领域的技术人员知晓本发明所欲阐述的精神。
图7绘示为图5的移位暂存装置500的操作时序图。请合并参照图5～图7，首先值得一提的是，本实施例的频率信号CKB与频率信号CK的逻辑高电压准位设定为可以将像素开启的高准位栅极电压VGH，而频率信号CKB与频率信号CK的逻辑低电压准位设定为可以将像素关闭的低准位栅极电压VGL。
因此，于一个画面期间(frame period)F1内的第一期间t1’开始，由于移位寄存器SR1所接收的起始脉冲STV与频率信号CKB会同时致能，所以移位寄存器SR1内部控制单元501a所产生的控制信号CS1与控制信号CS2会分别为致能与消能。藉此，晶体管T2’会负责将扫描信号G1的电压准位拉降至低准位栅极电压VGL，且使得储能组件C1于此第一期间t1’会先储存一个高准位栅极电压VGH的电荷于其中。
接着，于相同画面期间F1内的第二期间t2’，由于移位寄存器SR1所接收的起始脉冲STV与频率信号CKB会同时消能，所以移位寄存器SR1内部控制单元501a所产生的控制信号CS1与控制信号CS2会分别为致能与消能，但由于储能组件C1于第一期间t1’时已储存了一个高准位栅极电压VGH的电荷于其中，所以控制单元501a于第二期间t2’所产生的控制信号CS1的电压准位会被提升至约两倍的高准位栅极电压VGH，以提供至晶体管T1’的栅极。藉此，晶体管T1’会负责将移位寄存器SR1所输出的扫描信号G1的电压准位拉升至高准位栅极电压VGH。
之后，于相同画面期间F1内的第三期间t3’，由于移位寄存器SR1所接收的起始脉冲STV与频率信号CKB分别为消能与致能，所以移位寄存器SR1内部控制单元501a所产生的控制信号CS1与控制信号CS2会同时消能。藉此，晶体管T2’会负责将扫描信号G1的电压准位拉降至低准位栅极电压VGL。
最后，于相同画面期间F1内的第四期间t4’，由于移位寄存器SR1所接收的起始脉冲STV与频率信号CKB会同时消能，所以移位寄存器SR1内部控制单元501a所产生的控制信号CS1与控制信号CS2会分别为消能与致能。藉此，晶体管T3’会负责将扫描信号G1的电压准位拉降至低准位栅极电压VGL。
故依据上述可知，于一个画面期间F1内，负责将移位寄存器SR1所输出的扫描信号G1的电压准位拉降至低准位栅极电压VGL的组件会分配至NMOS晶体管T2’与T3’。因此，随着移位寄存器SR1的运作时间持续增加时，NMOS晶体管T2’与T3’的临限电压漂移量就会比较趋缓。
另外，由于NMOS晶体管T2’的第二漏/源极为接收频率信号CK，所以会致使NMOS晶体管T2’的电子捕捉效应(charge trapping effect)现象改善许多，而使得NMOS晶体管T2’的临限电压漂移量比较不会随着长时间的导通状态下加速增加，所以NMOS晶体管T2’的使用可靠度便可大大地提升。
同时间，于相同画面期间F1内的第一期间t1’，由于移位寄存器SR2所接收的扫描信号G1与频率信号CK会同时消能，所以移位寄存器SR2内部控制单元501b所产生的控制信号CS3与控制信号CS4会分别为消能与致能。藉此，晶体管T6’会负责将扫描信号G2的电压准位拉降至低准位栅极电压VGL。
接着，于相同画面期间F1内的第二期间t2’，由于移位寄存器SR2所接收的扫描信号G1与频率信号CK会同时致能，所以移位寄存器SR2内部控制单元501b所产生的控制信号CS3与控制信号CS4会分别为致能与消能。藉此，晶体管T5’会负责将扫描信号G2的电压准位拉降至低准位栅极电压VGL，且使得储能组件C2于此第二期间t2’会先储存一个高准位栅极电压VGH的电荷于其中。
之后，于相同画面期间F1内的第三期间t3’，由于移位寄存器SR2所接收的扫描信号G1与频率信号CK同时消能时，所以移位寄存器SR2内部控制单元501b所产生的控制信号CS3与控制信号CS4会分别为致能与消能，但由于储能组件C2于第二期间t2’时已储存了一个高准位栅极电压VGH的电荷于其中，所以控制单元501b于第三期间t3’所产生的控制信号CS3的电压准位会被提升至约两倍的高准位栅极电压VGH，以提供至晶体管T4’的栅极。藉此，晶体管T4’会负责将扫描信号G2的电压准位拉升至高准位栅极电压VGH。
最后，于相同画面期间F1内的第四期间t4’，由于移位寄存器SR2所接收的扫描信号G1与频率信号CK分别为消能与致能，所以移位寄存器SR2内部控制单元501b所产生的控制信号CS3与控制信号CS4会同时消能。藉此，晶体管T5’会负责将扫描信号G2的电压准位拉降至低准位栅极电压VGL。
故依据上述可知，于一个画面期间F1内，负责将移位寄存器SR2所输出的扫描信号G2的电压准位拉降至低准位栅极电压VGL的组件会分配至NMOS晶体管T5’与T6’。因此，随着移位寄存器SR2的运作时间持续增加时，NMOS晶体管T5’与T6’的临限电压漂移量就会比较趋缓。
另外，由于NMOS晶体管T5’的第二漏/源极为接收频率信号CKB，所以会致使NMOS晶体管T5’的电子捕捉效应(charge trapping effect)现象改善许多，而使得NMOS晶体管T5’的临限电压漂移量比较不会随着长时间的导通状态下加速增加，所以NMOS晶体管T5’的使用可靠度便可大大地提升。
同时间，于相同画面期间F1内的第一期间t1’，由于移位寄存器SR3所接收的扫描信号G2与频率信号CKB分别为消能与致能时，所以移位寄存器SR3内部控制单元501c所产生的控制信号CS5与控制信号CS6会同时消能。藉此，晶体管T8’会负责将扫描信号G3的电压准位拉降至低准位栅极电压VGL。
接着，于相同画面期间F1内的第二期间t2’，由于移位寄存器SR3所接收的扫描信号G2与频率信号CKB会同时消能，所以移位寄存器SR3内部控制单元501c所产生的控制信号CS5与控制信号CS6会分别为消能与致能。藉此，晶体管T9’会负责将扫描信号G3的电压准位拉降至低准位栅极电压VGL。
之后，于相同画面期间F1内的第三期间t3’，由于移位寄存器SR3所接收的扫描信号G2与频率信号CKB会同时致能，所以移位寄存器SR3内部控制单元501c所产生的控制信号CS5与控制信号CS6分别为致能与消能。藉此，晶体管T8’会负责将扫描信号G3的电压准位拉降至低准位栅极电压VGL，且使得储能组件C3于此第三期间t3’会先储存一个高准位栅极电压VGH的电荷于其中。
最后，于相同画面期间F1内的第四期间t4’，由于移位寄存器SR3所接收的扫描信号G2与频率信号CKB会同时消能，所以移位寄存器SR3内部控制单元501c所产生的控制信号CS5与控制信号CS6会分别为致能与消能，但由于储能组件C3于第三期间t3’时已储存了一个高准位栅极电压VGH的电荷于其中，所以控制单元501c于第四期间t4’所产生的控制信号CS5的电压准位会被提升至约两倍的高准位栅极电压VGH，以提供至晶体管T7’的栅极。藉此，晶体管T7’会负责将扫描信号G3的电压准位拉升至高准位栅极电压VGH。
故依据上述可知，于一个画面期间F1内，负责将移位寄存器SR3所输出的扫描信号G3的电压准位拉降至低准位栅极电压VGL的组件会分配至NMOS晶体管T8’与T9’。因此，随着移位寄存器SR3的运作时间持续增加时，NMOS晶体管T8’与T9’的临限电压漂移量就会比较趋缓。
另外，由于NMOS晶体管T8’的第二漏/源极为接收频率信号CK，所以会致使NMOS晶体管T8’的电子捕捉效应(charge trapping effect)现象改善许多，而使得NMOS晶体管T8’的临限电压漂移量比较不会随着长时间的导通状态下加速增加，所以NMOS晶体管T8’的使用可靠度便可大大地提升。
除此之外，由于控制单元501a～501c内的晶体管T13”接成二极管连接(Diode connected)的型式，所以可以使得控制信号CS2、CS4与CS6的电压准位会低于高准位栅极电压VGH的电压准位，如此即可致使NMOS晶体管T3’、T6’与T9’的使用寿命延长。
再者，更值得一提的是，依据本发明的精神并不限制NMOS晶体管T2’、T5’与T8’的第二漏/源极一定要接收频率信号CKB/CK。更清楚来说，上述实施例的NMOS晶体管T2’、T5’与T8’的第二漏/源极亦可接收低准位栅极电压VGL，而同样可以致使移位暂存装置500可以达到既定的技术功效。
图8绘示为针对图6的移位寄存器SR1～SR4的NMOS晶体管T2’、T5’与T8’在其第二漏/源极分别为接收频率信号CKB/CK及低准位栅极电压VGL的应力(stress)测试图。请参照图8，图8所揭露的应力测试图的横轴代表时间(小时)，而纵轴代表NMOS晶体管T2’、T5’与T8’的临限电压(Vth)漂移量(电压)。其中，随时间增加而攀升的实线801为NMOS晶体管T2’、T5’与T8’的第二漏/源极在接收频率信号CKB/CK的条件下所量测出的临限电压(Vth)漂移量，而随时间增加而攀升的虚线802为NMOS晶体管T2’、T5’与T8’的第二漏/源极在接收低准位栅极电压VGL的条件下所量测出的临限电压(Vth)漂移量。
故依据上述对于图8解说的内容并搭配图8可明显看出，NMOS晶体管T2’、T5’与T8’的第二漏/源极在接收频率信号CKB/CK的条件下所量测出的临限电压(Vth)漂移量较低于NMOS晶体管T2’、T5’与T8’的第二漏/源极在接收低准位栅极电压VGL的条件下所量测出的临限电压(Vth)漂移量。
因此，本发明所提出的移位寄存器若与先前技术所揭露的移位寄存器相比较的话，本发明所提出的移位寄存器的使用可靠度及使用寿命皆会比先前技术所揭露的移位寄存器来的好及长。再者，由于本发明所提出的移位寄存器内部仅需配置一个控制单元，所以本发明所提出的移位暂存装置整体的布局面积便会减少，藉此即可达到现今日益所重视的面板窄框化的需求。据此，若将本发明所提出的移位暂存装置直接配置在液晶显示面板的玻璃基板的液晶显示面板及其液晶显示器即属本发明所欲保护的范畴。
除了上述实施例的移位暂存装置以外，本发明另外还提出一种移位暂存方法。此移位暂存方法的细节皆已包含于上述的移位暂存装置的实施例中，因此，在本发明相关技术领域中具有通常知识者看过前面的说明之后，应当能轻易实施本移位暂存方法，所以本移位暂存驱动方法的细节就不在此赘述。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视申请专利范围所界定者为准。