本发明涉及集成电路工作情况的测试的自动测试时钟选择设备。集成电路（IC）在制造或使用过程中的各种不同阶段可能须要进行测试。举例说，IC制造出来之后可能须要进行测试，看其在功能特性和参数特性方面是否合乎IC技术规范的要求。IC测试通常要使用可编程的自动测试设备（ATE），这种设备有许多信号发生通道供产生加到IC输入/输出（IO）插脚上的测试信号。ATE的作用是鉴定IC对测试信号的反应。 在数字IC上进行的一般测试项目包括定时测试，例如确定数据信号对时钟信号的建立时间和保持时间，定时测试可以通过将ATE编程得使其改变数据信号与时钟信号之间的时延。促使IC正常工作的时延值确定之后将其与IC的技术规范相比较。
IC的内部特性可能对象上述的定时测试之类的测试有不利的影响。举例说，IC可能有一个调整某一信号（例如时钟信号）相对于另一信号（例如数据信号）的时延的内部时延校正器（或可调移相器）。1991年11月19日专利权授予J.H.Doty，Ⅱ等人题为“相移时钟信号发生器”的美国专利5，066，868就介绍了这种可调移相器的一个实例。象Doty，Ⅱ等人公开的那种内部时延校正器包括逻辑线路。逻辑线路的定时特性可能随IC加工的工艺参数的变化而大幅度变化，从而使各IC中的时延校正器的定时不同。因此，在真正进行定时测试之前，可能须要使ATE测试程序的定时适应各IC。要使测试程序适应各芯片的特性可能会延长测试各IC所需要的时间。我们不希望延长测试的时间，特别是在生产过程中必须测试大量集成电路时，更是如此。
因此，为便于测试，可能最好是在测试的过程中将诸如时延校正器之类的内部元件旁路。举例说，可以在IC中装上一个2∶1多路转换器（2∶1 MUX）将时延校正器旁路。MUX的一个输入端接时延校正器的输入端（未较正的信号），MUX的另一个输入端接时延校正器的输出端（已校正的信号）。在正常工作情况（正常工作方式）下，MUX选择时延校正器的输出端，提供时延校正信号。在测试过程（测试工作状态）中，MUX选择未经校正的信号，以消除时延正器的影响，从而将时延校正器旁路。
要使MUX在测试过程中起所希望有的旁路作用，必须将MUX控制信号设定到适当的值。举例说，ATE的测试程序中可以加入这样的一个部分：在IC的控制寄存器中设定一个能限定MUX控制信号的位元，从而使旁路起作用。然而，增设程序步骤来控制旁路的MUX可能会和我们的愿望相反地增加测试所需要的时间，使旁路的MUX体现不出其全部好处。
本发明，部分是出于对上述问题的认识，部分是出于提供解决上述问题的方法而提出的。按照本发明的一个特点，本发明具第一和第二工作状态的集成电路包括一个输入端子和第一及第二中间信号发生装置。第一中间信号是在第一工作状态过程中根据表示第一工作状态的第一输入信号产生的。第二中间信号是在第二工作状态过程中根据表示第二工作状态的第二输入信号产生的。第一或第二中间信号通过对第一和第二输入信号响应的装置加到一个输出端，使得第一中间信号在第一工作状态下加到该输出端，并使得第二中间信号在第二工作状态下加到该输出端。
参看附图可能可以更好地理解本发明的内容。附图中：
图1和3以部分原理图，部分方框图的形式示出了具本发明的特点的一部分集成电路的两个实施例;
图2示出了有助于理解图1中所示实施例的工作情况的信号波形。图1和图3中，相同或类似的元件用同样的编号表示。
图1中，数字集成电路（IC）100包括时钟信号CLOCK发生线路，该线路有许多元件125-150。信号CLOCK可以加到IC100内的各种功能元件（图1中未示出）上，以提供例如用作定时参考信号控制IC100内各操作过程的定时的“主”时钟信号。在IC100正常工作（正常工作模式）的过程中，信号CLOCK由一个晶控振荡器产生，该振荡器由处在IC100外面的晶体120和处在IC100里面的倒相放大器125组成。晶体120接IC100的端子115和117。倒相放大器125的输入接于端子115，输出端接于端子117。晶体120与倒相器125结合在一起在正常工作状态下在端子115处产生较稳定地时钟信号或定时参考波形。倒相器125在端子117上产生端子115波形的倒相波形。
时延校正器135，其输入端接倒相放大器125的输出端，是为在时钟信号通路中产生可调节的时延而设的。这种可调节的时延使信号CLOCK的定时在正常工作状态期间可相对于IC100中的其它信号加以调整。若时延校正器135采用上述美国专利号5，066，158（Doty，Ⅱ等人）的那一种，则对时延校正器135中输入一个参考信号（例如数据信号或其它时钟信号）作为调整信号CLOCK的定时的参考信号。不然也可以根据输入时延校正器135的控制信号选择特定的时延。图1中没有示出时延校正器135所产生的可调时延的控制情况。
2∶1多路转换器（2∶1 MUX）使旁路时延校正器135在测试状态期间提供那种未经时延校正器135移过相的信号CLOCK。MUX150的一个输入端（图1中用“A”表示的输入端）接于时延校正器135的输出端。MUX150的另一个输入端（图1中用B表示）接于倒相器125的输入端。控制信号SELECT加到MUX150的输入端SEL，确定加到MUX150的输入端A和B上的哪一个中间时钟信号应加到MUX150的输出端（图1中的“Q”）以提供信号CLOCK。举例说，图1中所示的配置方式表明，MUX150的输入端SEL处的逻辑0（例如0伏）促使时延校正器135的输出端应加上信号CLOCK。MUX150的输入端SEL处的逻辑1（例如5伏）使端子115上的信号加到信号CLOCK上。这样，信号CLOCK在正常工作状态下受到时延校正器135的影响，而在测试状态期间时延校正器135处于旁路状态。
控制信号SELECT由逻辑复原功能元件130、“同”（XNOR）门140和电容器145根据在IC100的端子115和117处的信号产生。逻辑复原功能元件130的输入端接于端子115，输出端接于XNOR门140。逻辑复原功能元件130的作用是确保来自端子115的信号提供XNOR门140所需要的逻辑电平。举例说，在正常状态下，端子115处来自晶体120的信号，其幅值可能不足以提供所需要的逻辑电平。逻辑复原元件130可以采用不倒相缓冲放大器。
信号SELECT是这样产生的：在正常状态期间，端子115处的信号是周期脉冲波形，倒相放大器125使端子117处的信号在相位上与端子115处的信号相反;在例相放大器125和逻辑复原功能元件130没有时延的理想情况下，NXOR门140的各输入端处的各信号始终不相等，如图2A中所示。因此，来自端子115和117的信号在XNOR门140上经过比较在正常状态期间始终在信号SELECT产生逻辑0。根据这种情况，MUX150按要求选择时延校正器135作为信号CLOCK的信号源。
在测试状态下，来自信号源110的测试时钟信号TEST CLOCK加到两个端子115和117上。信号源110可以是上述那种可以产生各种测试波形的自动测试设备（ATE）。倒相放大器125在端子117处的输出阻抗较高，为的是防止在正常状态期间来自晶体120的信号加到端子117上。因此，有可能通过往两端子115和117上加信号TEST CLOCK来使倒相放大器125的输入端和输出端处的信号基本上相等。假设情况是如上述那样理想（逻辑复原功能元件130不产生时延），则XNOR门140的各输入信号也基本相等。结果，XNOR门140的输出端处的信号SELECT在测试状态期间始终处于逻辑1的状态，这促使MUX150按要求将信号TEST CLOCK加到信号CLOCK上。
倒相放大器125和逻辑复原功能元件130并非理想，它们确实产生时延。此外，在测试状态期间，端子115和117可以接到自动测试设备（ATE）各分立的通道，而不象图1那样连接在一起。虽然ATE各分立的通道一般可编程得使其产生基本相同的波形，但可能还是会有差异存在的。不理想的时延，再加上ATE任何异常，可能会促使输入到XNOR门140的信号在时间上彼此有偏差，如图2B中所示。在正常状态期间，时间上的差异产生这样一个很短的时间间隔，在该时间间隔中，输入到XNOR门140上的各信号相等，从而使信号SELECT上产生趋向逻辑1的窄脉冲，如图2B中所示。同样在测试状态期间，输入到XNOR门140上的信号在很短的时间内不相等，从而产生趋近于逻辑0的窄脉冲。MUX150在正常或测试状态期间对这些“瞬时脉冲干扰”的反应是瞬时切换信号CLOCK的信号源。信号CLOCK中可能产生不希望有的后果（例如瞬时脉冲干扰）。
电容器145连接在信号SELECT与地之间，用作消除信号SELECT上的这些“瞬时脉冲干扰”的滤波器。确定电容器145的电容值时有若干应考虑的因素。首先，瞬时脉冲干扰的持续时间可能会随倒相放大器125和逻辑复原功能元件130根据温度和IC处理参数的变化而变化。因此，电容器145必须选择得使其能在一系列的脉冲持续时间内有效进行滤波。其次，电容器145的电容值应该较小，以便最大限度地缩小将电容器145集成入IC100中的面积。电容器145满足这个准则的电容值一般为5微微法。
图1中所示的电路检测IC100的工作状态，给信号CLOCK选择适当的信号源，并消除信号SELECT中不希望有的瞬时脉冲干扰。这些功能都是自动形成的，无须给ATE测试控制程序增加任何步骤。这样，无须违反我们的愿望增加IC100的测试时间就可以体现出时延校正器旁路作用的优点。此外，所述电路无须增加IC100的插脚（输入/输出端子）。
图3示出了上述自动选择信号CLOCK的另一种方案。图3中的电路起码有两方面与图1的不同。第一，图3中的D型触发器（DFE）160取代了图1中的XNOR门140和电容器145。DEF160的时钟（CLK）、数据（D）和置入（SET）等输入端分别接端子115（通过逻辑复原功能元件130）、逻辑0（0伏）和复位信号RESET。在DEF160的输入端（Q）处产生信号SELECT，即MUX150的控制信号。第二，在图3的测试状态期间，信号TEST CLOCK接于端子117，同时端子115接于逻辑0（图3的测试状态期间，信号TEST CLOCK接于端子117，同时端子115接于逻辑0（图3中的地），而不是象图1中那样端子115和117连接在一起。由于信号TEST CLOCK是加到端子117上，因而MUX150的“旁路”输入端（输入端“B”）接于端子117而不是象图1那样接于端子115。
信号RESET由图3中未示出的控制电路产生。该控制电路可以在IC100外也可以在IC100内。信号RESET是根据象IC100的“电源接通”之类的条件产生的，且促使IC100进入这样的工作状态中，在该工作状态期间，举例说，控制寄存器都初始化。在图3中，这个初始状态或复位以处于逻辑1的信号RESET表示。处于逻辑1的信号RESET处于逻辑1。因此，在初始状态期间，选取MUX150的B输入端，将时延校正器135旁路，并将信号CLOCK加到端子117上。
信号SELECT起码在复位状态结束之前仍然处于逻辑1的状态。在DEF160的输入端处的时钟脉冲在复位状态结束之后促使在DEF160的D输入端处的逻辑0定时加到DEF160的电输出端上。若在晶体120接端子115和117时IC100正常工作期间出现复位状态，则在端子115处因而也在DEF160的CLK输入端处连续产生有脉冲波形。因此在正常工作状态下，信号SELECT会在复位状态结束之后即刻转动逻辑0，促使信号CLOCK按要求加到时延校正器135的输出端上。在测试状态下，端子115接逻辑0，防止DEF160的CLK输入端处产生时钟脉冲。这样，信号SELECT在复位状态结束时仍然处于逻辑1的状态，确保相移校正器135按要求的测试状态持续时间处于旁路状态。
图3的电路可以自动选择信号CLOCK的信号源而不致在信号SELECT上产生瞬时脉冲干扰，因而不需要象图1中电容器145那样的滤波器。
熟悉本技术领域的行家们知道图1和3中所示的实施例是可以进行种种修改的。举例说，图3中的信号极性可以采用所述以外的极性。更具体地说，信号RESET上的逻辑0可以如下面所述的那样不表示逻辑1而表示复位状态。在此情况下，逻辑0加到SET输入端（实际上是SETNOT或SETBAR输入端）时，DEF160的SET输入端可能会使信号SELECT置入逻辑1。此外，若DEF160有一个倒相输入端（QNOT）和复位输入端，则DEF160可能会连接得使D输入端接逻辑1，复位输入端接信号RESET，且倒相输入端提供信号SELECT。这些和其它进行的修改都属于以下权利要求书的范围。