准双栅场效应晶体管.pdf

本发明提供了一种准双栅场效应晶体管，属于微电子半导体技术领域。该准双栅场效应晶体管包括：源、漏区、隔离区、体以及前、后栅，前栅为多晶硅，前栅与沟道区之间设有一层栅氧，后栅为掺杂的单晶硅，后栅与体直接固定连接，形成P－N结。与传统的FinFET相比，本发明结构具有两个不同类型的控制栅，其中后栅(P－N结栅)用来耗尽沟道区，抑制泄漏电流；前栅用来在沟道区产生反型层，产生大的驱动电流。且本发明后栅与体直接连接，大大加强了器件的栅控能力，缓解了对隔离区宽度的限制。

1、  一种准双栅场效应晶体管，包括：源、漏区、体以及前、后栅，源、漏区与体之间设有隔离区，其特征在于：前栅为多晶硅，前栅与体之间通过栅氧连接，后栅为掺杂的单晶硅，后栅与体固定连接，形成P-N结。

2、  如权利要求1所述的准双栅场效应晶体管，其特征在于：体的宽度控制在前、后栅长度的3/5～1范围。

3、  如权利要求1或2所述的准双栅场效应晶体管，其特征在于：隔离区的宽度为前、后栅的长度的2～4倍。

4、  如权利要求3所述的准双栅场效应晶体管，其特征在于：隔离区的长度控制在前、后栅的长度的1～1.5倍。

5、  如权利要求1所述的准双栅场效应晶体管，其特征在于：源漏区掺杂浓度为大于1×10²⁰cm^-3，掺杂效果为N⁺。

6、  如权利要求1所述的准双栅场效应晶体管，其特征在于：体掺杂浓度控制在1×10¹³cm^-3～1×10¹⁷cm^-3之间，掺杂效果为P^--。

7、  如权利要求1所述的准双栅场效应晶体管，其特征在于：隔离区掺杂浓度为大于1×10¹⁹cm^-3，掺杂效果为N⁺。

8、  如权利要求1所述的准双栅场效应晶体管，其特征在于：前、后栅掺杂浓度高于1×10²⁰cm^-3，掺杂效果为P⁺。

准双栅场效应晶体管
技术领域
本发明属于微电子半导体技术领域，具体涉及一种准双栅场效应晶体管。
背景技术
随着器件尺寸的不断缩小，器件的泄漏电流成为器件缩小的主要障碍。近几十年来，科研工作者不断提出新的技术和器件结构，比如SOI(Silicon-on-Insulator)技术，双栅器件，三栅器件，Ω栅器件，甚至是围栅器件。目的都是为了能减小器件的泄漏电流，增强器件的栅控能力。经过近几年的发展，双栅器件逐渐脱颖而出，被科学界普遍认为是最有可能被应用在工业界的器件之一。双栅器件具有非常完美的电学特性，例如很小的泄漏电流，很大的驱动电流以及非常理想的亚阈特性。而FinFET一直被认识实现双栅结构的最有效的方式(X.Huang，W.-C.Lee，C.Kuo，D.Hisamoto，L.Chang，J.Kedzierski，E.Anderson，H.Takeuchi，Y.-K.Choi，K.Asano，V.Subramanian，T.-J.King，J.Bokor，C.Hu，“Sub-50nm P-channel FinFET，”IEEE Trans.Electron Devices，vol.48，pp.880-886，May 2001.)。参考图1，FinFET场效应晶体管包括：源、漏区3、隔离区6、体4以及两个对称的控制栅，源、漏区3与体4之间设有隔离区6，前栅1和后栅5均为多晶硅，前栅1与体4、后栅5与体4之间均设有栅氧2。对于FinFET，为了有效抑制其泄漏电流，隔离区(fin)的宽度必须不断的减小，但fin的宽度如非常小，会造成FinFET的寄生串联电阻很大，使其驱动电流有所损失。例如对于10纳米的FinFET，为了抑制其泄漏电流，其fin的宽度不能大于5纳米，这在工艺上是很难实现的。而且随着器件尺寸的减小，器件的热电子效应变得越来越严重，栅氧的可靠性问题因此变得越来越严重，从而影响器件的大规模集成。
发明内容
本发明克服了上述FinFET场效应晶体管的结构缺陷，提供一种准双栅场效应晶体管，既可以得到很低的泄漏电流和很高的驱动电流的电学特性，器件的热电子效应又可以得到很大的缓解，从而更有利于大规模集成。
本发明的另一目的为：缓解了对隔离区宽度的限制。
本发明的技术内容：一种准双栅场效应晶体管，包括：源、漏区、体以及前、后栅，源、漏区与体之间设有隔离区，其特征在于：前栅为多晶硅，前栅与体之间设有栅氧，后栅为掺杂的单晶硅，后栅与体固定连接，形成P-N结。
体的宽度可控制在前、后栅长度的3/5～1范围。
隔离区的宽度可为前、后栅的长度的2～4倍。
隔离区的长度可控制在前、后栅的长度的1～1.5倍。
源漏区掺杂浓度可为大于1×10²⁰cm^-3，掺杂效果为N⁺。
体掺杂浓度可控制在1×10¹³cm^-3～1×10¹⁷cm^-3之间，掺杂效果为P^-。
隔离区掺杂浓度可大于1×10¹⁹cm^-3，掺杂效果为N⁺。
前、后栅掺杂浓度可高于1×10²⁰cm^-3，掺杂效果为P⁺。
本发明的技术效果：不同于传统的FinFET场效应晶体管的结构，两个控制栅采用不同的结构，其中后栅为掺杂的单晶硅，实现了控制栅与体直接连接，大大加强了器件的栅控能力，缓解了对隔离区宽度的限制，而且由于此控制栅提供了热传导的途径，器件的热电子效应得到了很大的缓解；另一方面，由于前栅为普通的多晶硅栅，可以得到很高的驱动电流，从而容易实现低漏电，高驱动的良好性能。
附图说明
下面结合附图，对本发明做出详细描述。
图1为传统双栅场效应晶体管结构示意图；
图2为本发明准双栅场效应晶体管结构示意图。
1---前栅  2—栅氧  3—源、漏区  4---体  5---后栅  6---隔离区
图3为两个不同的控制栅对器件性能的影响。
具体实施实例
参考图2，本发明准双栅场效应晶体管包括：源区3、漏区3、隔离区6、体4以及前栅1、后栅5，源、漏区3与体4之间设有隔离区6，前栅1为多晶硅，前栅1与体4之间设有一层栅氧2，后栅5为掺杂的单晶硅，后栅5与体4直接连接，形成P-N结。由于后栅与体之间连接，体的宽度可控制在前、后栅长度的3/5～1范围，隔离区的宽度也可为前、后栅的长度的2～4倍，隔离区的长度可控制在前、后栅的长度的1～1.5倍。
本发明的设计参数如下：以前、后栅长度为15nm地准双栅场效应晶体管为例，其中体的长度为15nm，体的宽度为12nm，体掺杂杂质为硼，形成P^-掺杂效果，掺杂浓度为1×10¹³cm^-3～1×10¹⁷cm^-3之间；隔离区的宽度为30nm；隔离区的长度为20nm，隔离区掺杂浓度可大于1×10¹⁹cm^-3，掺杂效果为N⁺；源漏区长度为80nm，源漏区的宽度为200nm，源漏区掺杂形成N⁺区，掺杂浓度为大于1×10²⁰cm^-3。前、后栅掺杂浓度可高于1×10²⁰cm^-3，掺杂效果为P⁺。前栅与体之间设置的栅氧，栅氧厚度为1nm。
根据上述准双栅场效应晶体管的设计参数，采用4英寸400微米厚的N型<100>单抛光单晶硅片，电阻率2-4Ωcm，制备准双栅场效应晶体管的工艺过程及参数如下：
1、硅片清洗后进行氧化，二氧化硅的厚度为30-40nm，淀积100-150nm氮化硅刻蚀凹槽，凹槽的宽度为40nm，注入杂质硼，形成背栅N⁺区，退火后，形成1.0×10²⁰厘米^-3，且离单晶硅表面30nm；进行阈值调整注入磷，注入深度为30nm，形成浓度为1×10¹⁵cm^-3的体轻掺杂区；这两个不同的掺杂形成本发明器件的特色栅控结构——p-n结；
2、栅氧化1纳米，淀积多晶硅160nm，掺杂杂质硼，退火后达到P⁺栅控区；
3、化学抛光磨平至氮化硅；腐蚀氮化硅，清洗干净；
4、注入杂质磷，退火后达到1.0×10²⁰cm^-3N⁺区，形成器件的源漏区；
5、淀积钝化层，开接触孔，金属布线；
6、淀积保护层，封装。
与传统的FinFET相比，本发明具有两个不同类型的控制栅，图3给出了两个不同的控制栅对器件性能的影响，可以清楚地看出两个不同的栅的不同作用，其中后栅(P-N结栅)用来耗尽沟道区，抑制泄漏电流；前栅用来在沟道区产生反型层，产生大的驱动电流。模拟中采用流体动力学和量子效应模型；复合模型采用了SRH、Auger、Band2band和Avalanche模型；迁移率模型采用了doping Dependence、Highfield saturation、Enormal和PhuMob模型。