迄今为止，很少见到光电子和高速固体器件是用具有以下性质的异质结结构制成的。这种结构中不同材料的无应变晶格常数不是近似相等，而结果却等于一种很容易得到的衬底的晶格常数。对晶格匹配的要求严重地限制了材料的选择，仅可采用两种主要体系：在GaAs衬底上生长AlXGai-xAs-GaAs，和在InP衬底上生长In0.4aGa0.47As-In0.52Al0.4aAs。
遗憾的是，对于许多器件来说，要得到最佳材料参数所用的材料体系或合金组成都不与这些其它可以得到的体单晶衬底晶格匹配。因此，十分需要能够在市场容易购得的体单晶衬底（如GaAs）上制备具有任意晶格常数的外延层的器件。使用这一方法的条件是把传播到器件的各层材料中的缺陷密度减少到最小。最近的研究已证明了在Si衬底上生长GaAs器件的可能性，和两种器件工艺集成化的可能性。对于使用GaAs-InxGa1-xAs体系的串联太阳能电池应用来说，非晶格匹配的方法也是有意义的。
尽管具有用各种不同的失配材料体系制造的异质结的器件的潜在的使用前景令人鼓舞，但非晶格匹配材料之间的界面已被证明是产生结构缺陷的源，这些缺陷的电子特性严重限制了这种材料的使用前景。这些缺陷包括刃型和60度失配位错和60度穿透位错（threading disclocafion）。“失配位错”指的是位错线或位错线的一部分在平行于衬底的平面内，这种位错可容纳衬底和外延层之间的部分晶格失配。“穿透位错”在严格意义上指的是起源于衬底并传播到其上的外延层中去的位错，非正式含义指的是任何不平行于衬底平面并且以与生长轴不垂直的某一角度传播通过外延层的位错。在下文中用的术语“穿透位错”使用的是其非正式含义。60度位错是由滑移引起的，因此，它们可以有穿透和失配两个部分。刃型位错可能通过两个60度位错相互作用而形成，所以，所有未经过相互作用的部分都可作为60度位错。刃型位错本身都是不能滑移的。已经有报导说刃型位错的光电激活性很小（Petroft等J.Micro.118，225（1975））。刃型位错由两个60度位错组合成，因此，和单个60度位错相比，一个刃型位错可消除两倍的失配。对于给定的失配消除量，其密度较小而且是不滑移的，所以，刃型位错比60度位错要好。60度失配位错是电激活性的，但由于它们位于或靠近失配界面，所以它们与连续的各层材料在空间上是隔开的。各种电子学隔离技术（如p-n结隔离）能用来进一步减少它们的影响。
在Si上生长GaAs和在GaAs体系上生长InGaAs的共同问题是穿透位错的密度过高，这种穿透位错是由于依靠范性形变来容纳大的晶格失配而产生的。已知穿透位错与辐射复合有关联，
而且，由于这些位错贯串器件各层材料，所以对用这种材料体系制造的光、电器件的性能有很不利的影响。
为了把位错的影响减到最小，一种现有技术的方法使用了非晶格匹配材料的 ![]()
同型（pseudomorphic）生长。在外延层和衬底间具有充分的吸引力而且失配足够低的体系中，与衬底晶格失配的材料的初始外延生长在两个方向上进行，该外延层与衬底的共平面（in-plane）晶格结构一致，并且由弹性应变容纳失配。这种生长称为有公度（commensurate）的，因为它是按衬底的晶格常数生长的，而不是按外延层材料的无应变体晶格常数生长。只要层厚小于临界厚度（对于约1～5%的失配，该厚度约为1～100nm），这种有公度生长就是 ![]()
同型的，这种临界厚度由在能量上有利于引入位错的应变能确定。已经制造出许多应变层的厚度低于该临界厚度的晶格失配器件。但是，许多电子或光电子器件需要厚度超过该 ![]()
同型极限的非晶格匹配的外延层，或者对该层膜与衬底间的吸引力来说失配太大而不允许二维成核的外延层。
第二种制造晶格失配材料的异质结的现有技术的方法应用了应变层超晶格工艺，在这种工艺中，各外延层交替地处于压缩和拉伸应变下，而其平均晶格常数与衬底匹配。虽然超晶格中可能几乎无失配位错，而材料的选择仍然受到要使超晶格的平均晶格常数与衬底匹配的限制。限制因素还有：要保持各外延层的厚度低于它们的临界厚度和限制失配以保持二维生长。
在另一个现有技术的方案中，采用阶梯状组分梯度生长几层厚度超过其临界厚度的材料层能获得所需要的晶格常数，这种方法把各界面处的晶格常数的变化限制在小于约1.5%（在InGaAs体系
内）。晶格常数从衬底材料的值改变到最后一层材料的值是阶梯状的的，其各级变化都小到足以允许整个工艺过程中均能进行可靠的二维生长。该工艺的缺点是多层材料组合包含着足以引入额外的失配和穿透位错的总应变能量，而对位错的最终进入仅具有一些动力学限制。因此，该结构含有大量不希望有的穿透位错，它们在使用中随时间引入更多的额外位错，从而引起电学和光学特性下降以及不可靠的操作。如此形成的缺陷是光电激活性的，也是强的散射中心。这样就必须采用大的缓冲层和/或漂移场将该过渡材料与异质结的有源区隔开。
本发明涉及所研究的各种材料之间的异质结结构及制备这些异质结的方法，所述各种材料的无应变时的体晶格常数具有很大的失配。本发明是通过在第一种半导体材料的衬底和由具有失配晶格常数的第二种半导体材料的外延层之间插入一层薄的中间层实现的。该中间层由第三种半导体材料构成，这种材料的无应变或体晶格数与衬底间的失配比衬底与其上的外延层间的失配要大。已知对于大的晶格失配，将存在一个材料层按部分弛豫的晶格常数生长的生长周期。导致部分弛豫的晶格常数所需的失配量取决于材料体系和生长过程。本发明人已测定出对于InGaAs体系失配必需约为2.5%或更大。本发明人还测定出，在该生长周期内应变基本因刃型位错的平面阵列而被部分地消除，该位错阵列是在薄膜成为三维时的短暂生长周期内被引入的。该阵列是相当完整的，当该层由于应变的这种局部消除和产生的额外缺陷最小而使该材料层回复二维生长时产生的穿透位错最少。根据本发明的方法，当应变被刃型位错部分消除而外延层基本以二维模式生长时就停止生长该中间层。当该中间层接近由剩余应变确定的
第二临界厚度就中断其生长，其中，应变将由带有穿透位错段的60度失配位错进一步消除。此后，进行中间层上面那层永料层的外延生长。上部外延层的体晶格常数近似等于中间层的部分弛豫的共面晶格常数。因此，该上部外延层是无应变的，它很稳定，不易引入额外的缺陷，就好象生长在晶格匹配的衬底上一样。
重要的是，中间层的生长不能厚到足以形成大量的光电激活的穿透位错。刃型位错的平面阵列局限于界面附近，不可能迁移到外延层中去，因此不会影响此毗邻材料层的性质。因此，本发明完全免除了如下工艺的必要性：为了把有源区和范性形变区隔开而在该异质结构内增加大的缓冲层或漂移场。
在本发明的一个实施例中，用分子束外延（MBE）在GaAs衬底上使用In0.9Ga0.1As中间层生长出了无应变，低缺陷的In0.72Ga0.28As外延层。该In0.9Ga0.1As中间层的厚度在3～10nm之间。在这一厚度范围内，在通常的砷稳定条件下，近80%的晶格常数失配是由在In0.9Ga0.1As-GaAs界面外形成的刃型位错的平面阵列容纳的。没有形成大量的光电激活的穿透位错。从而，无应变和相对无缺陷的生长出In0.72Ga0.28As外延层，其体晶格常数近似等于80%弛豫的In0.9Ga0.1As的晶格常数。若穿透位错的密度对某个特殊应用来说太高了，那么，在文献报导中有一种“应变层超晶格”工艺对降低穿透位错密度是有效的。由现有技术中用于容纳失配的方法而产生的高密度的穿透位错几乎不能用该“应变层超晶格”位错滤过技术处理，因为能在各个界面处“弯曲延伸”（bent out）出晶体的穿透位错数是很少的。
在本发明的另一实施例中，生长了两层中间层。在该实施例中，用MBE生长了约10nm厚的In0.9Ga0.1As中间层，在该中间层的三维生长阶段，在GaAs衬底界面处或界面附近引入刃型位错使原来的6.3%的失配中的大约80%被消除了。当聚结形成了厚度为10nm的连续的、基本二维的薄膜时，该材料层没有超过会产生额外的60度失配位错的临界厚度（相对于1.3%的残余晶格失配）。其共平面晶格常数近似等于无应变In0.72Ga0.28As的晶格常数。为了进一步保证不受由于因实验参数产生的失配所引起的应变的影响，可以通过在生长20nm厚的In0.63Ga0.37As来补偿In0.9Ga0.1As中的残余压缩应变。在以In0.72Ga0.28As的共平面晶格常数生长时，这层In0.63Ga0.37A层中的净残余拉伸应变能可以平衡In0.72Ga0.28As的净压缩应变。此后，可以在这一衬底-双中间层组合体之上生长任意厚度、几乎无缺陷和无应变的In0.72Ga0.28As层。所述组合体中就是有净的应变能的话，也很小。已经用常规MBE生长速率进行约两分钟的生长，在生长成的30nm厚的材料内实现了这种晶格常数的转换。
本发明的异质结结构具有在失配的衬底上生长的外延层，而没有高密度的传播（倾斜的）光电激活性晶体缺陷。因此，用与适用的衬底晶格不匹配的十分需要的材料体系，能制备一种新的光电阵列器件。这些体系包括GaAs上生长InGaAs，Si生长Ge-Si合金以及Si上生长GaAs或InGaAs。
下面结合附图说明本发明。
根据本发明，在第二种半导体材料的衬底上生长成无应变、基本无缺陷的外延层的异质结构。该异质结构中两种材料的无应变晶格常数之间存在着大的差异。这仅仅是用一薄层第三种半导体材料的中间层来完成的，这一薄层夹在衬底和上部外延层之间。本发明制造异质结构的独特方法部分基于应变层生长和应变弛豫过程的性质。Munekata等人的论文（GaAs上InAs异质外延的晶格弛豫，Jouvhal of Crystal Growth 81，237-242（1987））中说明了在大失配材料层的生长过程中应变的弛豫作用。Munekata等人详述了在各种不同的生长条件下由MBE在GaAs上生长InAs的情况。其中说明了InAs外延层在GaAs衬底上的生长首先是以与衬底晶格匹配的应变层的共平面晶格常数的 ![]()
同型方式进行的。然后，随着生长的继续，发生了InAs的逐渐的晶格弛豫以容纳失配，直至达到100%的弛豫。
对于无应变晶格常数的大的失配，本发明人已确定在最初的平面 ![]()
同型生长之后，该层塌缩成三维岛状生长。在此三维生长期间，大部分应变由于引入刃型位错的平面阵列而突然消除。对于InGaAs/
GaAs界面，这发生在生长了1～2nm之后。随着生长继续到约10～20nm厚，生长再次变成平面的。该刃型位错阵列是相当完整的，使得在该材料层聚结恢复二维生长时产生最少的穿透位错。在这一部分弛豫的生长期间，也就是从层厚为1～2nm至10～20nm，生长在适当的流量和温度条件下以部分弛豫的晶格常数继续进行，对于InGaAs/GaAs来说，约80%弛豫。当生长超过这一点时，积累了足够的应变能量以诱发形成传播进入材料层的60度位错，并逐渐使材料弛豫成为无应变状态。
图1示出一种现有技术的异质结结构10的截面图，该结构是用常规的大晶格失配材料生长得到的。异质结构10由无应变晶格常数为aS的半导体材料的衬底12和无应变晶格常数为aL的不同类型半导体材料的外延生长层14构成。晶格失配百分比∈L-S，可表示为
△aL - S as× 100 = ∈L - S ( 1 ) ]]>
它是由衬底和上部材料层的无应变晶格常数之间的差产生的，其中△aL-S为aL-aS的绝对值。等式（1）中用差的绝对值，因为对于层14所用的各种不同的材料来说，其体晶格常数可能比aL大，也可能比aL小。当∈L-S为2.5%或更大时，如图1所示，层14生长到厚度足以达到100%弛豫时就形成了刃型失配位错15和高密度的光电激活性的穿透位错16。这些缺陷使得图1所示的异质结结构不能有效地用于许多光电应用。
根据本发明所提出的方法通过在中间层的形成是当它以部分弛豫
的共平面晶格常数生长时中断其生长。本发明人已测定出在部分弛豫生长期间，应变通过刃型位错的平面阵列基本上得到了部分消除，而不产生明显数量的穿透位错。在这时，开始上部外延层的生长。上部外延层的体晶格常数近似等于中间层的部分弛豫的共平面晶格常数，因此，上部外延层将会无应变和无缺陷地生长。该上部外延层与部分弛豫的中间层的共平面晶格常数晶格匹配，但与衬底晶格失配。因而，本发明提供了一种具有仅含有一薄中间层的与衬底有大的晶格失配的外延层的异质结构。
图2（a）、2（b）和2（c）为生长在GaAs上的各种厚度的InGaAs的TEM照片。图2（a）为生长进行到约1nm之后的照片，它所表示的生长基本上是平面和 ![]()
同型的。图2（b）示出在近5nm后的三维岛状生长。字母E指出出现少量刃型位错。图2（c）为生长了10nm之后的情况，它说明这时已回到平面生长。基本上所有的缺陷都是刃型位错，只有一个穿透位错由字母T标出。所以，在部分弛豫的生长阶段内，光电激活的穿透位错的密度非常小。这样，中间层中的应变在这一生长阶段内基本由刃型位错的平面阵列部分弛豫。
如图3所示，本发明的异质结构20包括一体晶格常数为aS的第一种半导体材料衬底22。该异质结构20还包括一体晶格常数为aL2的第二种半导体材料的上部外延生长层24。在层24和22之间插入的是第三种半导体材料的外延生长层26。中间层26的体晶格常数为aL。
如上所述，层26的外延生长开始是 ![]()
同型生长，并产生应变成为衬底的晶格常数aS。在生长到达第一临界厚度后，该应变逐渐由
这些刃型位错而得到部分消除，然后层26以一个部分弛豫的共平面晶格常数aL1生长。层26继续以该部分弛豫的共平面晶格常数生长到一预定的厚度，这取决于生长条件和所用的材料。当层26按此晶格常数aL1生长时，使层26的生长中止。因此，层26和22之间的失配百分比定义为：
∈L 1 - s= △aL - S as× 100 ( 2 ) ]]>
其中△aL1-S＝aL1-aS的绝对值。
由∈L-S定义的InGaAs/GaAs体系的层26和22间的体晶格失配应大于2.5%，典型的数据应在3%～7.5%的范围内。对InAs中止生长时，应变近似有80%被消除，因此，结构20的∈L1-S就近似为∈L-S的80%。该部分弛豫值，或换句话说就是残余应变百分比∈L1定义为
∈L 1 = △aL aL× 100 ( 3 ) ]]>
其中△aL等于aL1-aL1的绝对值。对InGaAs80%弛豫的共平面晶格常数的部分弛豫值∈L1大约为1～2%。对层24和26选择材料，以使层26的体晶格常数aL2近似等于层24的部分弛豫的晶格常数aL1。因此，层24与层26晶格匹配地生长，并没有应变和缺陷。
在上面∈L1-S的定义中使用绝对值是因为晶格常数aL1可能比aS大，也可能比它小。唯一的要求是层26的无应变体晶格常数aL应与aS至少有2.5%的差。层24的体晶格常数将始终在
aL和aS值之间，这里aL大于或小于aS。此外，层26的厚度必须小于第2临界厚度，厚度超过该临界厚度时，剩下的应变就由60度穿透位错而消除了。对于在GaAs衬底上生长InGaAs来说，InGaAs以80%的弛豫共平面晶格常数生长时的厚度在3～10nm之间。
经过本发明的实施，已用MBE法在GaAs衬底上外延生长了一层In0.72Ga0.28As，其间夹着一层厚度小于10nm的In0.9Ga0.1As中间层。该In0.9Ga0.1As层包含有稳定和局域的损伤，这是消除该体系内的应变所必须的。而且，该种损伤主要由限制在界面平面处的缺陷构成，它们对毗邻材料层中的光学性质或迁移率只有很小的影响或没有影响。因此，在该异质结构中不需要有将激活的载流子与该受损伤的区域隔开的缓冲层或漂移场。
本发明的构思能用于具有无应变晶格常数的大失配度的其它体系以显著降低应变缺陷的影响，这类体系的例子包括在Si衬底上生长GaInAs中间层，其上部外延层可以是GaAs，也可以是GaAlAs。在这两个体系中，GaInAs的组分必须包含至少15～20%的In，以保证足够的∈L-S。
另一种体系包括在GaAs衬底上的GaInAs中间层。其上部外延层也可以由GaInAs构成，只要中间层的In浓度大于上部外延层的In浓度。AlInAs也可以被用来作为GaInAs/GaAs组合衬底上的外延层。
还有一个体系，在GaAs衬底上使用AlInAs中间层。上部外延层可以用AlInAs，只要中间层的In浓度大于上部外延层的In浓度。GaInAs也可以被用来作为AlInAs/
GaAs组合衬底上的外延层。
再有一体系包括插入在GaAs衬底和In0.8Ga0.2As上部外延层之间的InAs材料层。正如上面提到过的Munekata等人曾证明的InAs在（100）晶面的GaAs衬底上发生逐步弛豫过程。此外，在Munekata等人研究的三种生长条件中（低生长温度和高的As4/In比;中等温度和中等的As4/In比;高温和低As4/In比），对于InAs/GaAs体系，高生长温度和低的As4/In比可能是最适于生长本发明的中间层的条件。大家都知道，这样一种生长条件提供较好的表面扩散和高的迁移率，这也是所希望的。
在本发明的另一个实施例中，生长了两层中间层。该实施例示于图4。用MBE生长一层约厚10nm的In0.9Ga0.1As中间层30，在其三维生长阶段，通过在它和GaAs衬底34的界面处和界面附近引入刃型位错32，中间层原有的6。3%的失配消除了80%。该In0.9Ga0.1As聚结成一10nm厚的连续和实际上是两维的薄膜，该膜不超过由滑移产生额外的60度失配位错所需的临界厚度（对于1.3%的残余晶格失配而言）。这时，其共平面晶格常数与无应变的In0.72Ga0.28As的相近，为了进一步保证防止由因实验参量产生的失配所引起的应变的影响，可以通过生长一层20nm厚的In0.63Ga0.37As层36来补偿In0.9Ga0.1As中的残余压缩应力，该材料层36在以In0.72Ga0.28As的共平面晶格常数生长时具有净拉伸应变，可以平衡10nm厚的In0.9Ga0.1As层30中的净残余压缩应变能。在该衬底-双中间层组合的上部能生长任意厚度的上部
In0.72Ga0.28As层38，该层38无应变并几乎无缺陷。在上述衬底-双中间层组合的顶部含有很少的净应变能（如果有的话）。这种晶格常数的转换可以在30nm厚的生长过程中完成，用常规的MBE生长速率，只需两分钟左右。
这里已具体描述了本发明的最佳实施例，本领域的有经验的技术人员应该理解，在不偏离本发明的精神和范围的情况下，可以进行各种形式上的变更，本发明的范围由附属的权利要求限定。