HDTV视频解码器中的系统控制器 本发明涉及一种HDTV视频解码器，更具体地涉及HDTV视频解码器中的系统控制器。
数字高清晰度电视(HDTV)是新一代的广播电视系统，是数字图像处理技术和超大规模集成电路(VLSIC)技术发展到一定阶段的产物，代表着一个国家科技发展的水平是近年来国际科技界的一大热点研究领域。它提供的卓越的图像质量能更好地满足人眼的视觉特性。包括中国在内的许多国家，纷纷开展了对高清晰度电视硬件实现方法的研究，其中美国已成功地研制出高清晰度电视功能样机。
HDTV视频解码器中的系统控制器接收来自解复用器的视频打包基本流(简称PES流)数据，其码流格式应符合MPEG-2系统层标准。系统控制器把输入的PES流分解成两部分：一部分是PES头，可从中提取解码时间标志/显示时间标志(DTS/PTS)，用以恢复图像同步；另一部分是符合MPEG-2MP@H-1440级标准的图像编码数据。这部分数据将被暂存在输入缓存器中，并在相应的显示时间或解码时间逐帧移出缓存器，送到视频解码器的核心解码器单元以解出图像数据。
本发明的目的是提供一种HDTV视频解码器中的系统控制器。
按照本发明的一种HDTV视频解码器中的系统控制器，它包括：前拆包单元、音视频同步电路、输入缓存器、输入缓存控制器、表存储器、数据分流器、后拆包单元和显示控制电路等；其特征在于：
前拆包单元接收PES数据输入，从中提取与系统控制器实现控制有关的视频头信息，并将该信息送表存储器暂存；前拆包单元还产生首帧读出信号送给输入缓存控制器；前拆包单元将基本流数据送到输入缓存器；
后拆包单元从输入缓存器输出地视频数据中提取核心解码器必要的解码参数，并产生快读信号给输入缓存控制器；
输入缓存器在输入缓存控制器的控制下接收来自前拆包单元的基本流数据，并将视频数据输出到数据分流器；
表存储器存储输入缓存器中相应帧的有关信息，给输入缓存控制器提供必要的控制信息，并把当前显示帧的信息送给音视频同步电路与显示控制电路；
音视频同步电路根据音频当前回放帧的PTS值与视频当前显示帧的PTS值判断解码端音/视频同步的情况，并向输入缓存控制器提供音频超前/视频超前信号，指示其完成音/视频同步的调整；
显示控制电路根据表存储器中将要显示帧的类型和输入缓存器的上/下溢情况，实现对视频显示缓存器的控制，完成视频序列的重排序；
数据分流器接收来自输入缓存器的视频数据，分流后送到核心解码器。
本发明的一种HDTV视频解码器中的系统控制器在国家科委重大科技产业工程“高清晰度电视功能样机系统”中，经解码显示验证，它可以很好地满足处理高清晰度电视中视频数据流的要求。
图1是解释HDTV视频解码器中输入缓存器的基本操作示意图；
图2是解释确定HDTV视频解码器中输入缓存器的上溢门限的示意图；
图3是解释HDTV视频解码器中输入缓存器的跳帧处理的示意图；
图4是本发明的HDTV视频解码器中的系统控制器的一种实施例的方框图。
下面将参考图1-3对系统控制器的关键技术进行说明。它包括：拆包处理、输入缓存器管理、音/视频同步和视频显示缓存控制。
1．拆包处理
拆包主要包括：拆PES包和拆视频头两部分。拆PES包主要是为了从PES头中提取码率、定时以及数据描述等不同信息，同时从中分离出视频基本流数据。拆视频头是为了提取各视频头信息，为核心解码器正确解码提供必要的解码参数。
由于PES包和各视频头的结构，按照MPEG标准的规定都是固定的，因此拆包处理又称为定长解码。实现它的关键是如何快速、准确地找到相应的起始码。然后，就可以在码流的确定位置提取到所需要的PES头信息和视频头信息。
参照先进电视系统委员会(简称ATSC)关于数字电视的有关规定：“HDTV系统中传送的视频PES包的净荷是由一幅图像(或视频存取单元)组成，它的第一个字节要么是图像序列的起始码，要么是图像组的起始码，要么是图像的起始码。”因此，找到相应的起始码也就找到了PES包的净荷，即分离出了视频基本流数据。
2．输入缓存管理
输入缓存器管理足MPEG解码系统中最为复杂的控制技术之一，它主要是对输入缓存器的上溢和下溢情况进行管理(见图1)。
在通常情况下，输入缓存器永远不会发生溢出或下溢。然而，对于一个实际解码器，当输入的数据流没有严格按照MPEG标准正确编码或输入缓存器的输入速率与输出速率不相等时，就会发生溢出或者下溢。输入缓存器的基本操作如圈1所示(注：为了便于说明，图中缓存器的读出理想化为瞬时完成，实际应用中读出操作是要花时间的，以下各图同理)。
图1中，A为一帧数据量大小；B为一帧时间内写入缓存器的数据量；C为帧周期；R为输入码率。
(1)上溢门限的确定
因为数据的溢出会对图像数据造成不可挽回的损失，所以必须避免溢出的发生。方法是制定一个上溢门限，当数据量超过门限值时，判定缓存器发生了上溢。上溢发生后，控制缓存器跳过当前帧，顺序读出下一帧，甚至下下帧，以确保缓存器内有足够的空间来存储后输入的数据。
HDTV的视频序列中包含三种帧类型：I帧(帧内编码帧)、P帧(前向预测帧)和B帧(双向预测帧)。I、P帧作为参考帧，它的正确解码对于后序各P帧或B帧的解码都会产生影响，而B帧只关系列它自己。因此，当缓存器发生上溢时，跳帧应当本着I帧不能跳，P帧尽量不跳，B帧可以跳的原则。
又因为I帧或P帧数据量通常都比较大，大于一帧时间内写入缓存的数据量。同时缓存器读出的速度又远远大于写的速度，所以当I帧或P帧发生上溢时，即使正常读出，也不会溢出，如果是B帧发生了上溢，为了避免发生溢出，则必须跳帧处理。
因此，根据缓存器的实际工作情况，在假定缓存器恰好不溢出的前提下，如图2所示，得出的上溢门限计算公式为：
上溢门限=最大容量-输入码率×帧周期+B帧最小数据量(单位：兆比特)
图2中B*为B帧最小数据量；C为帧周期；R为输入码率。
(2)上下溢的判断与对策
要判断上下溢的情况，就要对缓存器的满度进行检测。在MPEG标准的附录C中规定，要在每次读操作进行之前和完成之后，对缓存器进行检测。但通过计算发现，读后检测对于视频解码器来说是没有必要的。原因有二：第一，读后检测的上溢门限值应与读前检测的不同，在实际电路中，缓存器中读出操作是需要时间的，由于每帧图像的数据量大小不一，所以每帧读操作开始时刻之间的间隔就不确定，而门限值的确定是与这个时间间隔密切相关的，因此确定读后检测的上溢门限几乎是不可能的；第二：读前检测完全有能力防止缓存器溢出的发生。
在每次读出操作之前，对缓存器的满度进行检测。满度是出缓存器写地址与读地址的差值确定的。当满度超过上溢门限值时，判定缓存器发生了上溢，对上溢的处理是：跳过当前帧，并在顺序读出下一帧之前再一次检测缓存器的满度，如果低于上溢门限值，则读出下一帧；如果仍高于上溢门限值，则再跳过当前帧，准备读出下下帧，以此类推，直到能下沉读出下一帧为止。应注意，上溢处理只是在当前要读出帧为Ｂ帧时才进行，如图3所示。在读前的检测中，如发现此时缓存器中没有一个完整帧，则说明此时发生了下溢。下溢时，应重复显示上一帧已解码图像(见图3)。
(3)首帧读出时间的确定
在MPEG02标准中，各帧图象头中的vbv_delay值和PES头中的PTS/DTS值都对图像数据出缓存器的时间进行了规定。由于HDTV中各帧图像之间的时间间隔是固定的，为40毫秒，因此只要知道首帧读出的准确时间，后序各帧的读出时间就可以推算出来了。
因为使用PTS/DTS值，必须与解码端的本地系统进钟(可由PCR恢复出来)相配合，所以采用vbv_delay值确定首帧读出时间的方法更方便、更快捷。
3．音/视频同步
通常实现音/视频同步的方式有两种：一利是以视频为基准，通过重复或跳音频帧的方法来调整音视频同步；另一种则反之，以音频为基准，通过对视频帧跳帧与重复显示来完成。考虑到变动视频帧不会明显影响显示效果，一般采用后一种方法。
MPEG标准中PTS/DTS的定义是根据系统目标解码器(STD)模型而来。而STD是一个真实解码器的数学模型，它把解码器对码流的操作理想化为瞬时完成的，而在实际解码系统中，音频和视频解码器对数据的操作都不可能瞬时完成，缓存器读出要花时间解码要花时间，显示出要花时间，这些延时不可能也不应该被忽略。而且，由于音频帧和视频帧数据量的大小有明显差别，相应的延时也大不相同，考虑起来非常复杂，这就为解码端实现音视频同步带来很大困难。
为了简化问题，便于音/视频同步的实现，可采取的策略是：保证当前显示视频帧的PTS值与当前回放音频帧的PTS一致，便可以保证解码端音/视频同步。
4．显示缓存控制
对于视频序列来说，它的输入顺序和显示是不同的。显示缓存的任务就是视频序列的重排序，系统控制器的显示缓存控制就是指示显示缓存器涮新哪一帧存，把哪一帧存的数据输出显示，以完成重排序的功能。
由于显示缓存的控制与所要显示帧的编码类型有关，如果输入缓存器发生跳帧或重复显示上一帧，则显示缓存控制出要做相应调整，又由于跳帧和重复显示的发生没有规律，因此，显示缓存控制的实现是根据当前显示帧的具体情况予以实施的。
下面将参考图4对本发明的最佳实施例进行描述。本发明的一种HDTV视频解码器中的系统控制器包括：前拆包单元1、音视频同步电路2、输入缓存器3、输入缓存控制器4、表存储器5、数据分流器6、后拆包单元7和显示控制电路8等。
拆包处理分为前拆包和后拆包两部分。
前拆包单元1接收PES数据输入，对PES进行前拆包过程：提取与系统控制器实现控制有关的视频头信息(如视频帧的编码类型)，并送表存储器5暂存；前拆包单元1还产生首帧读出信号送给输入缓存控制器4。前拆包单元1将基本流数据送到输入缓存器3。
后拆包单元7从输入缓存器3输出的视频数据中提取核心解码器必要的解码参数，并产生快读信号给输入缓存控制器4。
输入缓存器3在输入缓存控制器的控制下接收来自前拆包单元的基本流数据，并将视频数据输出到数据分流器6。
因为不同编码帧的数量不同，为了保证解码后的图像能以恒定速率显示，存HDTV视频解码器中系统控制器需要一个缓存器来实现数据的缓存，这就是输入缓存器3。
为了在一个帧周期时间内，能把一帧数据顺利读出缓存，输入的编码数据在写入输入缓存器3之前，先经过串并转换，使输入缓存器的读写针对的是并行数据。这样不但提高了数据读写的速度，也提高了数据读写的可靠性。
对输入缓存器3来说，写操作是连续的，读操作是断续的，读写操作有可能发生冲突。为了避免冲突的发生，对输入缓存器的读写操作可分时进行。
为了方便设计，保证后拆包与前拆包可以采用相同的结构，要求输入缓存器的读操作具有两套时序：一套慢读时序，使从输入缓存器读出的并行数据，经并串转换后速度与输入系统控制器的串行数据速率相同，以保证后拆包的正常工作；另一套是快读时序，以最快的速度把输入缓存器中的数据读出。
输入缓存管理是靠输入缓存控制器4和表存储器5共同完成的。输入缓存控制器4根据前拆包单元1送来的首帧读出信号恢复出视频解码器的帧同步，并由此确定数据从输入缓存器3中读出的时间；根据后拆包单元7送来的快读开始信号，完成输入缓存器3的快/慢读切换；根据当前输入缓存器3的满度情况，判断它是否发生上溢或下溢，并采取相的处理措施一跳帧或重复显示上一已解码帧；根据音视频同步电路2的音频超前/视频超前信号进行相应处理，处理方法与上/下溢的处理方法相同。
表存储器5存储输入缓存器中相应帧的有关信息，如PTS值、帧编码类型等，为的是给输入缓存控制器4提供必要的控制信息，并把当前显示帧的信息送给音视频同步电路2与显示控制电路8。
音视频同步电路2是根据音频当前回放帧的PTS值与视频当前显示帧的PTS值来判断解码端音/视频同步的情况，并向输入缓存控制器4提供音频超前/视频超前信号，指示其完成音/视频同步的调整。
显示控制电路8是根据表存储器5中将要显示帧的类型和输入缓存器3的上/下溢情况，实现对视频显示缓存器的控制，完成视频序列的重排序。
由于硬件处理速度达不到，HDTV视频解码器的核心解码器只能采用并行结构，因此由输入缓存器输出的数据要经过分流，均分到各子核心解码器中去完成解码，数据分流器6便是完成这一功能的，它接收来自输入缓存器3的视频数据，分流后送到核心解码器。