能以数字量观测降压转换器输出的半导体集成电路.pdf

由于利用芯片上的A/D转换器对VDC电路的输出电压进行了A/D转换，所以可以将VDC电路的输出电压VDCout作为数字量进行观测，因而测定变得容易。令人满意的是通过减少端子可以减小芯片尺寸。另外，可以将用于输出电压VDCout的端子用于其它用途。因此，可以提供在求得批量生产检测容易的同时，还能够减少批量生产检测工时的半导体集成电路。

1.  一种半导体集成电路，
具备：
接受从外部施加的外部电源电压的第1端子；
降低上述外部电源电压、产生内部电压的电压发生电路；
使用上述内部电压的内部电路；
将上述内部电压从模拟值转换为数字值向外部输出数字信号的A/D转换电路；以及
用于将上述数字信号输出至外部的第2端子。

2.  如权利要求1所述的半导体集成电路，
上述内部电压是上述内部电路的工作电源电压，
上述电压发生电路包含：
产生上述工作电源电压的基准电压的基准电压发生电路；
在互补的2个输入端接受上述工作电源电压和上述基准电压的差动放大电路；以及
根据上述差动放大电路的输出对上述外部电源电压进行转换，输出上述工作电源电压的电压转换电路。

3.  如权利要求1所述的半导体集成电路，
上述内部电压是成为上述内部电路的工作电源电压的基准的基准电压，
上述电压发生电路包含：
产生上述基准电压的基准电压发生电路；
在互补的2个输入端接受上述工作电源电压和上述基准电压的差动放大电路；以及
根据上述差动放大电路的输出对上述外部电源电压进行转换，输出上述工作电源电压的电压转换电路。

4.  如权利要求1所述的半导体集成电路，
上述半导体集成电路还具备：
用于输入模拟电压的第3端子；以及
选择上述内部电压和上述模拟电压中的一方，对上述A/D转换电路进行施加的选择器。

5.  如权利要求1所述的半导体集成电路，
上述内部电压是上述内部电路的工作电源电压，
上述电压发生电路包含：
产生基准电压的基准电压发生电路；
在互补的2个输入端接受上述工作电源电压和上述基准电压的差动放大电路；以及
根据上述差动放大电路的输出对上述外部电源电压进行转换，输出上述工作电源电压的电压转换电路，
上述A/D转换电路的第1、第2输入节点分别接受上述工作电源电压、上述基准电压，将上述工作电源电压、上述基准电压分别转换为第1、第2数字值，
上述内部电路包含：
暂时保持上述第1、第2数字值的第1、第2寄存器；
将分别保持在上述第1、第2寄存器中的上述第1、第2数字值的差值作为第3数字值进行输出的运算电路；以及
暂时保持上述第3数字值的第3寄存器，
上述第1～第3寄存器的保持值从上述第2端子输出。

6.  如权利要求5所述的半导体集成电路，
上述电压发生电路还包含第4寄存器，
上述基准电压发生电路根据上述第4寄存器的保持值对上述基准电压进行调整。

7.  如权利要求5所述的半导体集成电路，
上述电压发生电路还包含第4寄存器，
上述电压转换电路根据上述第4寄存器的保持值调整对用于输出上述内部电源电压的节点进行驱动的驱动能力进行调整。

8.  如权利要求5所述的半导体集成电路，
上述电压发生电路还包含可以非易失性地改变其设定的熔断电路，
上述基准电压发生电路根据上述熔断电路的设定对上述基准电压进行调整。

9.  如权利要求5所述的半导体集成电路，
上述电压发生电路还包含可以非易失性地改变其设定的熔断电路，
上述电压转换电路根据上述熔断电路的设定调整对用于输出上述内部电源电压的节点进行驱动的驱动能力。

10.  如权利要求5所述的半导体集成电路，
上述运算电路是按照指令列进行运算的中央运算处理装置，
上述半导体集成电路还具备存储上述指令列的非易失性存储电路。

11.  如权利要求10所述的半导体集成电路，
上述电压发生电路还包含保持所产生的上述内部电压的调整值的第4寄存器，
上述非易失性存储电路还保持上述调整值的初始值，
上述中央运算处理装置根据上述第3寄存器的保持值改写上述第4寄存器的保持值。

12.  如权利要求10所述的半导体集成电路，
还具备为了模式切换而进行设定的输入端子，
上述中央运算处理装置作为工作模式具有：通常模式；以及以分别保持在上述第1、第2寄存器中的上述第1、第2数字值之差作为第3数字值进行输出的特殊模式，根据电源打开时的上述输入端子的设定转移至上述特殊模式。

13.  如权利要求5所述的半导体集成电路，
上述运算电路是按照指令列进行运算的中央运算处理装置，
上述半导体集成电路还具备：
存储上述指令列和规定的信息的非易失性存储电路；以及
与上述中央运算装置相连接、借助于作为上述指令列的一部分的引导程序将上述规定信息从上述非易失性存储电路加载的易失性存储器。

14.  如权利要求5所述的半导体集成电路，
上述电压转换电路作为工作模式具有：降低上述外部电源电压的通常模式；以及不对上述外部电源电压进行转换而将其输出的特殊模式，
在上述特殊模式下，上述第1数字值与上述外部电源电压对应，并从上述第2端子输出。

15.  如权利要求5所述的半导体集成电路，
上述内部电路还包含：
保持上述内部电源电压的上限标准值的第4寄存器；以及
保持上述内部电源电压的下限标准值的第5寄存器，
当上述第1寄存器的保持值不在上述上限标准值与上述下限标准值之间时，上述运算电路输出异常标记。

能以数字量观测降压转换器输出的 半导体集成电路
技术领域
本发明涉及半导体集成电路。
背景技术
由于非易失性存储器内置的升压电路的电流供给能力极低，所以所产生的高电压抗噪声等能力差，不能向外部端子输出所产生的高电压。因此，在特开平5-325580号公报中公开了内置检测用的A/D(模/数)转换器，将所产生的高电压分压，由A/D转换器进行转换后将数字信号输出到外部，通过监测数字信号来确认内部电压的技术。
但是，为了确认在内部产生的电压，在芯片上集成检测专用的A/D转换器使芯片面积增加，在成本方面并非上策。
另一方面，近年来随着单片系统的发展，半导体集成电路的电路规模增大，因此，设计验证和批量生产的出厂检测的工时数增加成了问题。
特别是在集成了降压电路(VDC：降压转换器)和A/D转换器的半导体集成电路中，现状是对降压电路、A/D转换器以及其他逻辑电路的设计评价和批量生产检测是对各电路单元分别进行的。
在评价VDC电路的输出电压是否与设计值相同场合，或在批量生产情况下进行出厂检测时检测VDC电路所输出的电压是否存在异常的场合，需要将VDC电路的输出电压VDCout作为模拟量从半导体集成电路所具有的端子输出，并对其进行测定。因此，存在测定系统变得复杂的问题。
另外，各电路的电路规模增大，设计评价、批量生产检测的工时增多。还有，这些半导体集成电路所具有的输入、输出端子数增多，形成在半导体集成电路的芯片尺寸中不能忽略输入、输出焊区的配置区域的状况。特别是当输入、输出焊区数增多时，芯片尺寸不是由配置在内部的电路规模决定，而是由周边配置焊区的状况决定。
发明内容
本发明的目的在于：提供在集成了降压电路、A/D转换器以及其他逻辑电路的半导体集成电路中借助于将集成的电路的功能用于另外集成的电路的检测，能够有效地进行设计评价，在求得批量生产检测容易的同时，还能够减少批量生产检测工时的半导体集成电路。另外，同时其目的还在于抑制半导体集成电路的输入、输出端子数。
更具体地说，本发明的目的在于：利用A/D转换器的功能将降压电路的电压作为数字量进行观测，同时判断与该降压电路相关的电压，或者将该电压控制成合适的电压，因此，其目的还在于减少用于观测直接与降压电路有关的电压的端子。
扼要地说，本发明是一种半导体集成电路，它具备：接受从外部施加的外部电源电压的第1端子；降低外部电源电压、产生内部电压的电压发生电路；使用与内部电压相应的电压的内部电路；将内部电压从模拟值转换为数字值向外部输出数字信号的A/D转换电路；以及用于将数字信号输出至外部的第2端子。
因此，本发明的主要优点是：由于具有集成在芯片上的A/D转换器，将内部电压变成数字信号输出，所以测定简单，同时能够减少电压监测用的检测端子。
本发明的上述目的和其它目的、特征、方面和优点，从结合附图可以理解的、本发明的以下的详细说明中可以明了。
附图说明
图1是示出本发明实施例1的半导体集成电路1的结构的方框图。
图2是示出实施例2的半导体集成电路50的结构地方框图。
图3是示出实施例3的半导体集成电路60的结构的方框图。
图4是示出实施例4的半导体集成电路70的结构的方框图。
图5是示出实施例5的半导体集成电路80的结构的方框图。
图6是示出实施例6的半导体集成电路90的结构的方框图。
图7是示出图6中的基准电压发生电路98的结构的电路图。
图8是示出实施例7的半导体集成电路140的结构的方框图。
图9是示出图8的差动放大器147和电压转换电路148的结构的电路图。
图10是示出实施例8的半导体集成电路200的结构的方框图。
图11是示出熔断电路204的结构例的图。
图12是示出实施例9的半导体集成电路210的结构的方框图。
图13是示出实施例10的半导体集成电路220的结构的方框图。
图14是示出CPU所进行的第1处理的流程图。
图15是说明CPU 228的第2处理的流程图。
图16是说明CPU所进行的第3处理的流程图。
图17是示出实施例11的半导体集成电路240的结构的方框图。
图18是示出实施例12的半导体集成电路250的结构的方框图。
图19是示出实施例13的半导体集成电路260的结构的方框图。
图20是示出图19的电压转换电路268的结构的电路图。
图21是示出实施例14的半导体集成电路290的结构的方框图。
图22是示出实施例15的半导体集成电路300的结构的方框图。
图23是示出图22中的电压转换电路306的结构的电路图。
图24是示出实施例16的半导体集成电路350的结构的方框图。
具体实施方式
以下参照附图详细说明本发明的实施例。另外，图中的相同符号表示相同或相当的部分。
实施例1
图1是示出本发明实施例1的半导体集成电路1的结构的方框图。
参照图1，半导体集成电路1包含：端子2、4、6、8、10、12、14、16～18；降压转换(VDC)电路20；A/D转换器22；以及逻辑电路24。
VDC电路20包含基准电压发生电路26、差动放大器28和电压转换电路30。A/D转换器22包含存储A/D转换结果的寄存器32。
关于电源，电源电压VCC从端子2被供给VDC电路20。另外，电源电压AVCC经端子12被供给A/D转换器22。作为VDC电路20的输出的电压VDCout被供给逻辑电路24。即，各个电路接受各自的电源电压进行工作。另外，为使说明简单，接地电压VSS，也就是地为各电路所公用。
关于VDC电路20用的端子，有接受电源电压的端子2、输出基准电压发生电路26的输出电压VDCref的端子4和输出作为VDC电路20的输出电压的电压VDCout的端子6。A/D转换器的端子有输入电源电压AVCC的端子12、提供A/D转换用参照电压Avref的端子14和输入模拟信号AN1的端子10。逻辑电路24用的端子有用于与外部交换输入、输出信号的端子16～18。
另外，现有的A/D转换器22的模拟输入全部从半导体集成电路的外部输入，不是从内部的VDC电路20或逻辑电路24输入。这是由于A/D转换器通常设置在LSI的模拟接口部分的缘故。于是，在确认VDC电路20的输出电压或基准电压发生电路26的输出电压时，借助于从半导体集成电路外部作为模拟量观测分别输出这些电压的端子6或端子4来进行。
在实施例1中，VDC电路20的输出电压VDCout与A/D转换器22的信号输入节点AN0’连接。因此，电压VDCout借助于A/D转换器22从模拟信号转换成数字信号，转换后的值被存储在A/D转换器22内部的用于存储A/D转换结果的寄存器32中。因此，一般来说，对于半导体集成电路内置的VDC电路的输出电压，借助于将对电压VDCout进行输出的端子的电压作为模拟量进行观测来判断VDC电路的工作是否正常，电压值是否合适。与此相对照，在本发明中，能够将电压VDCout作为存储在寄存器32中的数字量进行观测。该寄存器32的值能被逻辑电路24内的读出用逻辑电路读出，从输入、输出用的端子16～18中的数据输出用的规定端子向半导体集成电路1的外部输出。
以往，在进行评价或检测时，必须将VDC电路的输出电压VDCout作为模拟量从半导体集成电路所具有的端子输出，对其进行测定，因此存在测定系统变得复杂的问题。与此相对照，在实施例1的半导体集成电路1中，由于利用芯片上的A/D转换器将VDC电路的输出电压进行了A/D转换，所以可以将VDC电路的输出电压值作为数字量进行观测，从而易于测定。
另外，虽然通常为了使VDC电路的输出稳定，需要对端子6附加一定量的电容，但当被VDC电路20的输出驱动的逻辑电路24的功耗低、在半导体集成电路1内能够确保可使VDC电路的输出十分稳定的负载电容时，端子6则成为不必要的。因此，在半导体集成电路的芯片尺寸由端子数决定时，可以削减端子6所占的空间，减小芯片尺寸。另外，可以将本来用于输出电压VDCout的端子6用于其他用途。
实施例2
图2是示出实施例2的半导体集成电路50的结构的方框图。
参照图2，实施例2的半导体集成电路50包含逻辑电路56，以取代在图1所示的半导体集成电路1的结构中的逻辑电路24，另外，还包含端子54和选择器52。
逻辑电路56输出用于对A/D转换器的输入进行选择的信号ADSEL0。端子54的设置是为了输入模拟输入信号AN0。选择器52根据信号ADSEL0对信号AN0和VDC电路20输出的电压VDCout进行选择，并将选择结果施加于A/D转换器22的输入节点AN0’。
实施例2的特征在于具备选择器52，该选择器52具有2个输入，并且其输出端与A/D转换器22的模拟输入节点AN0’连接。
在实施例1中，A/D转换器22的模拟输入节点AN0’与VDC电路20的输出电压VDCout耦合。在实施例2中，电压VDCout与选择器52的一个输入端连接，对选择器52的另一个输入端施加从端子54输入的模拟输入信号AN0。逻辑电路56输出指示对选择器52的2个输入中选择哪一个输入的信号ADSEL0。选择器52的2个输入中被选择的输入信号被施加至A/D转换器22的模拟输入节点AN0。
当VDC电路20的输出电压VDCout被选择，输入至A/D转换器22时，电压VDCout被A/D转换器22进行A/D转换。转换后的值被存储在寄存器32中。寄存器32的值可以被逻辑电路56内的未图示的读出用逻辑电路读出，从输入、输出端子16～18中的数据输出用的规定端子向半导体集成电路50的外部输出。
在进行VDC电路的工作的检测和电压值测定时，一般将电压VDCout作为模拟量从与半导体集成电路所具有的VDC电路连接的输出电压端子输出，并对其进行观测。在实施例2中，能够通过选择器52将电压VDCout施加至集成在芯片上A/D转换器22的模拟输入节点。因此，能够在芯片内部将电压VDCout的值进行A/D转换，作为存储在寄存器32中的数字量从外部进行观测。
另外，当模拟信号AN0根据从逻辑电路56输出的信号ADSEL0被选择器52选择，信号AN0被施加至A/D转换器22的输入节点AN0’时，对模拟信号AN0进行A/D转换。然后，转换结果被存储在寄存器32中。存储在寄存器32中的信号AN0的转换结果可以被逻辑电路56内的未图示的读出用逻辑电路读出，从端子16～18中的数据输出用的规定端子向半导体集成电路50的外部输出。
按照实施例2，由于具备选择器52，所以可以使A/D转换器22的输入节点AN0’为VDC电路20的输出电压测量和从外部施加的模拟信号AN0的输入测量所公用。因此，可以不减少半导体集成电路50所具有的模拟输入端子的有效端子数，对VDC电路20的工作进行判定，或对电压VDCout的电压值进行评价和观测。
另外，虽然在本实施例2中使用了具有2个输入、1个输出的选择器，但也可以使用输入数在2个以上的多输入选择器。这时，可以从还包含其他信号的信号中选择VDC电路的输出电压VDCout，可以得到与实施例2的发明相同的效果。
实施例3
图3是示出实施例3的半导体集成电路60的结构的方框图。
参照图3，半导体集成电路60一方面在图1所示的半导体集成电路1的结构中去掉了端子4、6和10，另一方面又设置了用于施加模拟信号AN0的端子54。然后，A/D转换器22接受经端子54施加至输入节点AN0’的模拟信号AN0，在输入节点AN1’接受基准电压发生电路26所输出的基准电压VDCref。其他方面由于与图1示出的结构相同，所以不重复其说明。
VDC电路20向差动放大器28输入VDC电路20的输出电压VDCout和作为基准电压发生电路26的输出电压的基准电压VDCref。差动放大器28根据电压的差分控制电压转换电路30，将电压VDCout与电压VDCref调整为相同的电压。
在一般的结构中，为了评价在芯片外部基准电压VDCref是否像设计值那样被基准电压发生电路26产生，电压VDCref经由端子被输出到外部。
与此相对照，在实施例3的半导体集成电路的60的结构中，电压VDCref与A/D转换器22的输入节点AN1’耦合。电压VDCref在芯片内部被A/D转换器22转换，转换后的值被存储在寄存器32内。因此，虽然电压VDCref一般经输出电压端子在外部被作为模拟量观测，但在实施例3中可以将电压VDCref作为存储在寄存器32中的数字量进行观测。寄存器32的值可以被逻辑电路24内的读出用逻辑电路读出，从端子16～18中的数据输出用的规定端子向半导体集成电路60的外部输出。
如以上所述，现有技术存在测定系统变得复杂的问题，与此相对照，在实施例3的半导体集成电路60中，由于可以利用A/D转换器22对基准电压发生电路26的输出进行转换，作为数字量进行观测，所以电压VDCref的测定变得容易，同时可以降低验证和测量的成本。
另外，可以减少用于将电压VDCref输出至芯片外部的端子。因此，可以减少端子所占的物理空间，当芯片的尺寸由端子数决定时，可以减小芯片尺寸。当不是这样的情况时，可以将端子作为其它用途的端子使用。
实施例4
图4是示出实施例4的半导体集成电路70的结构的方框图。
参照图4，半导体集成电路70包含逻辑电路74，以取代在图3所示的半导体集成电路60的结构中的逻辑电路24，还包含选择器72和端子10。其它结构由于与图3的半导体集成电路60的相同，所以不重复其说明。
选择器72接受作为输入信号经端子10施加的模拟输入信号AN1和基准电压发生电路26所输出的基准电压VDCref。选择器72根据从逻辑电路74输出的信号ADSEL1选择2个输入中的1个，将所选择的信号施加至A/D转换器22的输入节点AN1’。
在选择器72中当选择了基准电压VDCref，并将其输入到A/D转换器22时，对基准电压VDCref进行A/D转换，转换后的值被存储在寄存器32内。寄存器32的值可以被逻辑电路74内的未图示的读出用逻辑电路读出，从输入输出用端子16～18中的数据输出用的规定端子向半导体集成电路70的外部输出。
在进行VDC电路的工作的检测和电压值的测定时，一般将基准电压VDCref作为模拟量从半导体集成电路所具有的端子输出，并对其进行观测。与此相对照，在实施例4中，由于能够通过选择器72将基准电压VDCref连接至A/D转换器22的输入节点AN1’，所以能够利用A/D转换器22在芯片内部进行A/D转换。据此，可以将基准电压VDCref作为存储在寄存器32中的数字量进行观测。
按照实施例4，由于具备选择器72，所以可以使A/D转换器22的输入节点AN1’为VDC电路20的基准电压测量和从外部施加的模拟信号AN1的输入测量所公用。因此，可以不减少半导体集成电路70所具有的模拟输入端子的有效端子数，对VDC电路20的工作进行判定，对电压VDCref的电压值进行评价和观测。
另外，虽然在实施例4中，使用了具有2个输入、1个输出的选择器，但也可以使用输入数在2个以上的多输入选择器。这时，可以从还包含其他信号的信号中选择VDC电路的基准电压VDCref，可以得到与实施例4的发明相同的效果。
实施例5
图5是示出实施例5的半导体集成电路80的结构的方框图。
参照图5，半导体集成电路80在1块半导体芯片上集成了VDC电路20；A/D转换器22；逻辑电路82；以及选择器52、72。对各个电路分别设置了专用的输入、输出端子。
与电源相关地设置了用于对VDC电路20施加电源电压VCC的端子2，用于对A/D转换器22施加电源电压AVCC的端子12。对逻辑电路82提供作为VDC电路20之输出的电压VDCout。即，VDC电路20、A/D转换器22和逻辑电路82接受各自的电源电压进行工作。另一方面，接地电压VSS，即地对这3个电路块是公用的。
作为A/D转换器22用的端子，还设置了输入A/D转换用的参照电压Avref的端子14；以及用于分别输入模拟输入信号AN0、AN1的端子54、10。A/D转换器22虽然具有输入节点AN1’、AN0’这2个输入端，但也可以具有更多的模拟输入端。选择器52接受经端子54施加的模拟信号AN0和从VDC电路20输出的电压VDCout作为2个输入信号，根据由逻辑电路82施加的信号ADSEL0选择其中的一个，将所选择的信号对A/D转换器22的输入节点AN0’进行输出。
选择器72接受经端子10施加的模拟输入信号AN1和基准电压发生电路26所输出的基准电压VDCref作为2个输入信号，根据由逻辑电路82输出的信号ADSEL1选择其中的一个，将所选择的信号施加至A/D转换器22的输入节点AN1’。
端子16～18、100～102是对逻辑电路82设置的端子。端子16～18是作为控制信号或数据与半导体集成电路80的外部输入、输出信号I/O1～I/On的n个(n为自然数)的端子。另外，端子100～102是为了与半导体集成电路80的外部之间输入、输出作为数据D1～Dm的逻辑电路82内的寄存器84、86、88的数据而设置的m个(m为自然数)的端子。
VDC电路20包含基准电压发生电路26、差动放大器28和电压转换电路30。基准电压发生电路26生成成为VDC电路20的输出的电压VDCout的基准的基准电压VDCref。差动放大器28接受电压VDCref和电压VDCout，若电压VDCout低于电压VDCref，则以使电压VDCout升高的方式将信号传送至电压转换电路30。另一方面，若电压VDCout高于电压VDCref，则差动放大器28以不使电压VDCout升高的方式将输出信号传送至电压转换电路30。电压转换电路30接受来自差动放大器28的输出信号，从电源电压VCC生成比它低的规定电压VDCout。
A/D转换器22能够根据来自逻辑电路82的信号进行工作设定。A/D转换器22对从输入节点AN0’、AN1’输入的模拟信号进行A/D转换，将转换结果作为数字量保存在寄存器32内。
逻辑电路82输出分别用于对2个输入的选择器52、72的输入进行选择的信号ADSEL0、ADSEL1。另外，逻辑电路82还可以对A/D转换器22内的寄存器32的值进行读出。
逻辑电路82包含第1寄存器84、第2寄存器86、第3寄存器88和运算器89。运算器89能够将从第1寄存器84的值中减去第2寄存器86的值的结果存储到第3寄存器88中。
下面说明实施例5的半导体集成电路80的整体工作。
选择器52根据来自逻辑电路82的信号ADSEL0、ADSEL1选择电压转换电路30输出的电压VDCout。选择器72根据信号ADSEL1选择基准电压发生电路26输出的基准电压VDCref。电压VDCout在芯片内部由A/D转换器22进行A/D转换，其结果被存储至寄存器32中。该寄存器32的值被逻辑电路82读出，电压VDCout的数字值被存储在第1寄存器84中。
另外，基准电压VDCref由A/D转换器22进行转换，该转换结果被存储在寄存器32中。基准电压VDCref的数字值被逻辑电路82从寄存器32中读出，该值被存储到第2寄存器86中。
逻辑电路82所具有的运算器89接受第1寄存器84和第2寄存器86的值作为其输入，可以将它们的差值，即(第1寄存器的值-第2寄存器的值)存储到第3寄存器88中。
第1寄存器84、第2寄存器86和第3寄存器88保持的值可以作为数据D1～Dm经端子100～102从半导体集成电路80的外部读出。
在实施例5中，从半导体集成电路80的外部除可以观测VDC电路的输出电压VDCout的数字量和基准电压VDCref的数字量外，还可以观测它们的电压差的数字量。因此，与作为模拟量从外部对这些电压进行观测的情形相比，可以简单且容易地进行VDC电路工作的评价。亦即，可以在短期间内得到用于变更输入电源电压VCC的值或基准电压VDCref的信息(输出电压与输入电压特性的数据)，使得VDC电路的输出成为内部逻辑电路工作的最佳电压。根据这些信息，还可以确定电源电压VCC的输入值，或通过改变掩模设计重新制作芯片，得到所希望的输出电压。
另外，由于可以进行电压VDCout与作为其期待值的基准电压VDCref的逻辑运算，所以借助于逻辑电路82的工作，可以容易地进行电压VDCout是否为异常值的判定。
实施例6
图6是示出实施例6的半导体集成电路90的结构的方框图。
参照图6，半导体集成电路90在1块半导体芯片上集成了VDC电路92；A/D转换器22；逻辑电路94；以及选择器52、72，各个电路具有各自专用的输入、输出端子。
关于电源，经端子2对VDC电路92供给电源电压VCC，经端子12对A/D转换器22供给电源电压AVCC。另外，对逻辑电路94供给作为VDC电路92的输出的电压VDCout。即，VDC电路92、A/D转换器22和逻辑电路94接受各自的电源电压进行工作。这里，接地电压VSS，即地为这3个电路所公用。
VDC电路92接受电源电压VCC在内部产生基准电压VDCref作为其输出，将电压VDCout输出。A/D转换器22参照A/D转换用的参照电压Avref对输入至输入节点AN0’、AN1’的2个模拟输入信号进行A/D转换，并将其结果存储到寄存器32中。
选择器52是2个输入的选择器，输出端与A/D转换器的输入节点AN0’连接。选择器72也是2个输入的选择器，其输出端与A/D转换器22的输入节点AN1’连接。
经端子54施加的模拟信号AN0被施加至选择器52的一个输入端，作为电压转换电路30的输出的电压VDCout被施加至其另一个输入端。另外，经端子10施加的模拟信号AN1被施加至选择器72的一个输入端，作为基准电压发生电路98的输出的基准电压VDCref被施加至选择器72的另一个输入端。
逻辑电路94经n个端子16～18交换作为控制信号或数据的信号I/O1～I/On。另外，逻辑电路94经端子100～102输入、输出内置的寄存器的数据作为数据D1～Dm。
VDC电路92包含基准电压发生电路98、差动放大器28和电压转换电路30。基准电压发生电路98生成成为VDC电路92的输出即电压VDCout的基准的基准电压VDCref。差动放大器28接受电压VDCref和电压VDCout作为其输入。若电压VDCout低于电压VDCref，则差动放大器28以使电压VDCout升高的方式将控制信号输出至电压转换电路30。
另一方面，若电压VDCout高于电压VDCref，则差动放大器28以不使电压VDCout升高的方式将控制信号输出至电压转换电路30。电压转换电路30接受来自差动放大器28的控制信号，从电源电压VCC生成比它低的规定电压VDCout。
A/D转换器22能够根据来自逻辑电路94的信号进行工作设定。A/D转换器22对从输入节点AN0’、AN1’输入的模拟信号进行A/D转换。A/D转换器22将转换结果作为数字量保存在寄存器32内。
逻辑电路94输出用于对选择器52、72的输入进行选择的信号ADSEL0、ADSEL1。另外，逻辑电路94还可以对A/D转换器22内的寄存器32的值进行读出。
逻辑电路94包含第1寄存器84、第2寄存器86、第3寄存器88和运算器89。逻辑电路94借助于运算器89能够将从第1寄存器84的值中减去第2寄存器86的值的结果存储到第3寄存器88中。
VDC电路92包含基准电压发生电路98。基准电压发生电路98能够输出成为基准的输出电压，以及高于它的1个或多个电压和低于它的1个或多个电压。
VDC电路92还包含用于控制基准电压的寄存器96。根据寄存器96的值，可以选择基准电压发生电路98所能产生的多个电压中的1个。另外，虽然在图6中寄存器96被配置在VDC电路92内，但也可以被配置在逻辑电路94内或除此以外的区域。
图7是示出图6的基准电压发生电路98的结构的电路图。
参照图7，基准电压发生电路98包含使用带隙生成基准电压的基准电压发生电路112；以及对被来自逻辑电路的控制信号Dref设置的寄存器96的输出进行译码，从而输出对门选择进行控制的信号的译码和门选择电路114。译码和门选择电路114输出信号SG1～SGn作为控制信号。
基准电压发生电路98还包含将信号SG1反转的倒相器116、将信号SG2反转的倒相器120和将信号SGn反转的倒相器124。
基准电压发生电路98还包含：其负输入节点接受基准电压发生电路112的输出，节点N4与其正输入节点连接的放大器128；其栅极接受放大器128的输出，源与电源电压VCC耦合的P沟道MOS晶体管130；连接在P沟道MOS晶体管130的漏与节点N1之间的电阻132；连接在节点N1与节点N2之间的电阻134；以及连接在节点N3与接地节点之间的电阻136。从P沟道MOS晶体管130的源输出基准电压VDCref。另外，在节点N3与节点N2之间设置了规定数量的、串联连接的电阻。
基准电压发生电路98还包含：根据信号SG1和倒相器116的输出将节点N1与节点N4进行连接的传输门118；根据信号SG2和倒相器120的输出将节点N2与节点N4进行连接的传输门122；以及根据信号SGn和倒相器124的输出将节点N3与节点N4进行连接的传输门126。
电压VDCref被电阻132、134、...、136分割为多个分压电压，分压电压中的一个被传输门118、122、...、126选择，输入至节点N4。放大器128将所选择的分压电压与基准电压发生电路112的输出进行比较，控制P沟道MOS晶体管130的导通。
再次参照图6，说明半导体集成电路90的整体工作。
选择器52根据来自逻辑电路94的信号ADSEL0选择电压转换电路30输出的电压VDCout。选择器72根据逻辑电路94输出的信号ADSEL1选择基准电压VDCref。
电压VDCout由A/D转换器22进行A/D转换，其结果被存储至寄存器32中。寄存器32的值被逻辑电路94读出，其值被存储到第1寄存器84中。
另外，基准电压VDCref被A/D转换器22进行A/D转换。A/D转换结果被存储到寄存器32中。寄存器32的值被逻辑电路94读出，存储至第2寄存器86中。逻辑电路94内部的运算器89能够参照第1寄存器84的值和第2寄存器86的值，将它们的差值，即(第1寄存器的值-第2寄存器的值)存储到第3寄存器88中。
逻辑电路94内的第1寄存器84、第2寄存器86和第3寄存器88的内容可以作为数据D1～Dm经端子100～102从半导体集成电路90的外部读出。
当从半导体集成电路90的外部读出第1寄存器84、第2寄存器86和第3寄存器88的值，并且其结果是必须对基准电压VDCref加以修正时，对第3寄存器88写入表示与现在的基准电压VDCref之差的数值。借助于逻辑电路94的控制将第3寄存器88的内容写入寄存器96，可以改变基准电压发生电路98输出的基准电压VDCref。
在实施例6中，可以从半导体集成电路90的外部读出第1寄存器84、第2寄存器86和第3寄存器88的值，算出适合于工作条件的基准电压，通过将它与现在的基准电压的差值写入VDC电路94所具有的寄存器96中，可以改变基准电压VDCref。据此，半导体集成电路90可以以更高的裕量进行工作。另外，通过配置当对半导体集成电路接通电源等进行初始工作时，能够在半导体集成电路90的外部执行用于进行其设定工作的引导程序的控制装置，可以根据使用情况调整VDC电路92的基准电压VDCref。
实施例7
图8是示出实施例7的半导体集成电路140的结构的方框图。
参照图8，半导体集成电路140在1块半导体芯片上集成了VDC电路141；A/D转换器22；逻辑电路142；以及选择器52、72，各个电路分别具有专用的输入、输出端子。
关于电源，经端子2对VDC电路141供给电源电压VCC，经端子12对A/D转换器22供给电源电压AVCC。另外，对逻辑电路142供给作为VDC电路141的输出的电压VDCout。即，VDC电路141、A/D转换器22和逻辑电路142接受各自的电源电压进行工作。这里，接地电压VSS，即地为这3个电路所公用。
VDC电路141接受电源电压VCC在内部产生基准电压VDCref作为其输出，将电压VDCout输出。A/D转换器22参照A/D转换用的参照电压Avref对输入至输入节点AN0’、AN1’的2个模拟输入信号进行A/D转换，并将其结果存储到寄存器32中。
选择器52是2个输入的选择器，输出端与A/D转换器的输入节点AN0’连接。选择器72也是2个输入的选择器，其输出端与A/D转换器22的输入节点AN1’连接。
经端子54施加的模拟信号AN0被施加至选择器52的一个输入端，作为电压转换电路148的输出的电压VDCout被施加至其另一个输入端。另外，经端子10施加的模拟信号AN1被施加至选择器72的一个输入端，作为基准电压发生电路26的输出的基准电压VDCref被施加至选择器72的另一个输入端。
逻辑电路142经n个端子16～18交换作为控制信号或数据的信号I/O1～I/On。另外，逻辑电路142经端子100～102输入、输出内置的寄存器的数据作为数据D1～Dm。
VDC电路141包含基准电压发生电路26、差动放大器147和电压转换电路148。基准电压发生电路26生成成为VDC电路141的输出即电压VDCout的基准的基准电压VDCref。
差动放大器147接受电压VDCref和电压VDCout作为其输入。若电压VDCout低于电压VDCref，则差动放大器147以使电压VDCout升高的方式将控制信号输出至电压转换电路148。
另一方面，若电压VDCout高于电压VDCref，则差动放大器147以不使电压VDCout升高的方式将控制信号输出至电压转换电路148。电压转换电路148接受来自差动放大器147的控制信号，从电源电压VCC生成比它低的规定电压VDCout。
A/D转换器22能够根据来自逻辑电路142的信号进行工作设定。A/D转换器22对从输入节点AN0’、AN1’输入的模拟信号进行A/D转换。A/D转换器22将转换结果作为数字量保存在寄存器32内。
逻辑电路142输出用于对选择器52、72的输入进行选择的信号ADSEL0、ADSEL1。另外，逻辑电路142还可以对A/D转换器22内的寄存器32的值进行读出。
逻辑电路142包含第1寄存器84、第2寄存器86、第3寄存器88和运算器89。逻辑电路142借助于运算器89能够将从第1寄存器84的值中减去第2寄存器86的值的结果存储到第3寄存器88中。
VDC电路141的电压转换电路148包含多个电流驱动电路。通常成为基准的个数的电流驱动电路进行工作。工作的电流驱动电路的个数可以借助于寄存器146的值变更。当寄存器146的值为负时，电流驱动电路的个数增加。当寄存器146的值为正时，电流驱动电路的个数减少。虽然在实施例7中用于控制电流驱动能力的寄存器146被配置在VDC电路141的内部，但也可以将寄存器146配置在逻辑电路142内部或除此以外的区域。借助于逻辑电路142的控制可以将第3寄存器88的值转送到寄存器146中。
图9是示出图8的差动放大器147和电压转换电路148的结构的电路图。
参照图9，差动放大器147包含其各个负输入节点接受基准电压VDCref，其正输入节点接受电压VDCout的比较电路152、154、...、156。电压转换电路148包含：对寄存器146的输出进行译码、输出信号SG11、SG12、...、SG1n的译码和门选择电路162；根据信号SG11～SG1n进行输入切换的输入切换电路164；以及根据输入切换电路164的输出，其驱动能力发生变化的驱动电路166。驱动电路166包含多个作为电流驱动电路的P沟道MOS晶体管197、198、199。P沟道MOS晶体管197～199并联地连接在电源节点与对电压VDCout进行输出的节点之间。
输入切换电路164包含：接受信号SG11并将其反转的倒相器172；连接在电源节点与P沟道MOS晶体管197的栅极之间、其栅极接受信号SG11的P沟道MOS晶体管176；以及根据信号SG11和倒相器172的输出将比较电路152的输出连接至P沟道MOS晶体管197的栅极的传输门174。
再次参照图8，说明半导体集成电路140的整体工作。
选择器52根据来自逻辑电路142的信号ADSEL0选择电压转换电路148输出的电压VDCout。选择器72根据逻辑电路142输出的信号ADSEL1选择基准电压VDCref。
电压VDCout由A/D转换器22进行A/D转换，其结果被存储至寄存器32中。寄存器32的值被逻辑电路142读出，其值被存储到第1寄存器84中。
另外，基准电压VDCref被A/D转换器22进行A/D转换。A/D转换结果被存储到寄存器32中。寄存器32的值被逻辑电路142读出，存储至第2寄存器86中。逻辑电路142内部的运算器89能够参照第1寄存器84的值和第2寄存器86的值，将它们的差值，即(第1寄存器的值-第2寄存器的值)存储到第3寄存器88中。
逻辑电路142内的第1寄存器84、第2寄存器86和第3寄存器88的内容可以作为数据D1～Dm经端子100～102从半导体集成电路140的外部读出。
当逻辑电路142消耗的电流增大时，电压VDCout降低。由此，存储进行了A/D转换的电压VDCout的值与电压VDCref的值之差的第3寄存器88的内容成为负值。然后，借助于逻辑电路142的控制，第3寄存器88的值被传送至寄存器146中。据此，在图9的驱动电路166中工作的P沟道MOS晶体管的个数增加，起到抑制电压降低的作用。
另外，当从半导体集成电路140的外部读出第1寄存器84、第2寄存器86和第3寄存器88的保持值后，对VDC电路141的电流驱动能力加以修正时，从外部对第3寄存器88写入表示驱动电路166的P沟道MOS晶体管的应进行工作的个数与其标准工作个数之差的数值。第3寄存器88的值可以借助于逻辑电路142被传送至VDC电路的寄存器146，从而改变VDC电路的电流驱动能力。
在实施例7中，通过将第1寄存器84、第2寄存器86和第3寄存器88的值读出到半导体集成电路140的外部，判定适合于在外部的工作条件的必要的工作电流，将其与现在的电压转换电路148的电流驱动能力之差写入寄存器146中，从而可以改变电压转换电路148的电流驱动能力。据此，半导体集成电路140可以以更高的裕量进行工作。
另外，配置了在对半导体集成电路140接通电源等进行工作的初期，能够在半导体集成电路140的外部执行用于进行寄存器146的设定的引导程序等的控制装置。据此，可以根据使用情况调整VDC电路141的电流驱动能力，从而求得消耗电流的最佳化。
另外，借助于在半导体集成电路140工作时利用外部的控制电路更新第1寄存器84、第2寄存器86和第3寄存器88的内容，将第3寄存器88的内容传送至寄存器146，可以动态地改变VDC电路141的电流驱动能力。
实施例8
图10是示出实施例8的半导体集成电路200的结构的方框图。
参照图10，半导体集成电路200在1块半导体芯片上集成了VDC电路202；A/D转换器22；逻辑电路94；以及选择器52、72，各个电路具有各自专用的输入、输出端子。电源和各电路的输入信号的名称和功能与实施例6的相同，因此不重复其说明。
VDC电路202包含熔断电路204，以取代在图6的VDC电路92的结构中的寄存器96。即，VDC电路202包含基准电压发生电路98、差动放大器28、电压转换电路30和熔断电路204。基准电压发生电路98生成成为VDC电路202的输出即电压VDCout的基准的基准电压VDCref。差动放大器28接受电压VDCref和电压VDCout作为其输入。若电压VDCout低于电压VDCref，则差动放大器28以使电压VDCout升高的方式将控制信号输出至电压转换电路30。
另一方面，若电压VDCout高于电压VDCref，则差动放大器28以不使电压VDCout升高的方式将控制信号输出至电压转换电路30。电压转换电路30接受来自差动放大器28的控制信号，从电源电压VCC生成比它低的规定电压VDCout。
A/D转换器22能够根据来自逻辑电路94的信号进行工作设定。A/D转换器22对从输入节点AN0’、AN1’输入的模拟信号进行A/D转换。A/D转换器22将转换结果作为数字量保存在寄存器32内。
逻辑电路94输出用于对选择器52、72的输入进行选择的信号ADSEL0、ADSEL1。另外，逻辑电路94还可以对A/D转换器22内的寄存器32的值进行读出。
逻辑电路94包含第1寄存器84、第2寄存器86、第3寄存器88和运算器89。逻辑电路94借助于运算器89能够将从第1寄存器84的值中减去第2寄存器86的值的结果存储到第3寄存器88中。
基准电压发生电路98能够输出成为基准的输出电压，以及高于它的1个或多个电压和低于它的1个或多个电压。借助于熔断电路204的熔断设定可以对这些电压进行选择。另外，虽然在图10中熔断电路204配置在VDC电路202的内部，但也可以配置在逻辑电路94的内部或除此以外的区域。
图11是示出熔断电路204的结构例的图。
参照图11，熔断电路204包含多个由串联连接在电源节点与接地节点之间的电阻R和熔断元件FUSE构成的单元。控制信号SIG1～SIGn从多个单元分别输出。在各单元中对应的控制信号从电阻R与熔断元件FUSE的连接节点输出。当处于熔断元件FUSE被烧断的非导通状态时，控制信号为H电平，若熔断元件保持原状，则控制信号为L电平。
另外，电阻与熔断元件的配置也可以颠倒过来，另外熔断元件也可以是像反熔断器那样在烧断后两端呈导通状态的熔断器。
再次参照图10，说明半导体集成电路200的整体工作。
选择器52根据来自逻辑电路94的信号ADSEL0选择电压转换电路30输出的电压VDCout。选择器72根据逻辑电路94输出的信号ADSEL1选择基准电压VDCref。
电压VDCout由A/D转换器22进行A/D转换，其结果被存储至寄存器32中。寄存器32的值被逻辑电路94读出，其值被存储到第1寄存器84中。
另外，基准电压VDCref被A/D转换器22进行A/D转换。A/D转换的结果被存储到寄存器32中。寄存器32的值被逻辑电路94读出，存储至第2寄存器86中。逻辑电路94内部的运算器89能够参照第1寄存器84的值和第2寄存器86的值，将它们的差值，即(第1寄存器的值-第2寄存器的值)存储到第3寄存器88中。
逻辑电路94内的第1寄存器84、第2寄存器86和第3寄存器88的内容可以作为数据D1～Dm经端子100～102从半导体集成电路200的外部读出。
当从半导体集成电路200的外部读出第1寄存器84、第2寄存器86和第3寄存器88的值，判定必须对基准电压VDCref加以修正时，从外部对第3寄存器写入表示与现在的基准电压之差的数值。然后，利用逻辑电路94将第3寄存器88的内容作为熔断电路204内部的熔断设定进行写入，可以改变基准电压发生电路98输出电压。
在实施例8中，可以从半导体集成电路200的外部读出第1寄存器84、第2寄存器86和第3寄存器88的值。然后，可以判定适合于工作条件的基准电压。根据判定结果将其与现在的基准电压之差作为VDC电路202所具有的熔断电路204的内部的熔断设定进行写入，从而可以将基准电压VDCref改变为适合于半导体集成电路200的使用条件的电压。借助于对熔断写入最佳值，在以后使用时可以生成被永久性地修正为最佳值的基准电压。
另外，通过在出厂检测时读出在第1～第3寄存器中存储的值，计算出由各电压值判断的适当值后，对熔断写入基准电压修正值，可以出厂其基准电压被永久性地调整了的半导体集成电路。
实施例9
图12是示出实施例9的半导体集成电路210的结构的方框图。
参照图12，半导体集成电路210在1块半导体芯片上集成了VDC电路212；A/D转换器22；逻辑电路142；以及选择器52、72。各个电路具有各自专用的输入、输出端子。电源和各电路的输入信号的名称和功能与实施例7的相同，因此不重复其说明。
VDC电路212包含基准电压发生电路26、差动放大器147、电压转换电路148。基准电压发生电路26生成成为VDC电路212的输出即电压VDCout的基准的基准电压VDCref。差动放大器147接受电压VDCref和电压VDCout作为其输入。若电压VDCout低于电压VDCref，则差动放大器147以使电压VDCout升高的方式将控制信号输出至电压转换电路148。
另一方面，若电压VDCout高于电压VDCref，则差动放大器147以不使电压VDCout升高的方式将控制信号输出至电压转换电路148。电压转换电路148接受来自差动放大器147的控制信号，从电源电压VCC生成比它低的规定电压VDCout。
A/D转换器22能够根据来自逻辑电路142的信号进行工作设定。A/D转换器22对从输入节点AN0’、AN1’输入的模拟信号进行A/D转换。A/D转换器22将转换结果作为数字量保存在寄存器32内。
逻辑电路142输出用于对选择器52、72的输入进行选择的信号ADSEL0、ADSEL1。另外，逻辑电路142还可以对A/D转换器22内的寄存器32的值进行读出。
逻辑电路142包含第1寄存器84、第2寄存器86、第3寄存器88和运算器89。逻辑电路142借助于运算器89能够将从第1寄存器84的值中减去第2寄存器86的值的结果存储到第3寄存器88中。
VDC电路212包含熔断电路214，以取代在图8所示的VDC电路141的结构中的寄存器146。VDC电路212的其他结构与VDC电路141的相同。
VDC电路212内部的电压转换电路148包含多个电流驱动用晶体管，通常成为基准的个数的电流驱动用晶体管工作。工作的电流驱动晶体管的个数可以借助于熔断电路214的熔断设定来变更。电压转换电路148以如下方式工作：当被熔断设定的值为负时，驱动用晶体管的个数增加，当该值为正时，驱动用晶体管的个数减少。虽然在图12中熔断电路214配置在VDC电路212的内部，但它也可以配置在逻辑电路142的内部或除此以外的区域。
借助于逻辑电路142的控制可以将第3寄存器的值写入熔断电路214。
再次参照图12，说明半导体集成电路210的整体工作。
选择器52根据来自逻辑电路142的信号ADSEL0选择电压转换电路148所输出的电压VDCout。选择器72根据逻辑电路142输出的信号ADSEL1选择基准电压VDCref。
电压VDCout由A/D转换器22进行A/D转换，其结果被存储至寄存器32中。寄存器32的值被逻辑电路142读出，其值被存储到第1寄存器84中。
另外，基准电压VDCref被A/D转换器22进行A/D转换。A/D转换的结果被存储到寄存器32中。寄存器32的值被逻辑电路142读出，存储至第2寄存器86中。逻辑电路142内部的运算器89能够参照第1寄存器84的值和第2寄存器86的值，将它们的差值，即(第1寄存器的值-第2寄存器的值)存储到第3寄存器88中。
逻辑电路142内的第1寄存器84、第2寄存器86和第3寄存器88的内容可以作为数据D1～Dm经端子100～102从半导体集成电路210的外部读出。
当逻辑电路142消耗的电流增大时，电压VDCout降低。由此，存储进行了A/D转换的电压VDCout的值与电压VDCref的值之差的第3寄存器88的内容成为负值。然后，借助于逻辑电路142的控制，第3寄存器88的值被传送至寄存器146中。据此，在图9的驱动电路166中进行工作的P沟道MOS晶体管的个数增加，起到抑制电压降低的作用。
即，从半导体集成电路210的外部读出第1寄存器84、第2寄存器86和第3寄存器88的值，判断是否需要对VDC电路212的电流驱动能力加以修正。当需要加以修正时，通过对第3寄存器88写入表示与驱动用晶体管的标准工作个数之差的数值，借助于逻辑电路142的控制，此设定被写入配置在VDC电路212内部的熔断电路214，从而改变VDC电路的电流驱动能力。
在实施例9中，可以将第1寄存器84、第2寄存器86和第3寄存器88的值读出到半导体集成电路210的外部，判定适合于工作条件的必要的工作电流。然后，将其与现在的电压转换电路148的电流驱动能力之差写入熔断电路214，可以永久性地设定适合于工作的电压转换电路148的驱动能力。据此，可以得到实现了功耗最佳化的VDC电路。另外，通过在出厂检测时将对电流驱动能力的修正值写入熔断电路，可以出厂被永久性地调整为适当的电流驱动能力的半导体集成电路。
实施例10
图13是示出实施例10的半导体集成电路220的结构的方框图。
参照图13，半导体集成电路220在1块半导体芯片上集成了VDC电路222；A/D转换器22；逻辑电路226；以及闪速存储器224。各个电路具有各自专用的输入、输出端子。
电源电压VCC被供给VDC电路222，电源电压AVCC被供给A/D转换器。作为VDC电路222的输出的电压VDCout作为工作电源电压被供给逻辑电路226。另外，对闪速存储器224从外部供给电源电压FVCC。即，各自的电路块接受各自的工作电源电压进行工作。另外，在这里，接地电压VSS，也就是地对各电路块是公用的。
VDC电路222包含基准电压发生电路98、差动放大器147、电压转换电路148、寄存器96和146。VDC电路222从外部接受电源电压VCC，输出作为基准电压发生电路98的输出的基准电压VDCref和作为电压转换电路148的输出的电压VDCout。
A/D转换器22接受电源电压AVCC作为工作电源电压。然后，A/D转换器22经端子14接受A/D转换用的参照电压Avref。
选择器52根据从逻辑电路226施加的信号ADSEL0选择模拟信号AN0和电压VDCout中的某一个，施加至A/D转换器22的输入节点AN0’。选择器72根据信号ADSEL1选择基准电压VDCref和模拟信号AN1中的某一个进行选择，并施加至A/D转换器22的输入节点AN1’。
逻辑电路226包含CPU 228、第1寄存器84、第2寄存器86和第3寄存器88。逻辑电路266经n个端子16～18与半导体集成电路220的外部输入、输出作为控制信号或数据的信号I/O1～I/On。另外，逻辑电路226经m个端子100～102交换寄存器的数据或由CPU 228进行读出/写入的数据作为数据D1～Dm。另外，逻辑电路226经端子230～232输出CPU 228所输出的地址值A1～Ak。
基准电压发生电路98生成成为VDC电路222的输出电压VDCout的基准的基准电压VDCref。差动放大器147接受电压VDCref和电压VDCout，并将其进行比较。
若电压VDCout低于电压VDCref，则差动放大器147以使电压VDCout升高的方式将控制信号传送至电压转换电路148。另一方面，若电压VDCout高于电压VDCref，则差动放大器147以不使电压VDCout升高的方式将控制信号传送至电压转换电路148。
电压转换电路148根据来自差动放大器147的控制信号，从电源电压VCC生成比它低的规定电压VDCout。
A/D转换器22能够根据来自逻辑电路226的信号进行工作设定。A/D转换器22对从输入节点AN0’、AN1’输入的模拟信号进行A/D转换，将转换结果作为数字量保存到寄存器32内。
逻辑电路226输出用于对选择器52、72的输入进行选择的信号ADSEL0、ADSEL1。另外，逻辑电路226还可以对A/D转换器22内部的寄存器32的值进行读出。另外，逻辑电路226能够将从第1寄存器84所保持的电压VDCout的值中减去第2寄存器86所保持的基准电压VDCref的值的结果存储到第3寄存器88中。此工作可以借助于CPU 228所具有的减法功能来进行。
基准电压发生电路98和电压转换电路148的结构已用图7和图9进行了说明，故不重复其说明。
电压转换电路148包含多个驱动用晶体管，通常成为基准的个数的驱动用晶体管工作。工作的驱动用晶体管的个数可以借助于寄存器146的值加以变更。电压转换电路148以如下方式工作：当寄存器146的值为负时，驱动用晶体管的个数增加，当该值为正时，驱动用晶体管的个数减少。另外，寄存器146也可以存储工作的电流驱动用晶体管的个数，以被寄存器146指定的个数的晶体管进行工作的方式来构成电压转换电路148。
另外，虽然在图13中寄存器146配置在VDC电路222的内部，但它也可以配置在逻辑电路226的内部或除此以外的区域。另外，在寄存器146中存储的值可以被包含CPU 228的逻辑电路读出和写入。
基准电压发生电路98能够输出成为基准的输出电压，以及高于它的1个或多个电压和低于它的1个或多个电压。利用寄存器96的值可以对这些电压进行选择。虽然在图13中寄存器96配置在VDC电路222的内部，但也可以配置在逻辑电路226的内部或除此以外的区域。
下面说明半导体集成电路220的工作。
在闪速存储器224中配置了CPU 228所执行的指令列和执行这些指令时使用的数据。用于进行实施例10的工作的CPU用的指令列(程序)和在这些指令中使用的参数(数据)也存储在闪速存储器224中。在半导体集成电路220的电源接通时、复位时，或者用户要求从本程序以外的程序启动本程序时，可以执行在闪速存储器224内存储的程序。
图14是示出CPU进行的第1个处理的流程图。
参照图14，在步骤S1中处理开始，在步骤S2中进行选择器的设定。选择器52选择电压转换电路148输出的电压VDCout。另外，选择器72选择基准电压发生电路98输出的电压VDCref。CPU 228对信号ADSEL0、ADSEL1进行控制以进行这样的选择。
接着，在步骤S3中将A/D转换器22设定为启动。于是，A/D转换器22首先对电压VDCout进行A/D转换，并将其结果存储到寄存器32中。该转换结果由CPU 228从寄存器32中读出，被存储至第1寄存器84中。另外，电压VDCref由A/D转换器进行A/D转换，被存储到寄存器32中。电压VDCref的转换结果由CPU 228读出，被存储至第2寄存器86中(步骤S4)。
接着，在步骤S5中进行运算处理。即，CPU将第1寄存器84和第2寄存器86的值作为输入，将它们的差值(第1寄存器的值-第2寄存器的值)存储到第3寄存器88中。
接着，在步骤S6中借助于CPU 228所执行的转送指令，第1寄存器至第3寄存器的内容作为数据D1～Dm经端子100～102向该半导体集成电路220的外部输出。
图15是说明CPU 228的第2个处理的流程图。
在图15中对在包含CPU的逻辑电路226消耗的电流增大，电压VDCout降低时的电压修正进行了说明。当电压VDCout降低时，存储经过了A/D转换的电压VDCout与电压VDCref之差的第3寄存器88的内容为负值。
在步骤S11中处理开始，在步骤S12中读出第3寄存器88的值。接着，在步骤S13中对第3寄存器值进行正负判定。
当第3寄存器的值为负时，进入步骤S14，CPU 228将第3寄存器88的值传送至电流驱动能力控制用寄存器。据此，电压转换电路148内部的驱动用晶体管的个数增加，因而电压转换电路148起到抑制电压降低的作用。
另一方面，当在步骤S13中判定第3寄存器的值为正时，不进行步骤S14，而进入步骤S15，处理结束。
另外，也可以通过对配置在闪速存储器224中的目标电压值(最高值、最低值)与电压进行比较，判断电压VDCref和电压VDCout是否合适，将判断结果作为数据D1～Dn经数据总线从端子100～102输出，也可以将其作为信号I/O1～I/On经输入、输出端子16～18通知半导体集成电路220的外部。
图16是用于说明CPU所进行的第3个处理的流程图。
参照图16说明CPU 228对电压VDCout进行修正的情况。
在步骤S21中处理开始后，接着在步骤S22中，CPU 228读出第3寄存器88的值。然后，在步骤S23中读出存储在闪速存储器224中的目标上限值。
接着，在步骤S24中CPU 228判断第3寄存器88的值是否超过目标上限值。当判定超过目标上限值时，在步骤S25中CPU 228将寄存器96的值减小1，对基准电压发生电路98发出指令使电压VDCref降低。另外，当在步骤S24中判定第3寄存器的值不超过目标上限值时，不进行步骤S25，而进入步骤S26。
在步骤S26中读出存储在闪速存储器224中的目标下限值。然后，在步骤S27中判断第3寄存器的值是否小于目标下限值。然后，当小于目标下限值时，进入步骤S28，将基准电压控制用寄存器96的值增加1。
另一方面，当第3寄存器的值不小于目标下限值时，不进行步骤S28，而进入步骤S29，处理结束。这样，借助于CPU 228的工作读出第1寄存器84、第2寄存器86和第3寄存器88保持的值，将其与配置在闪速存储器224中的目标值进行比较。然后，可以根据该比较结果对寄存器96写入修正值，修正电压VDCref。关于修正的结果，通过观测将电压VDCout进行了A/D转换的值可以确认修正是否成功。例如，当为了提高包含CPU的逻辑电路的最高工作速度而需要提高工作电压时，可以提高基准电压，另一方面，在减小包含CPU的逻辑电路的消耗电流时，可以降低基准电压。
如上所述，在实施例10中，在逻辑电路内设置了CPU，在闪速存储器中配置了CPU用的程序和数据。据此，借助于程序控制可以容易地对电压VDCref和电压VDCout进行管理。具体而言，通过检测包含CPU的逻辑电路工作时的电压降低，可以改变VDC电路的电流驱动能力，或根据需要改变工作电压。另外，借助于改写闪速存储器中的控制程序和该程序使用的数据，可以根据用途对各个半导体集成电路进行VDC电路的管理。
实施例11
图17是示出实施例11的半导体集成电路240的结构的方框图。
参照图17，半导体集成电路240除图13所示的半导体集成电路220的结构外还包含输入复位信号的端子242和输入模式信号的端子244。
如在电源接通时激活输入至端子242的复位信号RESET的同时，激活施加于端子244的模式信号MOD，则配置于在实施例10中说明过的闪速存储器内的规定程序工作。于是，半导体集成电路240能够将电压VDCref和电压VDCout进行A/D转换，将其值作为数据D1～Dm以数字值向半导体集成电路的外部输出。其他结构和工作与实施例10的情形相同，因而不重复其说明。
通过比较转换为数字值的值与在闪速存储器中存储的目标设定值，可以变更寄存器96、146的值，从而改变VDC电路的电流驱动能力，或者改变VDC电路的基准电压VDCref。
另外，虽然在实施例11中将模式信号MOD和复位信号RESET同时激活以对模式信号MOD进行识别，但也可以仅使模式信号MOD有效，用CPU进行识别。
另外，也可以设置多个用于输入模式信号的端子，使各个端子与如图14～16的流程图所示的工作相关联，限定性地进行工作。例如，可以设置2个模式端子，施加信号MOD1、MOD2，在使信号MOD1有效时变更寄存器146的值，改变VDC电路的电流驱动能力，另外，在使信号MOD2有效时变更寄存器96的值，改变基准电压VDCref。
如上所述，在实施例11中借助于设置模式端子，可以在复位时修正VDC电路的电流驱动能力或基准电压VDCref。另外，如果制成与复位无关地使模式端子有效的结构，在利用配置于半导体集成电路240的外部的硬件使模式端子有效后，可以立即修正VDC电路的电流驱动能力及基准电压VDCref。
实施例12
图18是示出实施例12的半导体集成电路250的结构的方框图。
参照图18，半导体集成电路250在1块半导体芯片上集成了VDC电路222；A/D转换器22；逻辑电路252；以及选择器52、72。各电路具有各自专用的输入、输出端子。VDC电路222包含基准电压发生电路98、差动放大器147、电压转换电路148以及寄存器96和146。
A/D转换器22包含存储A/D转换结果的寄存器32。
逻辑电路252包含CPU 228、SRAM 254、掩模ROM 256、第1寄存器84、第2寄存器86和第3寄存器88。
现对电源进行说明。VDC电路222经端子2接受电源电压VCC。A/D转换器22经端子12接受电源电压AVCC。包含CPU 228的逻辑电路252接受作为VDC电路222的输出的电压VDCout作为电源电压。即，各个电路块接受各自的电源电压进行工作。在这里，接地电压VSS，也就是地对各电路块是公用的。
VDC电路222包含基准电压发生电路98、差动放大器147、电压转换电路148以及寄存器96和146。VDC电路222从外部接受电源电压VCC，输出作为基准电压发生电路98的输出的基准电压VDCref和作为电压转换电路148的输出的电压VDCout。
A/D转换器22接受电源电压AVCC作为工作电源电压。然后，A/D转换器22经端子14接受A/D转换用的参照电压Avref。
选择器52根据从逻辑电路252施加的信号ADSEL0选择模拟信号AN0和电压VDCout中的某一个，施加至A/D转换器22的输入节点AN0’。选择器72根据信号ADSEL1选择基准电压VDCref和模拟信号AN1中的某一个，施加至A/D转换器22的输入节点AN1’。
逻辑电路252包含CPU 228、第1寄存器84、第2寄存器86、第3寄存器88、SRAM 254和掩模ROM 256。逻辑电路252经n个端子16～18与半导体集成电路250的外部输入、输出作为控制信号或数据的信号I/O1～I/On。另外，逻辑电路252经m个端子100～102交换寄存器的数据或由CPU 228进行读出/写入的数据作为数据D1～Dm。另外，逻辑电路252经端子230～232输出CPU 228所输出的地址值A1～Ak。
基准电压发生电路98生成成为VDC电路222的输出电压VDCout的基准的基准电压VDCref。差动放大器147接受电压VDCref和电压VDCout，并将其进行比较。
若电压VDCout低于电压VDCref，则差动放大器147以使电压VDCout升高的方式将控制信号传送至电压转换电路148。另一方面，若电压VDCout高于电压VDCref，则差动放大器147以不使电压VDCout升高的方式将控制信号传送至电压转换电路148。
电压转换电路148根据来自差动放大器147的控制信号，从电源电压VCC生成比它低的规定电压VDCout。
A/D转换器22能够根据来自逻辑电路252的信号进行工作设定。A/D转换器22对从输入节点AN0’、AN1’输入的模拟信号进行A/D转换，并将转换结果作为数字量保存在寄存器32内。
逻辑电路252输出用于对选择器52、72的输入进行选择的信号ADSEL0、ADSEL1。另外，逻辑电路252还可以对A/D转换器22内部的寄存器32的值进行读出。另外，逻辑电路252能够将从第1寄存器84所保持的电压VDCout的值中减去第2寄存器86所保持的基准电压VDCref的值的结果存储到第3寄存器88中。此工作可以借助于CPU 228所具有的减法功能来进行。
基准电压发生电路98和电压转换电路148的结构已用图7和图9进行了说明，故不重复其说明。
电压转换电路148包含多个驱动用晶体管，通常成为基准的个数的驱动用晶体管进行工作。工作的驱动用晶体管的个数可以借助于寄存器146的值来变更。电压转换电路148以如下方式工作：当寄存器146的值为负时，驱动用晶体管的个数增加，当该值为正时，驱动用晶体管的个数减少。另外，也可以在寄存器146中存储工作的电流驱动用晶体管的个数，以被寄存器146指定的个数的晶体管进行工作的方式来构成电压转换电路148。
另外，虽然在图18中寄存器146配置在VDC电路222的内部，但它也可以配置在逻辑电路252的内部或除此以外的区域。另外，在寄存器146中存储的值可以被包含CPU 228的逻辑电路252读出和写入。
基准电压发生电路98能够输出成为基准的输出电压，以及高于它的1个或多个电压和低于它的1个或多个电压。可以借助于寄存器96的值对这些电压进行选择。虽然在图18中寄存器96配置在VDC电路222的内部，但也可以配置在逻辑电路252的内部或除此以外的区域。
下面说明本发明的半导体集成电路250的工作。
CPU 228所执行的指令列和执行这些指令时使用的数据存储在配置于半导体集成电路250外部的EEPROM等存储器件(未图示)中。
在掩模ROM 256中配置了用于将上述存储器件内的指令列和数据加载到SRAM 254中，将CPU 228的工作移入该加载的程序中的程序(引导程序)。
在半导体集成电路250复位时，或者掩模ROM内的其他程序要求该引导程序启动时，该引导程序工作。下面对在复位时由该引导程序引导至SRAM 254内的程序的工作进行说明。
在实施例12中也进行与用图14、图15、图16说明过的工作相同的工作。即，开始处理，进行选择器的设定。选择器52选择电压转换电路148输出的电压VDCout。另外，选择器72选择基准电压发生电路98输出的电压VDCref。CPU 228控制信号ADSEL0、ADSEL1以进行这样的选择。
接着，A/D转换器22被设定为启动。于是，A/D转换器22首先对电压VDCout进行A/D转换，将其结果存储到寄存器32中。该转换结果由CPU 228从寄存器32中读出，被存储至第1寄存器84中。另外，电压VDCref由A/D转换器进行A/D转换，被存储至寄存器32中。电压VDCref的转换结果由CPU 228读出，被存储至第2寄存器86中。
接着，进行运算处理。即，CPU将第1寄存器84和第2寄存器86的值作为输入，将它们的差值(第1寄存器的值-第2寄存器的值)存储到第3寄存器88中。
接着，借助于CPU 228所执行的转送指令，第1寄存器至第3寄存器的内容作为数据D1～Dm经端子100～102向该半导体集成电路250的外部输出。
下面说明在包含CPU的逻辑电路252消耗的电流增大，电压VDCout降低时的电压修正。当电压VDCout降低时，存储经过了A/D转换的电压VDCout与电压VDCref之差的第3寄存器88的内容为负值。
读出第3寄存器88的值，接着，对第3寄存器的值进行正负判定。
当第3寄存器的值为负时，CPU 228将第3寄存器88的值传送至电流驱动能力控制用寄存器。据此，电压转换电路148内部的驱动用晶体管的个数增加，因而电压转换电路148起到抑制电压降低的作用。
另一方面，当判定第3寄存器的值为正时，CPU 228不将第3寄存器88的值传送至寄存器，处理结束。
另外，也可以将借助于引导从EEPROM等存储器件(未图示)中配置到SRAM内的目标电压值(最高值、最低值)与电压进行比较来判断电压VDCref和电压VDCout是否合适，将判断结果作为数据D1～Dn经数据总线从端子100～102输出，也可以将其作为信号I/O1～I/On经输入、输出端子16～18通知半导体集成电路250的外部。
另外，在CPU 228对电压VDCout进行修正时，CPU 228读出第3寄存器88的值。CPU 228判断第3寄存器88的值是否超过目标上限值。另外，CPU 228判断第3寄存器的值是否小于目标下限值。这样，借助于CPU 228的工作读出第1寄存器84、第2寄存器86和第3寄存器88保持的值，将其与借助于引导从EEPROM等存储器件(未图示)中配置到SRAM内的目标值进行比较。然后，可以根据该比较结果对寄存器96写入修正值，修正电压VDCref。关于修正的结果，通过观测将电压VDCout进行了A/D转换的值可以确认修正是否成功。
例如，当为了提高包含CPU的逻辑电路的最高工作速度需要提高工作电压时，可以提高基准电压，另一方面，在减小包含CPU的逻辑电路的消耗电流时，可以降低基准电压。
在实施例12中，利用被掩模ROM 256上的引导程序加载到SRAM 254中的程序，可以修正VDC电路222的电流驱动能力和基准电压VDCref。在实施例12中，由于在集成电路上未配置闪速存储器，所以与安装闪速存储器的情形相比，可以减少半导体集成电路的晶片处理的工序数。因此，可以降低半导体集成电路的制造成本。
实施例13
图19是示出实施例13的半导体集成电路260的结构的方框图。
参照图19，半导体集成电路260在1块半导体芯片上集成了VDC电路262；A/D转换器22；逻辑电路264；以及选择器52、72。各电路具有各自专用的输入、输出端子。
VDC电路262包含基准电压发生电路26、差动放大器28、电压转换电路268和寄存器266。A/D转换器22包含存储A/D转换结果的寄存器32。
逻辑电路264包含第1寄存器84、第2寄存器86、第3寄存器88和运算器89。
关于电源，电源电压VCC经端子2供给VDC电路262，电源电压AVCC经端子12供给A/D转换器22。另外，作为VDC电路262的输出的电压VDCout被供给逻辑电路264。即，VDC电路262、A/D转换器22和逻辑电路264接受各自的电源电压进行工作。这里，接地电压VSS，也就是地为3个电路所公用。
VDC电路262接受电源电压VCC，在内部产生基准电压VDCref作为其输出，将电压VDCout输出。A/D转换器22参照A/D转换用的参照电压Avref对输入至输入节点AN0’、AN1’的2个模拟输入信号进行A/D转换，并将其结果存储在寄存器32中。
选择器52是2个输入的选择器，输出端与A/D转换器的输入节点AN0’连接。选择器72也是2个输入的选择器，其输出端与A/D转换器22的输入节点AN1’连接。
经端子54施加的模拟信号AN0被施加至选择器52的一个输入端，作为电压转换电路268的输出的电压VDCout被施加至其另一个输入端。另外，经端子10施加的模拟信号AN1被施加至选择器72的一个输入端，作为基准电压发生电路98的输出的基准电压VDCref被施加至选择器72的另一个输入端。
逻辑电路264经n个端子16～18交换作为控制信号或数据的信号I/O1～I/On。另外，逻辑电路2 64经端子100～102输入、输出内置的寄存器的数据作为数据D1～Dm。
VDC电路262包含基准电压发生电路98、差动放大器28和电压转换电路268。基准电压发生电路98生成成为VDC电路262的输出即电压VDCout的基准的基准电压VDCref。差动放大器28接受电压VDCref和电压VDCout作为其输入。若电压VDCout低于电压VDCref，则差动放大器28以使电压VDCout升高的方式将控制信号输出至电压转换电路268。
另一方面，若电压VDCout高于电压VDCref，则差动放大器28以不使电压VDCout升高的方式将控制信号输出至电压转换电路268。电压转换电路268接受来自差动放大器28的控制信号，从电源电压VCC生成比它低的规定电压VDCout。
A/D转换器22能够根据来自逻辑电路264的信号进行工作设定。A/D转换器22对从输入节点AN0’、AN1’输入的模拟信号进行A/D转换。A/D转换器22将转换结果作为数字量保存在寄存器32内。
逻辑电路264输出用于对选择器52、72的输入进行选择的信号ADSEL0、ADSEL1。另外，逻辑电路264还可以对A/D转换器22内的寄存器32的值进行读出。
逻辑电路264包含第1寄存器84、第2寄存器86、第3寄存器88和运算器89。逻辑电路264借助于运算器89能够将从第1寄存器84的值中减去第2寄存器86的值的结果存储到第3寄存器88中。
配置在VDC电路262中的寄存器266是存储用于改变VDC电路的工作模式的控制值的寄存器。利用设定在寄存器266中的值，可以选择VDC通常工作模式、VDC直通模式和VDC停止模式这3种模式中的1种。在VDC通常工作模式下VDC电路262进行上述的通常工作。在VDC直通的模式下基准电压发生电路26和差动放大器28停止工作，电压转换电路268不进行电压转换，基本上将输入的电源电压VCC作为电压VDCout直接输出。在VDC停止模式下VDC电路262停止工作，电压VDCout被非激活。另外，虽然在图19中寄存器266配置在VDC电路262的内部，但也可以配置在逻辑电路264内部。
图20是示出图19中的电压转换电路268的结构的电路图。
参照图20，电压转换电路268包含：连接在电源节点与对电压VDCout进行输出的节点之间的P沟道MOS晶体管282；接受信号MVDCoff、MVDCthrough的NOR电路274；接受NOR电路274的输出、并将其反转的倒相器272；以及根据NOR电路274的输出和倒相器272的输出将差动放大器28的输出端连接至P沟道MOS晶体管282的栅极的传输门270。还有，信号MVDCoff是在VDC停止模式时被激活的信号。另外，MVDCthrough是在VDC直通模式时被激活的信号。根据从图19的逻辑电路264输出的模式设定信号MVDC，将设定写入寄存器266，根据该设定，信号MVDCoff、MVDCthrough被激活/非激活。
电压转换电路268还包含：接受信号MVDCoff、并将其反转的倒相器276；连接在电源节点与P沟道MOS晶体管282的栅极之间、其栅极接受倒相器276的输出的P沟道MOS晶体管278；以及连接在P沟道MOS晶体管282的栅极与接地节点之间、其栅极接受信号MVDCthrough的N沟道MOS晶体管280。
当信号MVDCoff被激活时，传输门270成为非导通状态，差动放大器28的输出端与P沟道MOS晶体管282的栅极分离。然后，借助于P沟道MOS晶体管278导通，P沟道MOS晶体管282的栅极与电源电压VCC耦合。其结果是P沟道MOS晶体管282成为非导通状态，电压VDCout被非激活。
另一方面，当信号MVDCthrough被激活时，传输门270成为非导通状态，使P沟道MOS晶体管282的栅极与差动放大器28的输出端分离。然后，借助于N沟道MOS晶体管280导通，P沟道MOS晶体管282也成为导通状态，其结果是电源电压VCC基本上原封不动地作为电压VDCout被输出。
下面再次参照图19说明半导体集成电路260的整体工作。
首先，从逻辑电路264输出信号MVDC，根据该信号，值被写入寄存器266内。写入工作是以如下方式进行的：经端子16～18从半导体集成电路260的外部输入信号I/O1～I/On中的一部分作为写入指令信号，经端子100～102输入数据D1～Dm作为写入数据。
首先在VDC通常工作模式时VDC电路262进行在实施例5等中说明过的工作。
其次，当设定为VDC直通模式时，VDC电路262输出大致与电源电压VCC相等(略微低些)的电压作为电压VDCout。
从逻辑电路264输出用于对A/D转换器22的输入进行选择的选择信号ADSEL0，据此，选择器52对A/D转换器22的输入节点AN0’施加电压VDCout。电压VDCout被A/D转换器进行A/D转换，其结果被存储到寄存器32中。寄存器32的值被逻辑电路264读出，与电压VDCout对应的数字值被存储到第1存储器84中。
逻辑电路264内部的第1寄存器84的内容可以从半导体集成电路260的外部经端子100～102读出。
当设定为VDC停止模式时，电压转换电路268不驱动电压VDCout。因此，逻辑电路264不能工作。这时，输入复位(未图示)，或者将电源电压VCC关闭一次后再次接通。
按照实施例13，借助于对VDC电路262设置VDC直通模式，可以从半导体集成电路的外部以数字信号得知对半导体集成电路输入的电源电压VCC是否是期待值。
另外，当在电源电压VCC降低的场合等，在VDC通常工作模式下不能得到逻辑电路264可工作的电压VDCout时，能够移至VDC直通模式，因此，可以得到能够自由应对电源电压VCC的变动的半导体集成电路。
实施例14
图21是示出实施例14的半导体集成电路290的结构的方框图。
参照图21，半导体集成电路290包含VDC电路262；A/D转换器22；逻辑电路292；以及选择器52、72，它们集成在1块半导体芯片上。各电路具有各自专用的输入、输出端子。
VDC电路262包含基准电压发生电路26、差动放大器28、电压转换电路268以及寄存器266。A/D转换器22包含存储A/D转换结果的寄存器32。逻辑电路292包含第1寄存器84、第2寄存器86、第3寄存器88和运算器89。逻辑电路292还包含第4寄存器294、第5寄存器296和NG标记寄存器298。
关于电源，电源电压VCC经端子2被供给VDC电路262，电源电压AVCC经端子12被供给A/D转换器22。另外，作为VDC电路262的输出的电压VDCout被供给逻辑电路292。即，VDC电路262、A/D转换器22和逻辑电路292接受各自的电源电压进行工作。这里，接地电压VSS，也就是地为3个电路所公用。
VDC电路262接受电源电压VCC在内部产生基准电压VDCref作为其输出，将电压VDCout输出。A/D转换器22参照A/D转换用的参照电压Avref对输入至输入节点AN0’、AN1’的2个模拟输入信号进行A/D转换，并将其结果存储到寄存器32中。
选择器52是2个输入的选择器，输出端与A/D转换器的输入节点AN0’连接。选择器72也是2个输入的选择器，其输出端与A/D转换器22的输入节点AN1’连接。
经端子54施加的模拟信号AN0被施加至选择器52的一个输入端，作为电压转换电路268的输出的电压VDCout被施加至其另一个输入端。另外，经端子10施加的模拟信号AN1被施加至选择器72的一个输入端，作为基准电压发生电路98的输出的基准电压VDCref被施加至选择器72的另一个输入端。
逻辑电路292经n个端子16～18交换信号I/O1～I/On作为控制信号或数据。另外，逻辑电路292经端子100～102输入、输出内置的寄存器的数据作为数据D1～Dm。
基准电压发生电路98生成成为VDC电路262的输出即电压VDCout的基准的基准电压VDCref。差动放大器28接受电压VDCref和电压VDCout作为其输入。若电压VDCout低于电压VDCref，则差动放大器28以使电压VDCout升高的方式将控制信号输出至电压转换电路268。
另一方面，若电压VDCout高于电压VDCref，则差动放大器28以不使电压VDCout升高的方式将控制信号输出至电压转换电路268。电压转换电路268接受来自差动放大器28的控制信号，从电源电压VCC生成比它低的规定电压VDCout。
A/D转换器22能够根据来自逻辑电路292的信号进行工作设定。A/D转换器22对从输入节点AN0’、AN1’输入的模拟信号进行A/D转换。A/D转换器22将转换结果作为数字量保存在寄存器32内。
逻辑电路292输出用于对选择器52、72的输入进行选择的信号ADSEL0、ADSEL1。另外，逻辑电路292还可以对A/D转换器22内的寄存器32的值进行读出。另外，逻辑电路292借助于运算器89能够将从第1寄存器84的值中减去第2寄存器86的值的结果存储到第3寄存器88中。
配置在VDC电路262中的寄存器266是存储用于改变VDC电路的工作模式的控制值的寄存器。利用设定在寄存器266中的值，可以选择VDC通常工作模式、VDC直通模式和VDC停止模式这3种模式中的1种。在VDC通常工作模式下，VDC电路262进行上述的通常工作。在VDC直通的模式下，基准电压发生电路26和差动放大器28停止工作，电压转换电路268不进行电压转换，基本上将所输入的电源电压VCC作为电压VDCout直接输出。在VDC停止模式下，VDC电路262停止工作，电压VDCout被非激活。
逻辑电路292除包含第1～第3寄存器外还包含第4寄存器294和第5寄存器296，这一点是实施例14的特征之一。电源电压VCC的上限值被存储在第4寄存器294中，电源电压VCC的下限值被存储在第5寄存器296中。另外，若第1寄存器84中存储的值不在由第4寄存器294和第5寄存器296指定的两个值之间的范围内，则逻辑电路292使在NG标记寄存器298中存储的标记有效。
下面说明半导体集成电路290的整体工作。
首先，从逻辑电路292输出信号MVDC，根据该信号，值被写入寄存器266内。写入工作是以如下方式进行的：经端子16～18从半导体集成电路290的外部输入信号I/O1～I/On中的一部分作为写入指令信号，经端子100～102输入数据D1～Dm作为写入数据。
首先在VDC通常工作模式时VDC电路262进行在实施例5等中说明过的工作。
其次，当设定为VDC直通模式时，VDC电路262输出大致与电源电压VCC相等(略微低些)的电压作为电压VDCout。
从逻辑电路292输出用于对A/D转换器22的输入进行选择的选择信号ADSEL0，据此，选择器52对A/D转换器22的输入节点AN0’施加电压VDCout。电压VDCout被A/D转换器进行A/D转换，其结果被存储到寄存器32中。寄存器32的值被逻辑电路292读出，与电压VDCout对应的数字值被存储到第1存储器84中。
逻辑电路292内部的第1寄存器84的内容可以从半导体集成电路290的外部经端子100～102读出。
借助于逻辑电路292的控制，将第1寄存器84的值与第4寄存器294的值和第5寄存器296的值进行比较。若第1寄存器84的值不在第4寄存器294和第5寄存器296示出的两个值之间的范围内，则逻辑电路292使NG标记有效。
第4寄存器294、第5寄存器296的值可以从半导体集成电路290的外部读出和写入。另外，NG标记寄存器298的值可以从半导体集成电路290的外部读出或清除。
在实施例14中，在VDC直通模式时输出与电源电压VCC对应的电压VDCout。可以借助于对标记进行读出来确认该电压VDCout是否在预先规定的电压范围内。据此，可以进行电源电压VCC的监视。
实施例15
图22是示出实施例15的半导体集成电路300的结构的方框图。
参照图22，半导体集成电路300包含VDC电路302；A/D转换器22；逻辑电路304；闪速存储器224；以及选择器52和72，它们集成在1块半导体芯片上。
VDC电路302包含基准电压发生电路98；差动放大器147；电压转换电路306；以及寄存器96、146和266。
A/D转换器22包含存储A/D转换结果的寄存器32。
逻辑电路304包含CPU 308、第1寄存器84、第2寄存器86、第3寄存器88、第4寄存器294、第5寄存器296和NG标记寄存器298。
电源电压VCC被供给VDC电路302，电源电压AVCC被供给A/D转换器。作为VDC电路302的输出的电压VDCout作为工作电源电压被供给逻辑电路304。另外，对闪速存储器224从外部供给电源电压FVCC。即，各电路块接受各自的工作电源电压进行工作。另外，在这里，接地电压VSS，也就是地对各电路块是公用的。
VDC电路302包含基准电压发生电路98；差动放大器147；电压转换电路306；以及寄存器96、146和266。VDC电路302从外部接受电源电压VCC，输出作为基准电压发生电路98的输出的基准电压VDCref和作为电压转换电路306的输出的电压VDCout。
A/D转换器22接受电源电压AVCC作为工作电源电压。然后，A/D转换器22经端子14接受A/D转换用的参照电压Avref。
选择器52根据从逻辑电路304施加的信号ADSEL0选择模拟信号AN0和电压VDCout中的某一个，施加至A/D转换器22的输入节点AN0’。选择器72根据信号ADSEL1选择基准电压VDCref和模拟信号AN1中的某一个，施加至A/D转换器22的输入节点AN1’。
逻辑电路304经n个端子16～18与半导体集成电路300的外部输入、输出作为控制信号或数据的信号I/O1～I/On。另外，逻辑电路304经m个端子100～102交换寄存器的数据或由CPU 308进行读出/写入的数据作为数据D1～Dm。另外，逻辑电路304经端子230～232输出CPU 308所输出的地址值A1～Ak。
基准电压发生电路98生成成为VDC电路302的输出电压VDCout的基准的基准电压VDCref。差动放大器147接受电压VDCref和电压VDCout，并将其进行比较。
若电压VDCout低于电压VDCref，则差动放大器147以使电压VDCout升高的方式将控制信号传送至电压转换电路306。另一方面，若电压VDCout高于电压VDCref，则差动放大器147以不使电压VDCout升高的方式将控制信号传送至电压转换电路306。
电压转换电路306根据来自差动放大器147的控制信号，从电源电压VCC生成比它低的规定电压VDCout。
A/D转换器22能够根据来自逻辑电路304的信号进行工作设定。A/D转换器22对从输入节点AN0’、AN1’输入的模拟信号进行A/D转换，将转换结果作为数字量保存在寄存器32内。
逻辑电路304输出用于对选择器52、72的输入进行选择的信号ADSEL0、ADSEL1。另外，逻辑电路304还可以对A/D转换器22内部的寄存器32的值进行读出。另外，逻辑电路304能够将从第1寄存器84所保持的电压VDCout的值中减去第2寄存器86所保持的基准电压VDCref的值的结果存储到第3寄存器88中。此工作可以借助于CPU 308所具有的减法功能来进行。
基准电压发生电路98的结构已用图7进行了说明，故不重复其说明。
图23是示出图22中的电压转换电路3D6的结构的电路图。
参照图23，电压转换电路306包含译码和门选择电路162、输入切换电路164、输入固定电路320以及驱动电路166。译码和门选择电路162、输入切换电路164和驱动电路166与用图9说明过的相同，故不重复其说明。
输入固定电路320包含：接受从寄存器266输出的信号MVDCoff、并将其反转的倒相器322；连接在电源节点与P沟道MOS晶体管197的栅极之间、其栅极接受倒相器322的输出的P沟道MOS晶体管324；连接在电源节点与P沟道MOS晶体管198的栅极之间、其栅极接受倒相器322的输出的P沟道MOS晶体管326；以及连接在电源节点与P沟道MOS晶体管199的栅极之间、其栅极接受倒相器322的输出的P沟道MOS晶体管328。
输入固定电路320还包含：连接在P沟道MOS晶体管197的栅极与接地节点之间、其栅极接受信号MVDCthrough的N沟道MOS晶体管330；连接在P沟道MOS晶体管198的栅极与接地节点之间、其栅极接受信号MVDCthrough的N沟道MOS晶体管332；以及连接在P沟道MOS晶体管199的栅极与接地节点之间、其栅极接受信号MVDCthrough的N沟道MOS晶体管334。
通过变更设定在寄存器96中的值可以改变基准电压VDCref，从而能够调整电压VDCout。另外，通过变更寄存器146的设定可以改变驱动用晶体管197～199的使用个数，据此，可以调整相应于负载电流的跟随速度。
另外，通过设定在寄存器266的值，可以在VDC停止模式下将信号MVDCoff激活至H电平，将P沟道MOS晶体管197～199全部设定为非导通状态，将电压VDCout非激活。
另外，通过设定在寄存器266的值，当被设定为VDC直通模式时可以将信号MVDCthrough激活至H电平，使P沟道MOS晶体管197～199全部处于导通状态，电源电压VCC作为电压VDCout直接被输出。
再次参照图22，电压转换电路306包含多个驱动用晶体管，通常成为基准的个数的驱动用晶体管进行工作。工作的驱动晶体管的个数可以借助于寄存器146的值来改变。电压转换电路306以如下方式工作：当寄存器146的值为负时，驱动用晶体管的个数增加，当该值为正时，驱动用晶体管的个数减少。另外，寄存器146也可以存储工作的电流驱动用晶体管的个数，以被寄存器146指定的个数的晶体管进行工作的方式来构成电压转换电路306。
另外，虽然在图22中寄存器146配置在VDC电路302的内部，但它也可以配置在逻辑电路304的内部或除此以外的区域。另外，在寄存器146中存储的值可以被包含CPU 308的逻辑电路304读出和写入。
基准电压发生电路98能够输出成为基准的输出电压，以及高于它的1个或多个电压和低于它的1个或多个电压。可以利用寄存器96的值对这些电压进行选择。虽然在图22中寄存器96配置在VDC电路302的内部，但也可以配置在逻辑电路304的内部或除此以外的区域。
配置在VDC电路302中的寄存器266是存储用于改变VDC电路的工作模式的控制值的寄存器。利用设定在寄存器266中的值，可以选择VDC通常工作模式、VDC直通模式和VDC停止模式这3种模式中的1种。在VDC通常工作模式下，VDC电路302进行上述的通常工作。在VDC直通的模式下，基准电压发生电路26和差动放大器147停止工作，电压转换电路306不进行电压转换，基本上将所输入的电源电压VCC作为电压VDCout直接输出。在VDC停止模式下，VDC电路302停止工作，电压VDCout被非激活。另外，虽然在图22中寄存器266配置在VDC电路302的内部，但也可以配置在逻辑电路304内部。
逻辑电路304除包含第1～第3寄存器外还包含第4寄存器294和第5寄存器296，这一点是实施例15的特征之一。电源电压VCC的上限值存储在第4寄存器294中，电源电压VCC的下限值存储在第5寄存器296中。另外，若第1寄存器84中存储的值不在由第4寄存器294和第5寄存器296指定的两个值之间的范围内，则逻辑电路304使在NG标记寄存器298中存储的标记有效。
下面说明半导体集成电路300的整体工作。
在闪速存储器224中配置了CPU 308所执行的指令列和执行这些指令时使用的数据。用于进行实施例15的工作的CPU用的指令列(程序)和在这些指令中使用的参数(数据)也存储在闪速存储器224中。在半导体集成电路300的电源接通时、复位时，或者用户要求从本程序以外的程序启动本程序时，可以执行在闪速存储器224内存储的程序。
通过借助于以如此方式启动的程序来进行工作的CPU 308的控制，将值写入控制工作模式的寄存器266中。
首先，在VDC通常工作模式时，VDC电路302进行在实施例5等中说明过的工作。
其次，当设定为VDC直通模式时，VDC电路302输出大致与电源电压VCC相等(略微低些)的电压作为电压VDCout。
从逻辑电路304输出用于对A/D转换器22的输入进行选择的选择信号ADSEL0，据此，选择器52对A/D转换器22的输入节点AN0’施加电压VDCout。电压VDCout被A/D转换器进行A/D转换，其结果被存储到寄存器32中。寄存器32的值被逻辑电路304读出，与电压VDCout对应的数字值被存储到第1存储器84中。
逻辑电路304内部的第1寄存器84的内容可以从半导体集成电路300的外部经端子100～102读出。
当设定为VDC停止模式时，电压转换电路306不驱动电压VDCout。因此，逻辑电路304不能工作。这时，输入复位(未图示)，或者将电源电压VCC关闭一次后再次接通。
当在VDC直通模式下工作时，将第1寄存器84的内容与第4寄存器294的值和第5寄存器296的值进行比较。若第1寄存器84的值不是第4寄存器294的值与第5寄存器296的值之间的值时，NG标记成为有效。各寄存器的值或NG标记的内容可以通过输入、输出端子16～18，或数据总线所连接的端子100～102输出至半导体集成电路300的外部。
如以上所述，在实施例15中，可以对VDC电路302设置VDC直通模式，将电源电压VCC作为数字值从外部进行观测。与此同时，通过安装借助于在闪速存储器中存储的程序进行工作的CPU，可以容易地对电源电压VCC进行管理。即，通过改变闪速存储器内的参数，可以根据系统改变电源电压VCC的上限值、下限值。
另外，在电源电压VCC降低，不能得到在通常模式下使VDC电路302工作所需的电压VDCout时，可以切换成VDC直通模式，提高对逻辑电路304的供给电压，将必要的信息退至闪速存储器中。
实施例16
图24是示出实施例16的半导体集成电路350的结构的方框图。
参照图24，半导体集成电路350包含：VDC电路302；A/D转换器22；逻辑电路352；以及选择器52和72，这些电路集成在1块半导体芯片上。各电路具有各自专用的输入、输出端子。
现对电源进行说明。VDC电路302经端子2接受电源电压VCC。A/D转换器22经端子12接受电源电压AVCC。包含CPU 356的逻辑电路352接受作为VDC电路302的输出的电压VDCout作为电源电压。即，各个电路块接受各自的电源电压进行工作。这里，接地电压VSS，也就是地对各电路块是公用的。
VDC电路302包含：基准电压发生电路98；差动放大器147；电压转换电路306以及寄存器96、146和266。VDC电路302从外部接受电源电压VCC，输出作为基准电压发生电路98的输出的基准电压VDCref和作为电压转换电路306的输出的电压VDCout。
A/D转换器22接受电源电压AVCC作为工作电源电压。然后，A/D转换器22经端子14接受A/D转换用的参照电压Avref。
选择器52根据从逻辑电路352施加的信号ADSEL0选择模拟信号AN0和电压VDCout中的某一个，施加至A/D转换器22的输入节点AN0’。选择器72根据信号ADSEL1选择基准电压VDCref和模拟信号AN1中的某一个，施加至A/D转换器22的输入节点AN1’。
逻辑电路352包含CPU356、第1寄存器84、第2寄存器86、第3寄存器88、SRAM 254和掩模ROM 354。逻辑电路352经n个端子16～18与半导体集成电路350的外部输入、输出作为控制信号或数据的信号I/O1～I/On。另外，逻辑电路352经m个端子100～102交换寄存器的数据或由CPU 356进行读出/写入的数据作为数据D1～Dm。另外，逻辑电路352经端子230～232输出CPU 356所输出的地址值A1～Ak。
基准电压发生电路98生成成为VDC电路302的输出电压VDCout的基准的基准电压VDCref。差动放大器147接受电压VDCref和电压VDCout，并将其进行比较。
若电压VDCout低于电压VDCref，则差动放大器147以使电压VDCout升高的方式将控制信号传送至电压转换电路306。另一方面，若电压VDCout高于电压VDCref，则差动放大器147以不使电压VDCout升高的方式将控制信号传送至电压转换电路306。
电压转换电路306根据来自差动放大器147的控制信号，从电源电压VCC生成比它低的规定电压VDCout。
A/D转换器22能够根据来自逻辑电路352的信号进行工作设定。A/D转换器22对从输入节点AN0’、AN1’输入的模拟信号进行A/D转换，将转换结果作为数字量保存在寄存器32内。
逻辑电路352输出用于对选择器52、72的输入进行选择的信号ADSEL0、ADSEL1。另外，逻辑电路352还可以对A/D转换器22内部的寄存器32的值进行读出。另外，逻辑电路352能够将从第1寄存器84所保持的电压VDCout的值中减去第2寄存器86所保持的基准电压VDCref的值的结果存储到第3寄存器88中。此工作可以借助于CPU 356所具有的减法功能来进行。
基准电压发生电路98和电压转换电路306的结构已用图7和图23进行了说明，故不重复其说明。
电压转换电路306包含多个驱动用晶体管，通常成为基准的个数的驱动用晶体管进行工作。工作的驱动用晶体管的个数可以借助于寄存器146的值来改变。电压转换电路306以如下方式工作：当寄存器146的值为负时，驱动用晶体管的个数增加，当该值为正时，驱动用晶体管的个数减少。另外，寄存器146也可以存储工作的电流驱动用晶体管的个数，以被寄存器146指定的个数的晶体管进行工作的方式来构成电压转换电路306。
另外，虽然在图24中寄存器146配置在VDC电路302的内部，但它也可以配置在逻辑电路352的内部或除此以外的区域。另外，在寄存器146中存储的值可以被包含CPU 356的逻辑电路352读出和写入。
配置在VDC电路302中的寄存器266是存储用于改变VDC电路的工作模式的控制值的寄存器。利用设定在寄存器266中的值，可以选择VDC通常工作模式、VDC直通模式和VDC停止模式这3种模式中的1种。
在VDC通常工作模式下，VDC电路302进行上述的通常工作。在VDC直通的模式下，基准电压发生电路26和差动放大器147停止工作，电压转换电路306不进行电压转换，基本上将所输入的电源电压VCC作为电压VDCout直接输出。在VDC停止模式下，VDC电路302停止工作，电压VDCout被非激活。另外，虽然在图24中寄存器266配置在VDC电路302的内部，但也可以配置在逻辑电路352的内部。
逻辑电路352除包含第1～第3寄存器外还包含第4寄存器294和第5寄存器296，这一点是实施例16的特征之一。电源电压VCC的上限值存储在第4寄存器294中，电源电压VCC的下限值存储在第5寄存器296中。另外，若第1寄存器84中存储的值不在由第4寄存器294和第5寄存器296指定的两个值之间的范围内，则逻辑电路352使在NG标记寄存器298中存储的标记有效。
下面说明半导体集成电路350的整体工作。
CPU 356执行的指令列和执行这些指令时使用的数据存储在配置于半导体集成电路350外部的EEPROM等存储器件(未图示)中。
在掩模ROM 354中配置了用于将上述存储器件内的指令列和数据加载到SRAM 254中，将CPU 356的工作移入该加载的程序中的程序(引导程序)。
在半导体集成电路350复位时，或者掩模ROM内的其他程序要求该引导程序启动时该引导程序工作。下面对在复位时由该引导程序引导至SRAM 254内的程序的工作进行说明。
通过借助于以如此方式启动的程序来进行工作的CPU 356的控制，将用于设定模式的信息写入寄存器266中。
首先，在VDC通常工作模式时VDC电路302进行在实施例5等中说明过的工作。
其次，当设定为VDC直通模式时，VDC电路302输出大致与电源电压VCC相等(略微低些)的电压作为电压VDCout。
从逻辑电路352输出用于对A/D转换器22的输入进行选择的选择信号ADSEL0，据此，选择器52对A/D转换器22的输入节点AN0’施加电压VDCout。电压VDCout被A/D转换器进行A/D转换，其结果被存储到寄存器32中。寄存器32的值被逻辑电路352读出，与电压VDCout对应的数字值被存储到第1存储器84中。
逻辑电路352内部的第1寄存器84的内容可以从半导体集成电路350的外部经端子100～102读出。
当设定为VDC停止模式时，电压转换电路306不驱动电压VDCout。因此，逻辑电路352不能工作。这时，输入复位(未图示)，或者将电源电压VCC关闭一次后再次接通。
当在VDC直通模式下工作时，将第1寄存器84的内容与第4寄存器294的值和第5寄存器296的值进行比较。若第1寄存器84的值不是第4寄存器294的值与第5寄存器296的值之间的值时，NG标记成为有效。各寄存器的值或NG标记的内容可以通过输入、输出端子16～18，或数据总线所连接的端子100～102输出至半导体集成电路350的外部。
如上所述，在实施例16中，对VDC电路302设置了VDC直通模式。据此，可以将输入VDC电路的电源电压VCC作为数字值进行观测。与此同时，在掩模ROM 354上配置了引导程序，将规定的程序加载到SRAM 254中。通过安装借助于该加载的程序进行工作的CPU 356，可以容易地对电源电压VCC进行管理。即，能够检测电源电压VCC降低等异常，另外，通过变更在半导体集成电路350的外部配置的EEPROM内的参数，可以根据系统改变电源电压VCC的上限值和下限值。
另外，在实施例16中，由于借助于掩模ROM 354上的引导程序将程序从配置在外部的EEPROM等中加载到内置的SRAM 254中被CPU356执行，所以与安装闪速存储器的情形相比，可以减少晶片处理的工序数。因此，可以降低半导体集成电路的制造成本。
虽然详细地说明并示出了本发明，但这些只是例示性的，而不是限制性的，发明的精神和范围仅被所附的权利要求范围限定。意欲包含与权利要求同等意义和范围内的一切变更。