在扩展频带上具有高选择性、低插入损耗 和改进的无带阻的窄带调谐的谐振器滤波器拓扑 发明背景1.技术领域
本发明涉及适用于高频(HF)、甚高频(VHF)、超高频(UHF)和微波段上的有利应用的窄带调谐的谐振器滤波器拓扑，更具体地说，涉及能够在感兴趣的频率范围上保持一适合于增加的选择性的高负载Q、以改进地无带阻最小化插入损耗(insertion loss)的最佳耦合，以及用高度重复精度制造相对简单和便宜的那种拓扑。
背景技术
宽带多载波信号的处理出现一种特别严格和苛刻的关于诸如滤波器之类的信号处理电路的前后关系。例如具有相当于大约5-6MHz带宽的基带电视信号一般与RF(射频)载波信号混合(调制)，从而将其放在50至100MHz或更大的范围中的RF频道上，以实现频分多路复用(FDM)。诸如微波通信这样的其它应用会需要1-2GHz和之外(beyond)的操作范围。需要同时处理包含多个频道的宽带信号的应用，诸如电视广播的传输和接收(通过空中或者经由光纤/同轴电缆)，会出现需要滤波器只通过总带宽的一小部分(即落入窄通带内的那些频率，一般是感兴趣的一个频道)的情况，同时抑制总带宽上剩余的频率(即落入阻带内的那些频率)。这一般使用窄带通滤波器实现。根据用于具体实施的系统设计，这些滤波器可能需要工作在与感兴趣的RF频道相同的RF频率上，或者在RF频道可能已经上升或下降地转换成的、对宽频灵活系统(agile system)是典型的某种其它频率(中频或IF)处。
在处理的各个点可能会注入或产生噪声和图像信号、以及各种各样令人讨厌的寄生信号，因此时常根据应用的灵敏度，调用带通滤波器来抑制(衰减)带外信号为明显的低电平。例如，甚至被衰减达60dB的信号仍然可以在所收到的视频传输中看见。因此，充分衰减出现的任何不是在所希望的载波上调制的基带信号是很重要的。这时常需要带通滤波器具有非常高的选择性(即，理想情况下，只通过包含感兴趣的基带信号的总带宽的一小部分)，在通带中具有极少或没有任何能量损失(即，低插入损耗)，并且对阻带中的其它频率保持必要的衰减幅度。而且因为在宽带应用中由基带信号所占据的总带宽的小部分相对来说是如此的小(大约为1-2％)，所以这样的滤波器必须以高精度产生必要的频率响应，并且必须在随后的时间中保持该响应(即该响应不应该漂移)。此外，它们对于来自外部信号源以及他们自己的各元件之间的耦合的RF噪声必须是相对来说不受影响的。最后，总是希望该滤波器价廉并且容易以高重复精度制造。
有几种实现带通滤波器的已知技术。如前面所述，滤波器的Q值指示其选择性；滤波器的选择性由滤波器的响应从通带转变成阻带有多快来限定。滤波器的Q值越高，则从通带频率到阻带频率的频率响应跌落越陡。因为滤波器的输入和输出负载影响其Q值，更有用和实用的度量是其“线路中”或负载的Q(即，QL)。滤波器的QL大约等于其频率响应的小部分带宽(fractionalbandwidth)的倒数，这一般在响应曲线上低于该响应的峰值3dB的那些点(即，该响应的半功率点)之间进行测量。因此，通过1％小部分带宽的滤波器的QL大约为100。用于宽带信号处理应用的窄带通滤波器时常需要高QL值，而同时又要体现出低插入(insertion)损耗(即，不应该显著地衰减通带中的信号幅度)，并且在阻带中信号衰减应该满应用要求。
用于实现带通滤波器的一种已知技术牵涉到使用集总的(lumped)LC元件、以便基于低通到带通的变换技术生成典型的滤波器。可以合成几种不同的拓扑来生成所希望的带通滤波器响应。对于处理VHF和UHF频带中的宽带信号目的来说，这种滤波器的缺点很多，最严重的是集总的元件(特别地，线圈电感)在远高于100MHz的频率处极易受寄生效应的影响。而且几级电路元件必须串联在一起，以获得高QL值所需要的传递函数的复杂性。因此，这样的滤波器占据了有价值的间隔，使得制造成本相对高。
实现滤波器的另一种已知技术采用螺旋形谐振器。采用螺旋形谐振器的滤波器被磁和/或电容地耦合，并且能够生产很多宽带信号处理应用所需的高QL和低插入损耗的响应。但是它们不适合于远远低于150MHz的频率，原因是超大电感值会需要低于那种频率的谐振器。这种电感器不实用或不可能构造出来。而且即使在较高的频率下，它们也有相当大的机械结构(它们需要保护正确的操作并降低易受RF噪声影响的性质)，这一点使得制造它们相对来说较贵(即使是大批量)。它们很易受环境振动和漂动的影响，并且在制造处理中它们一般需要调整值以确保它们精确地谐振在正确的频率上。
构建带通滤波器还有另一种已知技术，采用既可作为柱形的同轴传输线、又可作为夹在两个接地屏蔽层之间的印刷的条状传输线实现的磁和/或电容地耦合的介质谐振器。这些谐振器是短路传输线，因而开发它们的性能，使其谐振在作为相对于所传输的输入信号的波长(对于谐振频率的波长λ，该线的长度一般为λ/4)的它们的长度的函数的具体频率上。这种谐振器能够产生高QL值以获得具有很多宽带信号处理应用所需的小部分带宽特性的响应(即，1-2％)。但是，因为在所希望的谐振频率降低时迹线(trace)长度增加，这样的谐振器不适合于任何非UHF(即，在约400MHz和几个GHz之间)。因为该传输线的长度增加到一阻碍尺寸，所以它们成为HF和VHF应用的成本障碍。即使在1至2GHz，这些实施分别需要大约2至1英寸的迹线长度，这仍然是太大并且浪费重要面积。而且这将不会恰当地标度较高分辨率的技术(例如集成电路)，原因是对这样的技术来说获得波长的四分之一所需要的长度是太大的量级。最后，这样长的四分之一波长谐振器很容易受到传输和接收噪声的影响。
用于产生带通滤波器响应的另一种著名电路拓扑是磁耦合、双调谐谐振电路。这样实现的带通滤波器相对于这里讨论的其它现有技术来说，制造成本是最便宜的(它们可以以几分钱一个进行制造)。到目前已知的这些滤波器的实现还不能达到产生具有诸如宽带信号处理这样的很多应用所需的小部分带宽和低插入损耗的响应的大Q值(一般来说，它们所达到的不好于15％的小部分带宽或更大的带宽)。在以下的讨论中，本领域的普通技术人员会明白在这些应用中它们的缺点的原因。
在图1a中图解了串联双调谐电路10的普通拓扑，在图1b中图解了并联双调谐电路100的普通拓扑。该串联双调谐电路具有输入谐振器电路12，它磁耦合到输出谐振器电路14。同样，并联双调谐电路100具有磁耦合到输出谐振器电路140的输入谐振器电路120。输入谐振器12和120分别被耦合到由电源VS18、180和有关的电源阻抗RS16和160模拟(modeled)的输入电源。输出谐振器14和140分别被耦合到由电阻RL15和150模拟的输出负载阻抗。
串联双调谐电路10的输入和输出谐振器12和14是作为各自的电容器CS111和CS213与各自的电感器L117和L219之间集总串联形成的。这两个串联调谐谐振器12和14和两个并联调谐谐振器120和140被磁耦合成它们的电感器之间的物理接近度(physical proximity)的函数，由此在它们之间创造互感M21。其中k是值为电感元件的几何结构和互相之间的物理接近度的函数的耦合系数。因此耦合系数k反应了两个谐振器之间总的潜在互相耦合的百分率。两个电感器17和19或者170和190靠得越近，那么k的值越大，因此电感器之间的互感越大；同样，它们离得越远，那么互感程度越低，由较低的k值反映。
并联双调谐电路100是串联双调谐电路10的理论对偶，因此操作十分相似。并联双调谐电路100的谐振器120和140由集总的电容器CP1110和CP2130与电感器L1170和L2190分别并行连接形成。谐振器120和140也被磁耦合成它们的电感器之间的物理接近度的函数，由此在它们之间创造互感M210。并联调谐电路的互感由同一公式给出，其k值由前面所讨论的同一的几何考虑指示。
图2图解了对于不同耦合系数k的双调谐谐振电路(串联或并联)的三种典型响应。响应22在该电路的两个谐振器临界耦合在谐振频率时获得，其中谐振频率是这样一个点，在该点表现出极小插入损耗和在电路谐振频率处的平均选择性的最佳组合。响应24图解了在双调谐电路10和100各自的输入和输出谐振器处于欠耦合(under-coupled)下，它们的响应。这种情况对于k值接近于0时发生，而k值接近于0可以通过将电路的谐振器移开来实现。当处于欠耦合时，这些电路的QL值增加(小部分带宽减少)，但插入损耗也增加，这是不希望的。响应26在输入和输出谐振器的的两个电感器接近到使得它们变成超耦合(over-coupled)(即，k接近于值1)时发生。响应26由谐振频率的任何一边上的两个最大值进行刻画，但该电路表现出最低的QL值(因此它们的最大小部分带宽)。从这些响应中，可以看出，在可获得的QL的最大值和插入损耗之间，存在适合于双调谐滤波器实施例的折衷。对于一已知的频率，这种折衷作为这种滤波器实施例的谐振器之间的互感M的函数起作用。最佳的耦合清楚地发生或接近该临界范围，原因是它在阻带性能和插入损耗之间提供最佳折衷。
注意到当频率增加时，谐振器之间的总电感耦合也增加这一点很重要。这是因为谐振器之间的总电感耦合不仅是互感M(为谐振器的几何特性和接近度的函数)的函数，而且是为频率的正比例函数(direct function)(即，ωM)的感抗的函数。因此，当对于已知的M值增加频率时，谐振器之间的电感耦合增加，并且该电路实际上成为超耦合。对一确定的点，可以通过直接增加电感器之间的间隔来补偿这种耦合的增加，从而通过减少k来降低M。但是，在1GHz范围和以上中的频率下增加间隔是不切实际的。
串联调谐电路的QL粗略地确定为在谐振频率(ω0·L)处调谐的电路网络的电抗X除以耦合到它的负载或电源阻抗。因此，输出谐振器14的QL为对于给定的谐振频率ω0，可以通过增加L2的值来增加QL。(当然，为了增加关于串联双调谐谐振器的总QL，也应该通过增加L1的值对输入谐振器12进行相同的处理)。这种方法的问题是，对可以按合理成本进行制造和实施的电感器L1和L2的尺寸存在实际限制。此外，当L1和L2的值增加时，与集总值的电感器(典型的为线圈)有关的寄生旁路电容恶化在200MHz之上的频率处的滤波器频率响应。最后，因为谐振频率由公式(对于输出谐振器14)确定，所以CS2的值必须按相当的比例降低以保持ω0的值。还存在可以精确地建造多小的CS2方面的实际限制。
图3图解了带有k、CS111和CS213以及L117和L219值的图1的串联双调谐电路10，被设计成推进QL的值，同时在400MHz谐振频率时保持电路最佳耦合。图4a和4b示出具有如图3所示的指示的元件值的电路30的模拟响应。图4a和4b的底部的多对值指示点1-4的频率(MHz)和衰减(dB)值，与响应曲线上指示的一样。按图4a提供的标尺所示的响应图解了在电视信号处理应用中的高频率时滤波器的不可接受性能。由图4b提供的较小的标尺示出了为大约16％的3dB小部分带宽(因此QL的近似值为6.25)。如前面所讨论的那样，这一点对很多宽带信号处理应用是不可接受的。
并联调谐电路的QL粗略地确定为在谐振频率处该网络的导纳(admittance)乘以耦合到它的负载和电源阻抗。因此并联调谐输出谐振器140的QL为≌ω0·CP2·RL。因此可以看出，为了增加并联调谐输出谐振器的QL，可以增加CP2和RL的值。由于信号会通过寄生的分路元件分路到地，所以RL不能增加到远高于100欧姆。增加CP2要求L2制造得很小。使用具有可接受的精确度的已知技术制造大约5nH的集总的电感器非常困难，原因是这样的电感器对几何变化、特别是纵向上的非常敏感。此外，重复地获得和保持这样的多个小线圈之间的的正确耦合几乎是不可能的。这些小线圈需要在它们之间有小间隙来保持最佳耦合(一般是处于或接近临界耦合)，并且该耦合系数对这个小间隙的尺寸非常敏感。当需要1％的小部分带宽时，这样的元件和尺寸变化不能被容忍。
图5图解了带有k、CP1110和CP2130以及L1170和L2190值的图1的并联双调谐电路100，具有被设计成以在400MHz谐振频率时的最佳耦合推进(push)QL的值的L比C的比例。图6a和6b示出具有如图5所示的指示的元件值的电路50的模拟响应。图6a和6b的底部的多对值指示对于点1-4的频率(MHz)和衰减(dB)值，与响应曲线上指示的一样。按图6a提供的标尺所示的响应图解了阻带中滤波器的不可接受性能，即使在相对于图3的串联调谐电路30的高频率下它运行得更对称。即使用于现有技术的这个实例的多个线圈值正在被推进到极限，这个滤波器的带宽还是没有窄到适合很多应用的程度。由图6b提供的较小的标尺示出了为大约15.5％的3dB小部分带宽(因此QL的近似值为6.45)。如前面所讨论的那样，这一点对很多需要1至2％(即，QL的值处于50至100范围之内)的小部分带宽的宽带信号处理应用是不可接受的。
因此，本领域的普通技术人员会认识到提供在间隔约为50至2000MHz或更大的带宽上的很多宽带信号处理应用中所必需的特性的带通滤波器电路的必要。那些特性就是提供高选择性和小部分带宽的高QL值、阻带中的高衰减、通带中的低插入损耗以及可以象现有技术的调谐谐振器电路那样廉价和重复地制造。
发明的公开
因此本发明的第一实施例的目的是提供一种采用并联双调谐磁耦合谐振器拓扑的带通滤波器，它可以实现比以前使用这样的拓扑获得的QL值实际上更高的QL值。
第一个优选实施例的另一个目的是实现具有可以以低廉的成本制造并且具有高阶重复精度的拓扑、更高的QL值。
第一个优选实施例的更进一步的目的是对其环境中的RF噪声相当免疫。
本发明的第二实施例的目的仍然是实现更高的QL值，它在更低和更高频率时具有低插入损耗和在通带与阻带之间存在陡峭的跌落，外加唯一一个附加元件到第一实施例。
本发明的第三实施例的目的仍然是实现更高的QL值，它(在更低和更高频率时)具有低插入损耗和在通带与阻带之间存在陡峭的跌落，外加唯一一个附加元件到已知的串联双谐振磁耦合谐振器拓扑。
本发明的第四实施例的目的是，即使在更高的UHF频带范围即在大约500MHz和2GHz以上之间，也能使用容易制造而且成本效率高的新颖又非显而易见的电路拓扑，实现希望的QL值、绝对带宽和插入损耗。
考虑到本发明的详细描述，对本领与的普通技术人员，这些目的和其它目的会是清楚的。
本发明的带通滤波器的第一优选实施例采用并联双调谐谐振器拓扑，它通过使用电气上很短(大约为谐振频率的波长的1％)的传输线作为谐振器通过其磁耦合的非常小的电感元件实现高QL值。传输线被制造成具有精确受控的几何尺寸的金属迹线，通过它实现必须的电感值。具有1.5mm厚的印刷电路板材料的介电常数是4.65。该迹线用具有0.018mm厚的铜制造。然后依据保持对已给频率最佳耦合所需的值，在物理上定位微带电感器(microstripinductor)以获得大约0.01至0.02的耦合系数(k)。传输线迹线的一端耦合到串联的电容器上，另一端端接到地。可以以精确度大约为±2％精确地生产低至大约0.5nH的电感器。
在本发明的带通滤波器的第二优选实施例中，通过在每个磁耦合的谐振器内添加一耦合电容器来修改第一优选实施例的并联双调谐谐振器，该电容器与和磁耦合的微带传输线电感器并联的旁路电容串联地耦合起来，并且具有更小于和磁耦合的微带传输线电感器并联的旁路电容的值。
在本发明的第三优选实施例中，通过在每个谐振器内添加旁路电容来修改现有技术的串联双调谐谐振器拓扑，该旁路电容并联地与这两个谐振器的串联元件耦合，并且具有大于和感抗串联的电容的值。这种感抗最好使用空气线圈(air coil)或其它已知的集总感抗元件实现。
第二和第三实施例都能直接通过将veractor或其它已知的可控电容替代谐振器的串联或者旁路电容器，用作电子调谐器。
本发明的第四实施例公开了补偿在调谐的频率超过1GHz时困扰前三个实施的电感耦合的增加和Q减少的拓扑。该拓扑包括以前公开的每个反射关于它们各自的信号线的调谐并联谐振器拓扑的每个谐振器的镜像。每个谐振器的镜像实际上用于抵消两个谐振器之间的互感，从而补偿否则将明显增加与频率增加的电感耦合。此外，反射的电感器的并联性质降低每个谐振器的有效感抗值达50％以上，使得可以增加每个谐振器的CP值以便用频率的增加补偿电路的负载Q的下降。
每个谐振器的电感器元件和其镜像可以作为单条金属带实现，或者它们最好实现成几条并联的条，以便进一步降低每个谐振器的有效感抗，而且不存在电感耦合方面的相应增加。用并联的条实现电感器元件带来的方便，以便通过添加金属短路这些条来调整每个感抗值的有效感抗值，从而允许滤波器在试验中被调谐。当然，人们能够通过增加条的宽度来降低感抗，但电感耦合会随着L值的减少相应地增加，通过调整不过多增加的电感耦合来调谐滤波器电路。此外，为每个谐振器和作为并联结构的它们的镜像产生感抗允许通过在多条之间添加金属来创建短路，以便在试验中调谐滤波器。当然，人们可以采用激光修整来实现同样的目标。
可以将任何优选实施例以不同的配置进行摆放，以通过摆放电感器使得网络电流方向相反，来抵消可能由电感器从环路境中引入的任何共模噪声。该优选实施例还可以按平衡-平衡和平衡-不平衡配置方式摆放。任何优选实施例可以将其谐振器物理地摆放成在任何非特殊位置都互相有关。诸如谐振器的平行(和0度或者180度方向平行)或垂直相对位置的特殊情况是最有利的，尽管其它方向(诸如45度等)可以提供另外的拓扑灵活性，以及提供控制耦合系数k的另外的自由度。任何优选实施例的谐振器的元件值既可以对称地摆放，也可以非对称地摆放，既可用于阻抗变换也可用于调整滤波器的频率响应。最后，在任何优选实施例中的多个谐振器可以级联在一起以便增加传递函数的复杂性，从而增加QL值和通带到阻带的斜率或跌落。
附图的简要描述
图1a是现有技术的串联双调谐磁耦合谐振器拓扑的图解。
图1b是现有技术的并联双调谐磁耦合谐振器拓扑的图解。
图2是耦合系数k改变时，图1a和1b的谐振器的三种典型响应的图解。
图3是具有适合该谐振器的已知实现的极限元件值以实现最大QL的图1a的串联谐振器的一个实例。
图4a是使用适合于频率(40MHz/div)和衰减(10dB/div)的大标度、适合图3的现有技术的谐振器的模拟响应。
图4b是使用适合于频率(10MHz/div)和衰减(1dB/div)的较小的标度、适合图3的现有技术的谐振器的模拟响应。
图5是具有适合该谐振器的现有技术实现的极限元件值以实现最大QL的图1b的并联谐振器的一个实例。
图6a是使用适合于频率(40MHz/div)和衰减(10dB/div)的大标度、适合图5的现有技术的谐振器的模拟响应。
图6b是使用适合于频率(10MHz/div)和衰减(1dB/div)的较小的标度、适合图5的现有技术的谐振器的模拟响应。
图7是本发明的第一实施例的、实用小型接地微带传输线来实现非常小但精确有效的感抗的并联谐振器的一个实例。
图8a是本发明的微带有效感抗元件的物理表示的俯视图。
图8b是图7的并联谐振器的一个实例，其中电感元件分成三个如图8a所示的并联微带以便实现谐振器的低有效感抗。
图9a是使用适合于频率(40MHz/div)和衰减(10dB/div)的大标度、适合图8b的谐振器的模拟响应。
图9b是使用适合于频率(10MHz/div)和衰减(1dB/div)的较小的标度、适合图8b的谐振器的模拟响应。
图10a是使用微带传输线作为块状感抗元件并且具有串联在谐振器和输入输出信号之间的附加电容元件的并联调谐的谐振器电路的图解。
图10b是使用印刷电路板制造技术、图10a的并联调谐的谐振器的物理实施例的图解。
图11图解了图10的电路的实施例，给出能实现70MHz的窄带通滤波器的元件值。
图12a是使用适合于频率(40MHz/div)和衰减(10dB/div)的大标度、适合图11的谐振器的模拟响应。
图12b是使用适合于频率(10MHz/div)和衰减(1dB/div)的较小的标度、适合图11的谐振器的模拟响应。
图13是图10a的并联调谐的谐振器的一个实例，带有能实现400MHz窄带通滤波器的元件值。
图14a是使用适合于频率(40MHz/div)和衰减(10dB/div)的大标度、适合图13的谐振器的模拟响应。
图14b是使用适合于频率(10MHz/div)和衰减(1dB/div)的较小的标度、适合图13的谐振器的模拟响应。
图15是图10a的并联调谐的谐振器的一个实施例，带有能实现800MHz窄带通滤波器的元件值。
图16a是使用适合于频率(40MHz/div)和衰减(10dB/div)的大标度、适合图15的谐振器的模拟响应。
图16b是使用适合于频率(10MHz/div)和衰减(1dB/div)的较小的标度、适合图15的谐振器的模拟响应。
图17图解了图10a的并联调谐的谐振器的一个实施例，对于它，每个谐振器的电感元件用三个并联的微带实现，以便进一步降低谐振器的感抗值。
图18a是使用适合于频率(40MHz/div)和衰减(10dB/div)的大标度、适合图17的谐振器的模拟响应。
图18b是使用适合于频率(10MHz/div)和衰减(1dB/div)的较小的标度、适合图17的谐振器的模拟响应。
图19是图10a的并联调谐的谐振器的一个实施例，具有能实现400MHz窄带通滤波器的三个并联的谐振器。
图20a是使用适合于频率(40MHz/div)和衰减(10dB/div)的大标度、适合图19的谐振器的模拟响应。
图20b是使用适合于频率(10MHz/div)和衰减(1dB/div)的较小的标度、适合图19的谐振器的模拟响应。
图21是采用平衡-不平衡变换器来实现400MHz窄带通滤波器的、图10a的并联调谐的谐振器的一个实施例。
图22a是使用适合于频率(40MHz/div)和衰减(10dB/div)的大标度、适合图21的谐振器的模拟响应。
图22b是使用适合于频率(10MHz/div)和衰减(1dB/div)的较小的标度、适合图21的谐振器的模拟响应。
图23是使用空气线圈作为电感元件、具有并联在输入输出信号和谐振器之间的附加电容器的串联调谐谐振器的图解。
图24是具有实现70MHz窄带通滤波器的元件值的、图23的串联调谐谐振器的实施例的图解。
图25a是使用适合于频率(40MHz/div)和衰减(10dB/div)的大标度、适合图24的谐振器的模拟响应。
图25b是使用适合于频率(10MHz/div)和衰减(1dB/div)的较小的标度、适合图24的谐振器的模拟响应。
图26是具有实现400MHz窄带通滤波器的元件值的、图23的串联调谐谐振器的实施例的图解。
图27a是使用适合于频率(40MHz/div)和衰减(10dB/div)的大标度、适合图26的谐振器的模拟响应。
图27b是使用适合于频率(10MHz/div)和衰减(1dB/div)的较小的标度、适合图26的谐振器的模拟响应。
图28是具有实现800MHz窄带通滤波器的元件值的、图23的串联调谐谐振器的实施例的图解。
图29a是使用适合于频率(40MHz/div)和衰减(10dB/div)的大标度、适合图28的谐振器的模拟响应。
图29b是使用适合于频率(10MHz/div)和衰减(1dB/div)的较小的标度、适合图28的谐振器的模拟响应。
图30是一个表，它为图8b、11、13、15、17、19和21所述的每个实施例的谐振器提供等效的块状电感值。
图31是采用图10a的并联调谐谐振器电路以实现400MHz振荡器的一个实例。
图32a是作为应用到图10a的并联调谐谐振器的、本发明的镜像拓扑的一个实施例。
图32b是作为应用到具有两个以上、每个谐振器的电感元件采用并联的多条的级联的谐振器的并联调谐谐振器的镜像拓扑的一个实施例。
图32c图解了镜像拓扑的对称性质，作为应用到图32b的级联的谐振器。
图33a-d图解了对于本发明的镜像拓扑的感应电流的逐步确定。
图34a图解了作为应用到图32b的级联电路的镜像拓扑的一个实施例，使用印刷电路板处理技术实现并且具有实现1015.75MHz的窄带通滤波器的元件值。
图34b是使用适合于频率(100MHz范围)和衰减(10dB/div)的大标度的、图34a的谐振器的实测的响应。
图34c是使用适合于频率(6MHz范围)和衰减(1dB/div)的较小的标度的、图34b的谐振器的实测的响应。
图34d是使用适合于频率(3GHz范围)和衰减(10dB/div)的极大标度的、图34a的谐振器的实测的响应。
图34e是使用适合于100MHz范围标度和(5dB/div)衰减标度的、图34a的谐振器的实测的回程损耗(return loss)。
实现本发明的最佳模式
以下是本发明的优选实施例的详细描述。如前面所讨论的那样，图3和图5的双调谐谐振器不能获得很多宽带应用所需的QL值，即使增加LC比例来增加它们的QL值也是这样。对于图1b和5的并联双调谐谐振器拓扑，限制是L的值不能降低到超过约5nH。
在图7所示的本发明的第一优选实施例中，在印刷电路板上由铜形成的金属迹线担当并联双调谐谐振器70的电感器L172和L274。这些金属迹线分别耦合在旁路电容器CP176和CP278的一个端点；它们各自的另一端点端接到地。使用这种技术，可以以精确度±2％获得低至0.5nH的有效电感值。因此，可以注意到，并联双调谐谐振器的QL值可以进一步增加到超过由现有技术可直接获得的值，直接原因是电感值可以精确地降低到5nH以下，它允许增加CP176和CP278的值。
由于非常小型的电感器的阻抗很低，所以微带传输线作为集总电感器元件的这种新颖并且非显而易见的用法的额外好处是，在接近谐振频率时流动的电流i1和i2(75)非常大。增加的电流会促进多个谐振器之间传输的能量的利用。因此，电路的总电感耦合对于给定的M将较大，使得即使在欠耦合的情况下，也允许滤波器被最佳地耦合。因此QL值可以是欠耦合的更高的恩惠(courtesy)，但插入损耗将由于更高的电流而降低。此外，因为小电感值由小物理尺寸和关于PCB非常小的物理外观引起，所以它们对于RF噪声(和互换地，辐射)的易感性相对于现有技术的集总的电感器元件显然较低。它们容易以高精度和高重复度制造并且制造成本低廉。最后，这种拓扑和它的实例全都可以按照所采用的制造过程的分辨率进行标度。因此，当制造印刷电路板的过程的分辨率可以将电感条的最小长度限制到大约5mm时，以允许的分辨率在硅上制造这些拓扑会导致相当小的电感器，以及相当小的有效电感值。
图8a图解了在其上建造有电感器元件L172和L274(图7)的PCB的一小部分的俯视图。在该优选实施例中，这些电感器元件在PCB 80的顶面81上分别作为铜微带迹线82和84形成。这些微带使用众所周知的金属沉淀和蚀刻技术制造。这些微带的几何尺寸(即，高86、宽87)、它们之间的间距89确定这些元件的有效电感，以及给定为耦合系数k的一个函数的互感M73的量度。迹线的厚度最好是0.018mm。PCB的厚度或高度85最好是1.5mm，由具有4.65的介电常数的材料构造。这些微带的端接端经过通孔802接地到PCB 80的接地层88。通孔802带有在实施时必须考虑到的其自身的自感(依据该孔的直径，约为0.1nH)。如果需要，提供多个接地孔将降低这些孔的总电感。接地层88一般形成在PCB的背面，但可以位于PCB 80的顶面或里边。
在优选实施例中，微带可以通过在所示的微带里边蚀刻掉金属的小部分83分裂为并联的多个微带。这在控制相对于耦合系数k的电感有效值方面提供额外的自由度。例如，通过采用三个并联的微带线(如图8a所示)，每一个具有2mm宽、5.5mm长，作为每个都具有更大的电感值的电感元件的并联组合，可以实现大约0.72nH的有效电感。由这样的并联组合实现的有效电感约等于1/n L，其中n是每个都有电感值L的并联的微带的数量。使用并联的微带而不是具有等于n个并联的条的宽度之和的宽度的单条的好处是，相应于条宽的增加而在耦合方面的增加对于并联条明显减少。但是关于可以在并联组合中采用的微带数量存在一些实际限制。一个是关于每个添加的额外条的递减的回波(return)，另一个是这样一个事实：当电感器条的总宽度增加时，该阻抗可以开始以分布方式而不是集总方式表现。采用图8a的三线电感元件的滤波器实现的电路以图8b中的元件值进行图解。
通过将图9a和图9b(本发明)的模拟输出响应与图6a和图6b(现有技术)的响应比较，示出超出利用现有技术的集总电感器元件(图5)的现有技术实现的拓扑，利用微带电感元件的双调谐谐振器拓扑的改进的响应。本发明的第一实施例在谐振频率为400MHz时，获得大约为25的QL(和大约4％的小部分带宽)，而同频率下现有技术的QL大约为6.5(和大约15.5％的小部分带宽)。带外衰减也明显改善。
本领域的普通技术人员会认识到在磁耦合谐振器中将微带传输线用作有效的感应器元件是新颖而且非显然的，这明显区别于将微带传输线作为谐振器使用的的现有技术用法。当其长度为中心或谐振频率的适当比例(一般为波长的四分之一)时，微带传输线用作谐振器的用法依靠传输线的固有谐振。本发明采用长度仅仅为感兴趣的谐振频率的波长的0.5％至10％的微带。它们能够以传输线谐振器的方式有效地担当集总感应元件，而不是担当分布式阻抗。如前所述，在关于感兴趣的宽带应用使用传输线作为谐振器，需要抑制低频时超长长度的传输线。
图10a图解了本发明的第二实施例，其中在本发明的第一优选实施例的拓扑(图7)的谐振器的并行调谐输入432和输出434上串联地添加附加电容器(分别为Cs1431和Cs2433)。相对于旁路电容器CP176和CP278来说，Cs1431和Cs2433很小。而这样的串联电容器的添加可能对本领域的技术人员来说不是直观的，Cs1431和Cs2433的添加实际上显著地改进了第一优选实施例的带通滤波器的响应。两个非常廉价的元件的添加将该带通滤波器从四级滤波器改变成了六级滤波器。这可以通过将关于本发明的并行双调谐拓扑(图7)实现的作为导出的传递函数与图10a的改进的拓扑进行比较看出。
图7的拓扑的传递函数由下式给出H(s)=g0·s3(s2+a1s+b1)(s2+a2+b2)]]>。关于图10a的增强拓扑的传递函数为H(s)=gP·s3(s3+c1s2+d1s+e1)(s3+c2s2+d2s+e2)]]>。(其中s＝复频率(即σ+jω)，g0和gp为常数，a1、b1、a2、b2、c1、d1、e1、c2、d2和e2为多项式系数)。通过将斜率从变化到1s3,]]>添加到定义修改的滤波器的频率响应的传递函数的极点增加从通频带到高频时的阻带的跌落。因此不仅QL仍然进一步增加，而且高频衰减也增强。最后，Cs1431和Cs2433还可以改善滤波器的低频性能。
图11示出了使用图10a(包括第一实施例的微带传输线)的拓扑具有70MHz的中心频率的带通电路的实现。在图12a和图12b中图解了图11的滤波器的模拟响应。该电路的QL值大约为21；小部分带宽为大约4.8％。
图13示出了使用图10a(包括第一实施例的微带传输线)的拓扑具有400MHz的中心频率的带通电路的实现。在图14a和图14b中图解了图13的滤波器的模拟响应。该电路的QL值大约为21；小部分带宽为大约4.8％。
图15示出了使用图10a(包括第一实施例的微带传输线)的拓扑具有800MHz的中心频率的带通电路的实现。在图16a和图16b中图解了图15的滤波器的模拟响应。该电路的QL值大约为15；小部分带宽为大约6.6％。
图17示出了使用图10a(但包括多条图8a和8b的并联的微带传输线)的拓扑具有400MHz的中心频率的带通电路的实现。在图18a和图18b中图解了图17的滤波器的模拟响应。该电路的QL值大约为34；小部分带宽为大约2.9％。
图19示出了使用图10a(包括第一实施例的微带传输线)的拓扑具有400MHz的中心频率的带通电路的实现，其中附加谐振器1900耦合在输入和输出谐振器432、434之间。谐振器1900与谐振器432、434有相同的拓扑，具有与微带电感元件1904并联的电容器CP1902。在图20a和图20b中图解了图19的滤波器的模拟响应。该电路的QL值大约为19.5；小部分带宽为大约5％。
图21示出了使用图10a(包括第一实施例的微带传输线)的拓扑具有400MHz的中心频率的带通电路的实现。该电路包括对输入谐振器432平衡的输入以及对输出谐振器434不平衡的输出(反之亦然)。该电路在通频带频率范围内用作信号合成器或信号分离器。在图22a和图22b中图解了图21的滤波器的模拟响应。该电路的QL值大约为2.4；小部分带宽为大约42％。
图23图解了本发明的第三优选实施例，其中与图3的现有技术拓扑的串联调谐输入320和输出340谐振器并联地添加附加电容器(分别为Cp1350和Cp2370)。相对于图1a的串联电容器Cs111和Cs213来说，Cp1350和Cp2370很大。而这样的并联电容器的添加可能对本领域的技术人员来说不是直观的，Cp1350和Cp2370的添加实际上显著地改进了图1a和3的现有技术拓扑的带通滤波器的响应。两个非常廉价的元件的添加将该带通滤波器从四级滤波器改变成了六级滤波器，而且添加方式与图1b和图5中将串联电容添加到并联的调谐电路的方式一样。带有图23的改进的拓扑的本发明的实例所导出的传递函数与上面公开的图10a的传递函数基本上相同。原因是它们在理论上互相对应。
图24示出了使用图23(对电感器利用空气线圈以获得高QL值所需要的较高的电感值)的拓扑具有70MHz的中心频率的带通电路的实现。在图25a和图25b中图解了图24的滤波器的模拟响应。该电路的QL值大约为46；小部分带宽为大约2.2％。
图26示出了使用图23(对电感器利用空气线圈以获得高QL值所需要的较高的电感值)的拓扑具有400MHz的中心频率的带通电路的实现。在图27a和图27b中图解了图26的滤波器的模拟响应。该电路的QL值大约为33.33；小部分带宽为大约3％。
图28示出了使用图23(对电感器利用空气线圈以获得高QL值所需要的较高的电感值)的拓扑具有70MHz的中心频率的带通电路的实现。在图29a和图29b中图解了图28的滤波器的模拟响应。该电路的QL值大约为34.8；小部分带宽为大约2.9％。
图30是关于采用适用于电路的电感器元件微带线的并联双调谐拓扑的各种实现的值的表，包括大小和其它有关信息。
当频率增加超过约1GHz时，电感耦合增加通过这样的点，在该点通过直接增加该谐振器之间的间隔，互感M的减少可以实际用于补偿电感耦合增加以保持最佳耦合。此外，频率的增加降低QL值到这样的点之下，在该点可以直接缩短金属带的长度以便降低每个(图7或10a的并联调谐实现)谐振器的有效电感L的值。在按照利用标准印刷电路板制造公差制造的优选实施例的情况下，最小长度大约是5mm。由于微带的长度变成了由制造过程的公差控制，因此反应在滤波器响应方面的不精确变成不可接受的感兴趣的应用所必需的给定的小部分带宽。此外，如前所述，对可以直接并联地安装以便降低每个谐振器的有效电感的元件数量有限制。
图32a公开了本发明的地四实施例，在该实施例种，原始拓扑(图7和10a)的每个谐振器具有耦合到所示的信号线的自身镜像。这种拓扑提供两种非常重要的特征，这些特征允许针对从大约500MHz并且在2GHz以上的频率范围的应用。首先，它允许将每个谐振器的有效电感值减少甚至低于这样一个限制，对该限制金属带可以基于制造公差缩短。输入谐振器的电感元件L1a508和L1b509和输出谐振器的电感元件L2a510和L2b512分别互相并联，因此减少输入和输出谐振器的有效电感超过50％。
由于增加频率来补偿QL值的降低，因此进一步减少电感值的能力允许增加并联电容器CP1a504、CP1b506和CP2a514、CP2b516。此外，甚至可以通过将L1a508、L1b509、L2a510和L2b512作为与前面结合图8a和30描述的微带(分别为图10d中的606、608、610和612)的并联组合进一步降低每个谐振器的有效电感。如前所述，存在一个对按照这种方式并联地安装的微带的数量的限制。在图32b中图解的实现甚至产生比直接以并联组合方式安装微带所获得电感更小的电感值，这样的电感器包括606、608、610和612。
使得该拓扑适合于1至2GHz范围的扩展频率的第二个主要特征是：该拓扑自然地反并联。因为电感元件中的电流是方向相反的，所以往往可以抵消谐振器之间的互耦，因而实质上减少了谐振器之间的互感M(和整个电感耦合)。因此，即使在1至2GHz以上的频率处，也可以通过在电路中将M的变化作为谐振器的近似函数，方便地将该耦合保持在最佳范围内。
下面参考图33a-d描述这样一种方式，在该方式中，本发明的反并联拓扑抵消了谐振器之间的互感。该分析是在假设电感器具有零宽度下，在一系列步骤中进行的。在第一步中，首先按照图33a所示考虑电感元件L1a710和L2a712之间的互感。这两个电感元件之间的电感由公式M1a,2b=-μ0b2π{ln[ba+(bd)2+1]+db-(db)2+1}]]>给出。在第二步中，电感元件L1a710和L2b714之间的互感由公式M1a,2b=-μ0b2π{ln[-bd+(bd)2+1]-db-(db)2+1}]]>给出。在第三步中，图33a和33b的电路互相叠加以产生图33c所示的电路。然后可以简化描述合成的互感的公式：M1a,2a+M1a,2b=-μ0b2π{ln[(bd+(bd)2+1)(-bd+(bd)2+1)]+2(db)2+1},]]>还可以进一步简化为：M1a,2a+M1a,2b=-μ0b2π{ln[(bd)2+1-(bd)2]+2(db)2+1}]]>该公式还可以进一步简化为因此，可以看出，L1a与由L2a和L2b构成的偶极子之间的互感实际上与电感器之间的间隙无关。用于分析本发明的镜像谐振器之间的互感的最后步骤将确定L1a与由L2a和L2b构成的偶极子之间的互感(M1b，2a，2b)。因为通过L1b的电流相反于L1a的方向流动，所以除了符号相反以外，实际上该互感由关于L1a与L2a和L2b构成的偶极子的互感同样的公式给定：将L1b和该偶极子重叠成图33c所示的结构，导致如图33d所图解的本发明的镜像的谐振器拓扑。因此，这些镜像的谐振器之间的互感为M1a,1b,2a,2b=μ0bπ-μ0bπ=0]]>。因此本发明的镜像的谐振器之间的互感对于具有与谐振器之间的间隔相比较相对较长的电感元件来说是零。
如前所述，前面的分析假设电感元件具有零宽度。这种元件宽度提供足够的互感量，以便镜像的谐振器结构获得最佳耦合。不过大量随频率增加的感应电流互相抵消，以产生有益的电流。应该指出，谐振器之间的互感还可以由电感元件是否互相并联(parallel)的程度进行控制。由于谐振器的电感元件中的一个关于其它的旋转，所以会减少抵消的程度。
图32b图解了本发明的镜像的谐振器拓扑的一个优选实施例。由于附加了第三谐振器602，所以关于图32b的电路的传递函数比图32a的电路的阶数高。谐振器602具有关于谐振器600和604倒相的结构，但该结构在操作上等效。因此谐振器600和604也可以按这种方式进行倒相，如图32c所图解的谐振器600i和604i那样。这种对称操作提供了关于电路的物理布局额外的自由度。图32b和32c的实施例还图解了将电感器元件L1a606、L1b608 L2a610、L2b612、L3a614和L3b616作为三条并联的微带的实现，其中每条微带提供并联微带之一的电感的大约1/3的有效电感。关于三个谐振器中的每个的总有效电感都降低超过附加的50％，因此少于1/6的每个单独的微带的L。
应该注意到，对于图32a-c的实施例来说，每个谐振器的旁路电容器(比如谐振器600的Cp1a618和Cp2620)都是并联的，并且将器值加起来以获得每个谐振器的总有效旁路电容。按照2个或更多各并联电容器实现每个旁路电容器，为每个并联电容器提供了处置寄生电阻和电感的附加益处，用于显著地降低寄生电阻和电感，从而改善滤波电路的性能。
图34a示出了镜像的谐振器拓扑的一个实际实现。它与结合图32b公开的拓扑具有相同的电路。在两幅图中，相同的元件使用同样的标号标记。谐振器600、602和604中的每个的有效电感都是1.5nH。中心频率为具有30MHz通带的1015.75MHz。公开了电容和电感元件的真实值，包括电感元件的长度、宽度和间隙度量，包括并联的微带之间的间隙G650、微带的宽度W654、微带的长度L656和谐振器之间的间隔S652。可以使用本发明的镜像的谐振器获得具有比0.5nH低很多有效电感的谐振器。当然，由于制造过程的分辨率越来越精细，所以会降低谐振器的最小有效电感。
图34b、34c和34d图解了实际测量的、关于图34a的电路的传递函数。3dB点的频率分别为1000MHz和1030MHz，因此该电路的QL值对3％的小部分带宽来说为34。图34e示出了测量到的、图34a的电路的回波损耗。
除了滤波应用外，本发明可以在其唯一性特征即与低插入损耗组合起来的频率控制能力能够提供明显优势的不同应用中利用。这样的一个应用实例是在振荡器的反馈路径上使用本发明，如图31所示。将耦合的谐振滤波器400的输入/输出端口连接到RF放大器3100输入/输出端口会提供从放大器3100的输出端口到其输入端口的反馈路径，有效地闭合环绕放大器3100的环路。在假设环路增益大于1(即放大器3100的增益值大于反馈路径的插入损耗)时，环绕该环的相移为0度(或360度的倍数)的频率情况下将发生振荡。耦合的谐振器结构400的相移在中心频率上为180度，而使用倒相放大器(具有180度内相移)会提供360度的总相移，因此，满足振荡所需的必要条件。使用具有0度相移(例如，通过相对于其它的微带，将输入72或输出74微带旋转180度)的耦合的谐振器，并跟随适用于放大器3100的非倒相放大器的电路，也满足振荡所需的条件。
磁耦合的谐振器的窄带宽(即高QL值)与中心频率附近的陡峭相位斜率相关联。反馈环路中的陡峭的相位斜率会改善图31的振荡器的相位噪声性能。