防止阻挡层被过度蚀刻的 方法与结构及其应用 【技术领域】
本发明涉及一种新型的半导体工艺，特别涉及一种防止阻挡层被过度蚀刻的方法。
背景技术
在对于提高集成电路的封装密度和减少芯片尺寸的不断努力中，不同图案层之间的对准误差是主要的障碍所在，因此发展了许多自对准(self-aligned)工艺，用以缩减组件之间的距离，增加组件的密集度。
以目前无边界接触窗(borderless contact)的工艺为例，如图1A所示，其在形成有多个栅极结构G的半导体基板10上进行，上述多个栅极结构G在形成源极、漏极区后再保形地覆盖一层阻挡层14，其多为氮氧化物(oxynitride)，用作后续形成硼磷硅玻璃(Borophosphosilicate glass；BPSG)层时离子扩散的阻挡层以及在后续形成接触窗时的蚀刻终止层。接着，一层间介电层(ILD)12，通常为硼磷硅玻璃(BPSG)，覆盖上述多个栅极结构G并填满栅极之间的空隙。
为了更清楚地显示接触窗的部分，参照图1B和1C。图1B和1C示出现有无边界接触窗工艺中接触窗的截面图。在上述层间介电层12上形成光致抗蚀剂层PR后，以光刻技术以及蚀刻步骤在栅极之间的开口形成图1C中的接触窗16。
然而，在上述传统工艺中，形成硼磷硅玻璃时的蒸汽(steam flow)步骤，会导致以下反应：
产生磷酸，而且硼磷硅玻璃与阻挡层之间的磷(P)浓度均偏高，极易导致阻挡层变薄，因此，在后续工艺中经常会产生阻挡层无法充分发挥作用保护栅极结构的缺点，如图1C所示，X部分表示阻挡层被过度蚀刻(overetch)，产生如图1D中接触窗的短路现象，从而影响源极/漏极电阻，大幅降低工艺的合格率。
【发明内容】
有鉴于此，本发明的目地就在于针对上述无边界接触窗的工艺提出改良方法，避免在BPSG工艺中阻挡层的厚度变薄导致合格率的降低，进而改良产品合格率并提高产品性能。
为实现上述目的，本发明提供一种防止阻挡层被过度蚀刻的方法，包括：提供一形成有多个栅极结构的半导体基底；保形地形成一阻挡层覆盖该多个栅极结构；保形地形成一保护介电层于该阻挡层上；以及，形成一层间介电层覆盖该多个栅极结构并填满该多个栅极结构之间。
上述方法中，阻挡层优选为氮氧化物，保护介电层为未掺杂的玻璃层(USG)或硼硅玻璃(BSG)，而层间介电层则为现有常用的硼磷硅玻璃层(BPSG)。
根据本发明的防止阻挡层被过度蚀刻的半导体装置，包括一半导体基底；多个栅极结构，形成于该半导体基底上；一阻挡层，保形地形成于该半导体基底以及该多个栅极结构上；一保护介电层，形成于该阻挡层上；以及一层间介电层，形成于该阻挡层上并填满该多个栅极结构之间。
通过上述防止阻挡层被过度蚀刻的方法，在层间介电层，也就是硼磷硅玻璃与阻挡层之间再形成一保护介电层，可降低整体的磷含量，而能够防止磷酸的生成；此外，保护介电层还有阻挡的功用，可避免磷酸的侵蚀，且磷酸对氧化物的蚀刻率相当低，上述保护介电层可隔绝原本的阻挡层(氮氧化物)，避免酸的侵蚀，进而防止接触窗短路。
为了让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举一优选实施例，并参照附图，作详细说明。
【附图说明】
图1A为显示现有无边界接触的截面图；
图1B、1C为显示现有无边界接触工艺中形成接触窗步骤的截面图；
图1D为显示现有接触窗短路的SEM图；以及
图2A至2E为显示本发明实施例的防止阻挡层被过度蚀刻的方法的工艺的截面图。
其中附图标记说明如下：
10、100～半导体硅基板 12～层间介电层
14～阻挡层 G～栅极结构
16～接触窗 102～掺杂区
104～间隙壁 106～栅极结构
108～阻挡层 120～保护介电层
122～层间介电层 124～接触窗
【具体实施方式】
图2A至2E为显示根据本发明实施例的防止阻挡层被过度蚀刻的方法的工艺的截面图。
首先，提供一半导体硅基板100，并在该半导体硅基板100上以现有方法形成多组栅极106，然后全面地以绝缘材料形成一厚度约200至2000的，例如氧化硅或氮化硅的绝缘层。接着，使用SF6、CF4、CHF3或C2F6为蚀刻源，以反应性离子蚀刻程序进行非等向性蚀刻，或者其它非等向性蚀刻例如等离子体蚀刻，移除位于栅极结构上以及半导体基板上的绝缘层而在上述各栅极结构之两侧形成如图2A所示的间隙壁104。
接下来，以栅极结构106与间隙壁104为掩模，在半导体硅基板100以离子注入在栅极之间形成源极/漏极掺杂区102。上述离子注入是使用磷离子或砷离子，在剂量约1×1015至6×1015cm-2，能量约1至40keV的条件下进行注入。
上述形成栅极的步骤，可使用现有技术所广为使用的方法，而栅极结构通常包括氮化硅层、金属硅化物层，例如硅化钨(WSi)以及多晶硅层。
接下来，如图2B所示，保形地形成一阻挡层108覆盖该多个栅极结构106。上述阻挡层优选为介电材料，例如SiON。上述阻挡层的厚度优选为100。
然后，如图2C所示，再保形地形成一保护介电层120覆盖上述阻挡层108。上述保护介电层优选为未掺杂玻璃层(USG)或者硼硅玻璃(BSG)，但其中未掺杂玻璃(USG)的效果更好。上述USG的沉积，可通过四乙氧基硅烷(TEOS)与臭氧(OZONE)反应进行，而BSG则使用四乙氧基硅烷、三乙基硼(TEB)以及臭氧反应而得。
接着，如图2D所示，全面地形成一层间介电层(ILD)122覆盖上述保护介电层120。上述层间介电层优选为介电材料，例如旋涂玻璃(SOG)、氧化硅、硼磷硅玻璃(BPSG)等。本实施例使用填沟能力较好的硼磷硅玻璃(BPSG)。例如，可在SiH4、PH3、B2H6的环境下，使用常压化学气相沉积法(APCVD)形成该硼磷硅玻璃。接着，可再进行一道平坦化处理以得到一平坦的上表面。
完成形成上述层间介电层后，可再以现有方法通过光刻技术以及蚀刻移除栅极之间的层间介电层、保护介电层而形成如图2E所示的接触窗124。
根据本发明的防止阻挡层被过度蚀刻的方法，其优点包括：
减缓阻挡层在后续BPSG蒸汽步骤时厚度变薄，实验证实，即使在高磷浓度(如5.0％)的BPSG中也可达到出色的隔离效果，也就是说工艺条件变宽，受磷浓度变化的影响更小；再者，根照本发明的方法，阻挡层受工艺的影响更小，能够保留其有效厚度，进而强化阻挡层作为蚀刻终止层的效果，对于后续接触窗的蚀刻，能够提供更好的工艺控制，对合格率的提高有很大帮助。
从产量的角度来看，保护介电层(USG)与层间介电层(BPSG)可通过现有的BPSG工艺形成，只需更改原有BPSG使用的沉积配方，因此本发明与现有的工艺兼容度高，工艺成本以及生产周期(production cycle time)并不会因此增加。
虽然本发明已通过优选实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，可作各种调整与改进，因此本发明的保护范围应以所附权利要求所界定的范围为准。