改善浅沟隔离漏电的方法及浅沟隔离结构 【技术领域】
本发明有关于一种半导体制程，特别有关一种改善浅沟隔离漏电的方法以及浅沟隔离结构。
背景技术
在半导体组件的尺寸日益缩小以及集积密度(integration density)持续增加的趋势下，晶体管与晶体管之间的隔离也越来越近，目前最普遍使用的隔离技术为浅沟隔离(Shallow Trench Isolation；STI)，其已取代传统的局部氧化(Local Oxidation of Silicon；LOCOS)成为满足0.18微米以下半导体制程的晶体管隔离方式。
然而，如图1所示，在闸极14下浅沟隔离结构12两侧的掺杂区n+，搭配穿过的字符线(未图标)的启动(turn on)，会使储存在存储胞内的电荷产生漏电，也就是所谓的(sneakage current)，如图1中10所示，对半导体组件的性能影响极大。目前解决上述漏电的方法，举例有形成较深的浅沟隔离结构，但是上述方法在目前半导体组件尺寸非常细微的情况下，增加沟槽的深度会有不容易填满浅沟隔离结构的缺点。
另外一种方法则是对沟槽侧壁进行布植，以避免侧壁形成漏电通路。以下参照图2A至图2C说明其制程。首先，如图2A所示，在形成有氮化硅层20、氧化硅层18的半导体基底16上，以光阻22定义隔离区之后，进行蚀刻形成如图2B所示的沟槽24，然后对沟槽侧壁进行布值形成如图2C所示的布植区域28，借此避免侧壁形成漏电通路。最后，填充氧化硅26并将表面平坦化而完成浅沟隔离。
然而上述方法地缺点为布植步骤容易对半导体基底产生损伤(damage)，因此目前业界中亟需一种可满足制程需要且能避免习知缺点的改善浅沟隔离漏电的方法。
【发明内容】
本发明的目的即提供一种能克服习知缺点的改善浅沟隔离漏电的方法以及浅沟隔离结构，以适应目前半导体产业上的需要。
本发明主要是借由在沟槽侧壁及/或底部形成掺杂的衬垫层之后，以热处理使掺杂离子扩散到半导体基板形成扩散区域，以阻绝浅沟隔离结构周围的漏电产生。
为达成上述目的，本发明提供一种改善浅沟隔离漏电的方法，其步骤包括：提供一半导体基底，且该半导体基底上形成有一垫层结构以及一沟槽；形成一掺杂的第一衬垫层于该沟槽的侧壁上；形成一第二衬垫层于该掺杂的第一衬垫层上；借由蚀刻移除部分的该第一衬垫层以及该第二衬垫层使该第一衬垫层的高度低于该第二衬垫层；形成一填充层于该垫层结构上以及填入该沟槽中；以及进行扩散使该第一衬垫层的掺杂离子扩散到该半导体基底中形成扩散区域于沟槽的底部两侧。
根据本发明的另一实施例，改善浅沟隔离漏电的方法的步骤包括：提供一半导体基底，且该半导体基底上形成有一垫层结构以及一沟槽；形成一掺杂的第一衬垫层于该沟槽的底部及侧壁上；形成一第二衬垫层覆盖位于该沟槽的侧壁上的该掺杂的第一衬垫层；借由蚀刻移除部分的该第一衬垫层以及该第二衬垫层使该第一衬垫层的高度低于该第二衬垫层；以及进行扩散使该第一衬垫层的掺杂离子扩散到该半导体基底中形成离子扩散区域于沟槽的底部。
本发明的浅沟隔离结构，其包括：一半导体基板；一填满介电材料的沟槽，位于该半导体基板中；以及一离子扩散区域，位于该沟槽底部的外侧。
根据本发明的改善浅沟隔离漏电的方法，借由仅在浅沟隔离底部的部分进行掺杂，使得寄生浅沟隔离晶体管(parasitic shallow trenchisolation transistor)较难打开，而降低漏电(sneakage current)。此外，上述方法可避免习知离子植入对硅基板造成的伤害，因而达成本发明的目的。
【附图说明】
图1为习知浅沟隔离构造示意图；
图2A至图2C为习知形成浅沟隔离的侧壁布值的制程剖面图；
图3A至图3H为根据本发明实施例1的改善浅沟隔离漏电的方法的制程剖面图；
图4A至图4F为根据本发明实施例2的改善浅沟隔离漏电的方法的制程剖面图。
符号说明：
12～浅沟隔离结构
14～闸极
16～半导体基底
20～氮化硅层
22～光阻
24～沟槽
18、26～氧化硅
28～布植区域
100、200～半导体基板
110、210～氧化层
120、220～氮化层
140A、140B、240A、240B～第一衬垫层
150A、150B、250A、250B～第二衬垫层
160、260～填充层
170、270～扩散区域
180、280～氧化硅
【具体实施方式】
为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：
实施例1：
如图3A至图3H所示，其显示根据本发明实施例1的改善浅沟隔离漏电的方法的制程剖面图。
首先，如图3A所示，提供一半导体基底100，其上形成有一沟槽130以及包括氮化层120以及氧化层110的垫层结构。接着，如图3B所示，顺应性形成一掺杂的第一衬垫层140A覆盖该氮化层120以及该沟槽130的侧壁及底部。然后以非等向性蚀刻方式，例如反应性离子蚀刻(RIE)或电浆蚀刻移除位于该氮化层120以及沟槽底部的第一衬垫层，形成如图3C所示的第一衬垫层140B。上述掺杂的第一衬垫层较佳为硼硅玻璃(BSG)。
接下来，如图3D所示，顺应性形成一第二衬垫层150A覆盖该氮化层120以及该沟槽的侧壁及底部后，以非等向性蚀刻方式，例如反应性离子蚀刻(RIE)或电浆蚀刻移除位于该氮化层120以及沟槽底部的第二衬垫层，形成如图3E所示的第二衬垫层150B。上述第二衬垫层较佳为未掺杂硅玻璃(NSG)。
然后，以蚀刻方式移除部分的该第一衬垫层140B以及该第二衬垫层150B，形成如图3F所示的第二衬垫层150C以及第一衬垫层140C，其中该第二衬垫层150C的高度大于该第一衬垫层140C，也就是仅剩下在沟槽两侧角落的第一衬垫层。上述蚀刻方式是使用对BSG的蚀刻速度大于对NSG蚀刻速度的蚀刻试液。例如可使用缓冲氢氟酸(BHF)，其中该缓冲氢氟酸试液中NH4F∶HF∶H2O的比例较佳为5∶1∶48，上述试液对NSG的蚀刻率为1200埃/min、对BSG的蚀刻率为7000埃/min。另外，亦可使用65℃的氨水·双氧水混合试液(Ammonium Hydrogen Peroxide mixture；APM)，其中NH4OH∶H2O2∶H2O的比例较佳为1∶1∶5，上述APM混合试液对NSG的蚀刻率为5埃/min、对BSG的蚀刻率为200埃/min。
接下来，如图3F所示，形成一填充层160，较佳为未掺杂硅玻璃(NSG)，覆盖该氮化层120并填充沟槽。上述填充层的形成方式例如为电浆强化化学气相沈积(PECVD)。然后，如图3G所示，将第一衬垫层140C硼硅玻璃中的硼离子扩散，如图中165所示，到硅基板中形成如图3H所示的扩散区域170。上述硼离子扩散是以回火的热处理进行，其中回火温度较佳为900～1000℃，时间较佳为15～40秒。
然后，以例如等向性蚀刻方式(60℃的氨水·双氧水混合试液(APM))移除该填充层160、该第一衬垫层140C以及该第二衬垫层150C。在完成上述所有步骤后，可再借由习知方式填入介电材料，例如高密度电浆(HDP)填满氧化硅180于该沟槽中，并以化学机械研磨(CMP)磨平该氧化硅的表面而制得浅沟隔离结构。
经由上述步骤所制得的浅沟隔离结构，如图3H所示，其是由一半导体基板100，一位于该半导体基板中的填满介电材料(氧化硅)160的沟槽以及一形成于该沟槽底部两侧角的基板中的离子扩散区域170所构成。由于上述在沟槽底部两侧角的基板中形成硼离子的扩散区域170，其具有与沟槽两侧N+相反导电性，因此可有效阻绝浅沟隔离结构漏电的产生。
实施例2：
如图4A至图4F所示，其显示根据本发明实施例2的改善浅沟隔离漏电的方法的制程剖面图。
首先，如图4A所示，提供一半导体基底200，其上形成有一沟槽230以及包括氮化层220以及氧化层210的垫层结构。接着，顺应性形成一掺杂的第一衬垫层覆盖该氮化层220以及该沟槽侧壁及底部。然后以等向性蚀刻方式，例如60℃的热氨水 双氧水混合试液(APM)移除位于该氮化层220上的第一衬垫层，形成第一衬垫层240B。上述掺杂的第一衬垫层较佳为硼硅玻璃(BSG)。
接下来，如图4B所示，顺应性形成一第二衬垫层250A覆盖该氮化层220以及该沟槽的侧壁及底部后，移除位于该氮化层120以及沟槽底部的第二衬垫层，形成如图4C所示的第二衬垫层250B。上述第二衬垫层较佳为未掺杂硅玻璃(NSG)。
然后，以蚀刻方式移除部分的该第一衬垫层240B以及该第二衬垫层250B，形成如图4D所示的第二衬垫层250C以及第一衬垫层240C，其中该第二衬垫层250C的高度大于该第一衬垫层240C，也就是仅剩下在沟槽底部及两侧角落的第一衬垫层。上述蚀刻方式是使用对BSG的蚀刻速度大于对NSG蚀刻速度的蚀刻试液。例如可使用缓冲氢氟酸(BHF)，其中该缓冲氢氟酸试液中NH4F∶HF∶H2O的比例较佳为5∶1∶48，上述试液对NSG的蚀刻率为1200埃/min、对BSG的蚀刻率为7000埃/min。另外，亦可使用65C氨水·双氧水混合试液(Ammonium Hydrogen Peroxide mixture；APM)，其中NH4OH∶H2O2∶H2O的比例较佳为1∶1∶5，上述APM混合试液对NSG的蚀刻率为5埃/min、对BSG的蚀刻率为200埃/min。
接下来，如图4D所示，形成一填充层260覆盖该氮化层220并填充沟槽。然后，如图4E所示进行热处理，将第一衬垫层240C硼硅玻璃中的硼离子扩散，如图中265所示，到硅基板中形成如图4F所示的扩散区域270。上述热处理是以回火进行，其中回火温度较佳为800～1000℃，时间较佳为30秒～5分钟。
然后，以例如氨水(NH4OH+H2O)的湿蚀刻方式移除该填充层260、该第一衬垫层240C以及该第二衬垫层250C。在完成上述所有步骤后，可再借由习知方式填入介电材料，例如以高密度电浆(HDP)填满氧化硅280于该沟槽中，并以化学机械研磨(CMP)磨平该氧化硅的表面而制得浅沟隔离结构。
经由上述步骤所制得的浅沟隔离结构，如图4F所示，其是由一半导体基板200，一位于该半导体基板中的填满介电材料(氧化硅)260的沟槽以及一形成于该沟槽底部的外侧基板中并延伸至该沟槽的部分侧壁外侧的离子扩散区域270所构成。由于上述形成在沟槽底部硼离子的扩散区域270，其具有与沟槽两侧N+相反导电性，因此可有效阻绝浅沟隔离结构漏电的产生。
根据本发明的改善浅沟隔离漏电的方法，借由在浅沟隔离的沟槽底部外侧形成离子扩散区域，使得寄生浅沟隔离晶体管较难启动，可降低漏电(sneakage current)的产生，因而达成本发明的目的。