获得用于电子电路的自支撑薄半导体层的方法 【技术领域】
本发明涉及一种获得支撑或用于支撑至少一个电子部件和/或电路的半导体材料的自支撑(self-supported)薄层的方法。
背景技术
在电子、光学、光电子或传感器的某些领域中，技术进步已经促使制造商制作越来越薄的具有电子部件和电路的层。
在智能卡的特定领域中，需要卡变得越来越薄，从而柔软，因为那样它们将更耐变形。换句话说，在变形一定时，薄层越柔软，产生大尺寸的电路的可能性越大。
在某些射频型应用中，将由绝缘层覆硅(SOI)型衬底构成地晶片的正面上带有的集成电路与天线耦合以便产生无接触检测。例子之一是能验证一个远离收发机站的人通过的汽车或地铁票。
使用SOI型衬底的优点在于由位于其表面上的元件消耗的功率远小于由在硅层上制作的元件所消耗的功率。因此，对相等的功率来说，获得操作范围方面的增加。
通过将由在绝缘层覆硅衬底上产生的部件提供的优点与使用尽可能薄的活性层结合，可以获得具有增强的灵敏度以及大大地提高对于外部应力的机械耐受力的产品——诸如票。
目前，嵌入(即将芯片固定在充当支撑的塑料卡)前薄膜的厚度为一百微米的量级。
用来获得这一厚度范围的技术在于，在衬底的后面，即与支撑电子部件的面相对的面上执行薄化操作。这种薄化通过使用研磨机(研磨)的机械磨损和/或通过使用酸的化学侵蚀(公知的一种技术为绕转蚀刻——spin-etching)执行。由此获得在80微米(μm)和120μm之间的范围内的厚度的薄层。这种技术允许大批量生产。
已经进行过各种尝试来获得具有低于100μm的最终厚度的薄层。然而，制造商碰到了有关成品率的问题，因为获得了大量有缺陷的零件，特别是由于晶片的缺口(notch)和裂开(cleavage)而产生的有缺陷的零件。智能卡是电子设备方面的领域中成本必须尽可能低的一个领域，因为这一事实，百分之几或甚至百分之零点几的生产率损失也是不能容忍的。
然而，因为智能卡的在可预见的未来的发展，期望生产具有接近30μm的厚度，并且可支撑电子部件和/或电路的自支撑薄层或薄晶片。
现有技术公开了制造具有接近几十微米的厚度的自支撑层的已知方法。
欧洲专利EP-A-0 849 788描述了一种制作半导体产品的方法，其中使单晶硅衬底的表面变为多孔的，然后具有所需厚度的活性层的非多孔硅层在该多孔层上外延生长。从而获得在两个非多孔硅层之间埋入的、多孔的、且由此弱化(weakened)的层。然后可以处理活性表面硅层以便在其上沉积另外的层，例如掺杂层，然后将粘合膜施加到该叠层上。最后，在剥掉粘合膜并在多孔层处破坏叠层，以及随后进行该多孔层的残余物的后续消除之后，就可以在能自支撑的活性硅层上产生电子部件。
不幸的是，这种方法面临与在多孔层上形成的晶体硅层的质量和产生多孔硅层有关的问题。生产过程需要不常见的设备并引入金属污染的可能性。
另外，这种方法必须在生产电子部件之前制作特殊的衬底，这意味着部件生产方法必须有较大的改变。这样，由于成本的原因，这通常是不期望的。
基于对本领域的技术人员来说非常了解的商标名为“Smartcut”的已知的方法的用于获得薄层的技术也是公知的。
用于获得薄层的所有这些技术包含将原子核素(atomic species)注入衬底或晶片的正面，即承载有或打算承载电子部件的面中。
法国专利文献FR-A-2 747 506公开了一种在制作电子部件后，在衬底的正面注入生成气体微泡(gas microbubble)的离子。
然而，通过构成电子部件的电子活性层的注入离子可能产生使得这些部件不可用的缺陷。
FA-A-2 758 907要求保护通过屏蔽敏感活性区，然后产生弱化的不连续区来克服上述问题。然而，该方法仍然难以实现。
最后，FR-A-2 748 851提出了电子部件功能失常的上述问题的另一解决方案。在此公开的方法包括在衬底的正面上制作电子部件之前，在相同面上执行离子注入，然后仅执行随后的薄层的分离。
然而，这种方法要求在产生电子部件之前，生产特殊的衬底，这可能意味着必须显著地改变部件制作方法。由于成本原因，这通常是不期望的。
【发明内容】
本发明的目的是克服上述问题和携带具有电子部件和/或电路的自支撑层，即，低于30μm厚的层。
为此，本发明涉及产生支撑或用于支撑在其一个面上的至少一个电子部件和/或电路的半导体材料的自支撑薄层的方法，从所述半导体材料的晶片来看，所述晶片具有被称为“正面”的支撑或用于支撑至少一个电子部件和/或电路的第一面，以及被称为“后面”的相对面。
根据本发明，该方法包括由下述组成的步骤：
a)从晶片的后面将原子核素(atomic species)注入其内部，以便获得弱化区，和由晶片的剩余部分形成的后面部分；
b)将所述后面部分与所述前面部分分离，以便使所述晶片变薄；以及
c)如果需要的话，在所述前面部分的后面上重复步骤a)和b)，直到所述前面部分具有用于构成自支撑薄层的所需厚度为止。
本发明的特征使得其可以以通过现有技术难以获得的高成品率获得薄层，而不必象通常在现有技术的情况那样改变电子部件制作方法或生产特制的晶片。
本发明的其他有利但非限制性的单独或结合的特征如下：
●在任何第一注入步骤a)之前，该方法包括通过在所述后面上执行的机械和/或化学薄化方法，使所述晶片变薄；
●包括在任何第一注入步骤之前，在所述晶片的前面上产生至少一个电子部件和/或电路。
●通过应用热处理和/或应用外部机械应力，来执行分离后面部分的步骤。
●通过吹动喷射流体来执行分离后面部分的步骤。
●通过擦洗来执行分离后面部分的步骤。
●通过在所述晶片的后面施加刚性元件，然后对所述刚性元件应用热处理和/或外部机械应力来执行分离后面部分的步骤。
●通过沉积来施加刚性元件。
●刚性元件是氧化硅层。
●刚性元件是刚性板。
●刚性板由单晶或多晶硅形成，或由玻璃形成。
●刚性元件是柔性薄膜。
●刚性元件是粘合薄膜。
●刚性元件是蜡层。
●在分离后面部分的步骤之前，将刚性元件施加到晶片的前面上，以及在获得自支撑薄层后，去除所述刚性元件。
●晶片是由硅形成的。
●晶片是绝缘层覆硅晶片。
●晶片由从锗、硅和锗的合金(Si-Ge)、碳化硅、砷化镓、磷化铟(InP)、氮化镓(GaN)或氮化铝(AlN)中选择的材料产生。
【附图说明】
本发明的其他特性和优点通过以非限定性的示例性例子的形式给出的本发明的下述三个优选实现的描述将变得显而易见。参考附图做出这一描述，其中：
图1至6是示例说明本发明的方法的第一实现的不同连续步骤的图；
图7至12是示例说明本发明的方法的第二实现的不同连续步骤的图；
图13至17是示例说明本发明的方法的第三实现的连续步骤的图；
图18至21是示例说明该方法的变型的连续步骤的图。
【具体实施方式】
应注意到，在所描述的本发明的方法的三种实现中，前两个步骤(对第一实现，分别在图1和2中示例说明，对第二实现，分别在图7和8中示例说明，以及对第三实现，分别在图13和14中示例说明)是相同的。因此，仅在对第一实现的描述中详细地描述它们。
图1表示具有支撑或用于支撑至少一个电子部件和/或电路3的被称为“正面”的第一平面2，以及被称为“后面”的第二相对平面4的晶片1。
术语“电子部件和/或电路”是指在电子、光学、光电子或传感器领域中，以及更广泛的是在与半导体有关的应用的领域中，为了产生部件、电路和装置而制备的任何全部或部分产生的结构或结构性元件。
措辞“支撑或用于支撑一个电子部件和/或电路”是指所述的(一个或多个)部件和/或(一个或多个)电路在开始本发明的方法的步骤之前已经在所述晶片1的正面2上产生，或者是随后将在所述正面2上产生，而本发明的方法的所有其他步骤将在被称为“后面”的相对面上执行。
为简化起见，在以下的描述中(以及如图中所示)，选择的是描述在执行本发明的方法的各种薄化步骤之前，部件和/或电路3已经在晶片1上产生的情形。
应注意到在薄化之后产生部件3的现有技术方法中，它们已经在正面2上产生。
晶片1由可能为单晶、多晶或非晶的半导体材料制成，特别是由基于硅的材料制成。
所述硅可以是固态的，或者其可以通过在衬底上的外延生长来获得。
所述晶片1还可以是“绝缘层覆硅”晶片，即，包括插入在其上蚀刻有电子电路的活性硅层和充当机械支撑的衬底之间的绝缘体的薄层。这种晶片被公知为首字母缩写词“SOI”。
在变型中，所述晶片1还可以由从锗、硅和锗的合金(Si-Ge)、碳化硅、砷化镓、磷化铟(InP)、氮化镓(GaN)或氮化铝(AlN)中选择的材料产生。
所述晶片1为几百微米厚(例如，200毫米直径硅晶片为约725μm厚)。因此，在图1中所述晶片1未按比例示出。
然后采用上述传统方法中的一种，即机械磨损和/或化学酸侵蚀，使晶片1的后面4变薄，如用箭头A所表示的。还可以通过等离子蚀刻使其变薄。后面4是不承载电子部件的面。
获得如图2所示的具有在80μm至120μm范围内的，或甚至是50μm厚度的变薄的晶片。
所述变薄的晶片的后面具有标号4′。
这一步骤的好处在于其可以通过使用本领域技术人员非常了解且为常规用法的技术，廉价地去除大量材料。然而，这一步骤仅能继续到获得所需厚度的薄层为止，因为如上所述，它导致成品率大大地降低。
如上所述在超出50μm的厚度继续这一方法，将大大地增加晶片破裂或缺口的风险。
此外，所获得的厚度，特别是在化学蚀刻后获得的厚度将不再是均匀的。
此外，通过研磨的机械薄化将产生一被轻微破坏的几微米厚的表面区，当接近最终厚度时，这样的表面区是不可接受的。
最后，在化学侵蚀后，通常在晶片的外围的侵蚀比在中央更强烈。当达到很小的厚度时，这导致直径减小，从而导致能由部件占用的面积减小。
然而，应注意到，虽然从经济观点看是有利的，但这一第一机械和/或化学薄化步骤是可选的，并且可以直接在未变薄的晶片1的后面4上执行注入原子核素的后续步骤。
图3所示的该方法的第三步骤包括将原子核素注入(箭头I)所述晶片1的内部，以便获得在接近用于所述原子核素的平均注入深度P的深度处的弱化区5或用于缺陷的外观的区域。
根据本发明的基本特性，从后面4′(或如果预先未使晶片变薄，则为4)执行所述注入。
术语“原子核素注入”是指原子核素、分子或离子的任何轰击，其能够将所述核素以所述核素在一材料中的最大浓度引入到所述材料中，该最大值位于相对于轰击面而确定的深度处。分子或离子原子核素利用同样是围绕最大值分布的能量被引入到材料中。
原子核素注入到材料中可以使用例如离子束注入机或等离子浸入注入机执行。
最好，所述注入通过离子轰击实现。这包括一离子注入步骤，在此期间用原子核素轰击晶片1的后面。最好，这些是从稀有气体离子(氦、氖、氪、氙)和氢气中选择的，采用孤立或组合的方式，以便以平均离子透深在衬底的体积中产生弱化区5。
然而，注入原子核素最好仅包括氢气。
所形成的弱化区5定义出了相应于晶片1的上面部分的从支撑部件3的正面2延伸到所述弱化区5的前面部分6，和由所述晶片1的剩余部分形成的后面部分7。
注入原子核素的能量确定从后面4′的表面计算的平均核素注入深度P，而平均注入剂量允许确定在该深度P处形成的结构缺陷的数量。技术人员将因此调整这些参数。措辞“平均深度P”是指它不具有单一值，而是可能具有几个相似值。
在图3所示的实现中，使用高能量注入，即，以约1兆电子伏特(MeV)执行。
作为示例性例子，通过这样的注入能量和通过以适当剂量(例如，1017氢原子的量级)将单原子氢注入硅晶片，可能获得约15μm的注入深度。
用于实现这样的注入能量的装置目前已经存在。例如，在日本，Japan Atomic Energy Research Institute(JAERI)已经开发和使用了在1MeV能量范围内，具有将氢离子(H-离子)保持在-1的电荷状态的特定属性的氢注入机。对于氦，例如国际专利申请WO 00/61841A使用了3.8MeV的注入能量。
图4和5中所示的该方法的后续步骤包括分离晶片1的后面部分7。
在当前情况下，所述后面部分7足够厚以便形成为整体层的形式，即，形成一整体。
然后，通过采用热处理和/或通过采用外部机械应力，使其与前面部分6分开。
更具体地说，分离或者是仅仅在提供适当的热聚积的作用下，通过使晶片1加热到足以分离晶片的两个部分6和7(箭头S，见图6)的温度来实现，或者是通过仅仅应用外部机械应力而没有热处理来实现。
在变型中，还能通过在热处理步骤期间或之后施加的外部机械应力来实现分离。
应用机械应力可以包括应用弯曲和/或拉伸应力，或将剪切应用到两个部分6和7上，或在将分离的层的交界处引入刀片或喷射流体(液体或气体)，其中喷射流体可以是连续的或随时间变化。
还可以应用超声波。
外部机械应力的来源还可以是电能(应用静电或电磁场)。
从热能衍生的应力可以源自应用电磁场、电子束、热电加热、低温流体、过冷流体等等。
所获得的前面部分6构成了具有约35μm厚度的薄层。这一薄层支撑部件和/或电路3。
在一些情况下，可以抛光所述薄层的后面部分4″(见图6)，或者它可以经过各种适当的表面处理以便其变成完全是平面的。然而，平面化并非是必需的，因为它毕竟仅仅是后面。
所获得的薄层6具有自支撑的足够厚度，并且可以随后被逐个芯片地切割和转换成例如塑化的支撑卡。芯片切割也可以在薄化之前进行。
如果被去除的厚度，即，后面部分7的厚度不足，则在前面部分6(或薄层6)的后面部分4″上重复图3、4和5种所述的注入和分离步骤直到它具有所需厚度，即，接近30μm的厚度为止。
应注意到非常高的，即超出1MeV(例如5MeV)的能量注入会增加离子注入深度P以及去除更大的厚度的材料。
通过本发明的方法，当电子部件3在注入之前存在于正面2上时，可以在不使这些部件劣化的情况下使晶片1变薄。
另外，通过了解原始晶片1的厚度以及通过适当地选择原子核素注入参数，可以通过消除预定厚度，一遍或多遍地降低所述晶片1的厚度以便用相对精确的方式，产生层6的所需最终厚度。
本发明的方法允许以优化的方式使用注入单元。总的来说，从通过高能量注入薄化以便切掉后面部分7的基本厚度开始，然后通过以较低能量注入来精制以便去除更小的厚度。
在图7至12中示例说明了本发明的方法的第二种实现。
图9示例说明在变薄的晶片的后面4′上(或甚至直接在还没有变薄的晶片1的后面4上)执行的注入原子核素的步骤。
在这种情况下，使用当前在微电子领域中日常使用的注入机来执行注入。注入能量较低，即，接近几百千电子伏(keV)。
对于注入，应当参考第一实现的上述描述。
例如，当以210keV的注入能量，利用每平方厘米(cm2)2×1016至1017单原子氢的原子范围的注入剂量，将单原子氢注入硅中时，能够在约1.5μm至2μm的注入深度P处产生弱化区5。
图10和11示例说明分离后面部分7的步骤。
在这一小的注入厚度的范围中，后面部分7并不剥落，或仅部分剥落。它不具有均匀外观。形成了凸泡10并且后面部分7具有多片材料(碎屑)的外观。
如图11所示，然后使用例如擦洗器11或通过喷射流体流(例如，在压力下的液体流或气体流，诸如压缩空气)，使所述后面部分7分离。所使用的擦洗器11是例如，诸如在与化学机械抛光步骤(CMP)有关的微电子领域中日常使用的擦洗器。术语“擦洗”还包括本领域的技术人员已知的、能去除微粒和其他材料块的任何等效的技术，诸如抛光或使用刮刀。
在前面部分6的后面部分4″上重复图9、10和11所述的后面部分7的注入和分离的步骤，直到获得如图12所示的自支撑薄层为止。
图13至17示例说明本发明的方法的第三实现。
图15中所示的低能量原子核素注入的步骤与刚刚参考图9所示的步骤相同。
在所述注入操作之后，将刚性元件(stiffener)12施加到变薄的晶片的后面4′(或未变薄的晶片的后面4)上。
术语“施加”既指通过沉积，诸如喷射或化学汽相沉积(CVD)的施加，又指包括将刚性板或柔性薄膜置于所述前面2上的物理施加。这些技术对技术人员来说是公知的。
刚性板可以是玻璃板或单晶或多晶硅板。
柔性薄膜可以是由塑料材料形成的薄膜，或商标为“Teflon”的聚四氟乙烯，或粘合带。
刚性元件还可以是蜡层。
在沉积的情况下，有利地，它是例如氧化硅(SiO2)层。
当刚性元件12是刚性板或柔性薄膜时，其可以通过分子键合(molecular bonding)或通过共晶键合来结合。在这种情况下，衬底的后表面的表面质量必须很高，否则必须抛光它。
所述刚性元件12还可以通过粘合剂来结合。
然后通过施加机械应力(箭头S)，或当其被粘接时，通过热处理以便去除将其粘接到晶片1上的粘合剂，或通过公知为卸下(通过适当的溶剂的作用分解粘合剂)的化学处理，来去除它(见图17)。
在后面部分6(或薄层6)的后面4″上可以重复图15、16和17所述的操作多次，直到它具有所需厚度为止(图6或12所示的步骤)。
最后，图18至21示例说明本发明的方法的变型，其中，在原子核素注入步骤之前(见图18)或在该步骤后立即(见图19)，将刚性元件9施加到晶片1的正面2上，因此当后面部分7被分离时，存在刚性元件9。
关于刚性元件12的描述也适用于刚性元件9，因此将不再进一步描述所述刚性元件。
所述刚性元件9具有的唯一的功能是暂时帮助对所获得的前面部分6的操作，特别是当在后面上执行的薄化操作多次重复的时候。
一旦已经获得自支撑层6的所需厚度，就可以在该方法的最后一个步骤期间，使用适当的处理，去除该刚性元件9(见图21)。可选地，可以在切割和嵌入层6后去除它。
已经描述过(不管选择的实现方式如何)的薄化方法具有可在微电子领域中日常使用的标准晶片上执行的好处，其中电子部件和/或电路利用通常的装置安置在该标准晶片上。因此，在执行本发明的方法之前，绝对不需要修改那些产生晶片的在前步骤。
一般来说，这一方法适用于在其前面上承载有或打算承载电子部件的任何衬底。
现在，将给出本发明的方法的几个具体的实例。
实例1
直径为200mm以及厚度为725μm的单晶硅晶片1，其前面2支撑电子部件和/或电路3，经受第一机械和/或化学薄化步骤。由此获得50μm厚的变薄的晶片。
然后使用1.8×1017H+/cm2的注入剂量，利用1MeV的能量在所述变薄的晶片的后面4′上执行注入H+离子的步骤。注入在环境温度下执行。平均注入深度P为15μm。
然后通过加热到400℃，将热应力施加到晶片上，这允许后面部分7的剥落到约15μm的厚度。
所获得的薄层6为35μm厚。
实例2
除了在350℃下执行热处理以及通过利用粘合带(临时刚性元件)的撕开，来去除连续整体薄膜形式的后面部分7之外，过程与用于实例1所述的相同。
所获得的薄层6为35μm厚。
实例3
除在第一机械和/或化学薄化之前，将刚性元件9沉积在晶片的前面2上之外，在前的薄化和注入步骤与实例2所述的相同。这一刚性元件9是在结合前被平面化的、通过5μm厚的氧化层而被结合的硅晶片，结合通过晶片键合实现。
所获得的薄层6为35μm厚。
实例4
除了在机械和/或化学薄化之后，晶片1为35μm厚，注入是等离子注入，注入能量为200keV，平均注入深度P为2μm，注入剂量为1×1017H+/cm2以及在400℃下执行热处理以外，这一实例重复实例1。
然后执行擦洗以便去除后面部分7。
所获得的前面部分6为33μm厚。
再次重复操作循环以便获得具有31μm的最终厚度的薄层6。
实例5
除了在机械和/或化学薄化之后，晶片1为35μm厚，注入能量为200keV，平均注入深度P为2μm，以及注入剂量为1×1017H+/cm2以外，在前的薄化和注入步骤与实例1所述的相同。
在注入前，由玻璃板构成的临时刚性元件9被结合到前面2上。
结合通过使用UV可逆粘合剂实现。
在分离后面部分7之后，所获得的前面部分6为33μm厚。
再重复操作循环两次以便在去除刚性元件9后，获得具有29μm的最终厚度的薄层6，必要时在每个周期之间将新的刚性元件9增加到正面2上。
实例6
除了在机械和/或化学薄化之后，晶片1为40μm厚，注入能量为750keV，平均注入深度P为10μm以及注入剂量为1.3×1017H+/cm2以外，在前的薄化和注入步骤与实例1所述的相同。
另外，在注入步骤前，将由玻璃板构成的刚性元件9结合到前面2上。结合通过使用UV可逆粘合剂实现。
在注入后，将由玻璃板构成的刚性元件12结合到后面。结合通过使用UV可逆粘合剂实现。
然后通过在弱化区5处的两个玻璃板之间引入刀片或空气流或压缩水来机械地去除后面部分7。
所获得的自支撑层6为30μm厚。
实例7
直径为200mm和厚度为725μm的单晶硅晶片1，其前面2支撑电子部件和/或电路3，经受第一机械和/或化学薄化步骤。由此获得具有40μm的厚度的变薄的晶片。
然后使用1.3×1017H+/cm2的注入剂量，利用750keV的能量在后面4′上执行注入H+离子的步骤。注入在环境温度下执行。平均注入深度P为10μm。
在第一机械和/或化学薄化步骤之前，将刚性元件9沉积在晶片的前面2上。所述刚性元件9为在结合之前被平面化的、经5μm厚的氧化层而被结合的硅晶片，结合通过晶片键合实现。刚性元件保持位置直到该方法结束为止，并且在已经获得所需层6的的厚度时将被去除。
然后通过加热到400℃来将热应力施加到晶片上，然后擦洗，这允许剥落后面部分7。
所获得的前面部分6为30μm厚并构成自支撑层。
在上文所述的实例中，晶片1由硅形成。
然而，其还可以由从锗、硅和锗的合金(SiGe)、碳化硅、砷化镓、磷化铟、氮化镓或氮化铝种选择的材料制成。晶片1还可以是SOI(绝缘层覆硅)型衬底。