半导体装置及其制造方法 【技术领域】
本发明涉及一种半导体及其制造方法，特别是一种包含硅化物构造的扩散层电阻单元的构造及其制造方法。
背景技术
至今，以半导体装置的微型化、高速化为目的，为了实现降低金属布线层和扩散层的接触电阻，使用了硅化物构造。
图7为表示此种扩散层电阻元件的剖面构造的图。在N型硅基板21上，通过LOCOS法或STI法形成单元分离区域22a、22b，并包围活性区域。在活性区域中形成P+型扩散层24，并只在硅化物阻止层25的开口部中，形成钛硅化物层(TiSix层)27a、27b。然后，在钛硅化物层27a、27b上设置开口部并形成金属布线层29a、29b。这样，在金属布线层29a和金属布线层29b之间通过P+型扩散层24的扩散层电阻元件被连接。
图8为表示具有硅化物的构造的另一种扩散层电阻元件的剖面构造的图。这种扩散层电阻元件，被称为中耐压扩散层电阻单元，为具有耐10V程度的高压的性能的扩散电阻单元。在N型硅基板31上，将活性区域包围着通过LOCOS法或STI法形成单元分离区域32a、32b。在活性区域中形成P-型扩散层33，离开单元分离区域32a、32b一定距离在P-型扩散层33的内侧形成比其较浅的P+型扩散层34。然后，只在如图7所示相同的硅化物阻止层35的开口部中，形成钛硅化物层(TiSix层)37a、37b。然后，在钛硅化物层37a、37b上设置开口部并形成金属布线层39a、39b。这样，金属布线层39a和金属布线层39b之间通过P+型扩散层34扩散层电阻元件被连接。中耐压扩散层电阻元件中，由于在P+型扩散层34和N型硅基板31之间形成有P-型扩散层33，所以在P+型扩散层上施加地10V左右的电压通过P-型扩散层33使电场集中被缓和，因而能够获得与图7的扩散层电阻元件的构造相比更高耐压的性能。
此外，离开单元分离区域32a、32b一定距离在P-型扩散层33的内侧形成P+型扩散层34的原因是，由于单元分离区域32a、32b和P-型扩散层33的边界面的形状，使边界面附近的P-型扩散层33中不能被适当地注入P型杂质。因此，由于此单元分离区域32a、32b和P-型扩散层33的边界面附近的耐压不足，因此不能获得高耐压的性能。
在图8的扩散层电阻元件的构造中，由于使P+型扩散层34从单元分离区域32a、32b偏离(offset)，所以P-型扩散层33从N型硅基板31的表面上露出。如果在此状态下，仅利用活性区域的表面中作为P+型扩散层34的电阻单元的部分，通过硅化物阻止层35阻止钛硅化物化，来进行钛硅化物化的形成，便会在P-型扩散层33上也分别形成钛硅化物层37a、37b。这样，由于在硅化物反应时钛将P-型扩散层33的P型杂质(例如，硼)吸收，扩散层的结点变浅，会发生所谓的结漏的问题。
【发明内容】
本发明的目的在于防止具有硅化物构造的中耐压扩散层电阻单元的结漏。
本发明的半导体装置及其制造方法仅在高浓度扩散层上，形成金属硅化物层，而在低浓度扩散层上不形成硅化物层。
通过本发明，能够防止具有硅化物构造的扩散层电阻单元的结漏。这样，能够将中耐压扩散层电阻元件，和具有硅化物构造的微型MOS晶体管在同一芯片上集成化。
【附图说明】
图1为说明基于本发明的第1实施例的半导体装置的制造方法的剖面图。
图2为说明基于本发明的第1实施例的半导体装置的制造方法的剖面图。
图3为说明基于本发明的第1实施例的半导体装置的制造方法的剖面图。
图4为基于本发明的第1实施例的半导体装置的俯视图。
图5为说明基于本发明的第2实施例的半导体装置的制造方法的剖面图。
图6为基于本发明的第2实施例的半导体装置的俯视图。
图7为现有例的半导体装置的剖面图。
图8为现有例的另一种半导体装置剖面图。
图中：1～N型硅基板；2a、2b～单元分离区域；3～P-型扩散层；4～P+型扩散层；5～硅化物阻止层；5a、5b～开口部；6，10～钛层；7a、7b、11a、11b～钛硅化物层；8～绝缘膜；9a、9b～金属布线层。
【具体实施方式】
下面，对本实施例中所涉及的半导体装置及其制造方法参照附图进行说明。
(实施例1)
就第1实施例参照附图1至附图4进行说明。图1至图3为表示此半导体装置的制造方法的剖面图，图4为此半导体装置的俯视图。如图1(a)所示，在N型硅基板1上，包围活性区域地通过LOCOS法或STI法形成单元分离区域2a、2b。在活性区域中形成P-型扩散层3，并在P-型扩散层3的内侧形成比其浅的P+型扩散层4。具体来说，将硼这类的P型杂质低浓度地离子注入到N型硅基板1的活性区域的表面上，之后进行热扩散。P-型扩散层3的杂质浓度为，例如1×1017/cm3左右，但并不限定于此。然后，在离开单元分离区域2a、2b一定距离的区域中有选择地将硼之类的P型杂质高浓度地离子注入到N型硅基板1的表面上，形成P+型扩散层4。这样，在P+型扩散层4和单元分离区域2a、2b之间，P-型扩散层3在N型硅基板1的表面上露出。
下面，如图1(b)所示，例如将由硅氧化膜组成的硅化物阻止层5在整个面上堆积，如图1(c)所示，通过将硅化物阻止层5选择性地蚀刻，在P+型扩散层4上的硅化物阻止层5上设置开口部5a、5b。此时，P-型扩散层3上堆积有硅化物阻止层5。
下面，如图2(a)所示，通过在整个面上溅射钛(Ti)形成钛层6。这样，P+型扩散层4通过开口部5a、5b与钛层6接触。之后，通过图2(b)所示地进行热处理，与P+型扩散层4接触的钛层6被部分地硅化物化，从而在P+型扩散层4的表面上分别形成钛硅化物层7a、7b。然后，如图2(c)所示，将没有硅化物化的钛层湿法腐蚀并除去。此外，图2(c)，与沿图4的俯视图的X-X线的剖面对应。
下面，如图3所示，在整个面上层叠绝缘膜8后在钛硅化物层7a、7b上开连接孔，并形成金属布线层9a、9b。
这样，金属布线层9a和金属布线层9b之间通过P+型扩散层中耐压扩散层电阻单元被连接。
下面，就本发明的第2个实施例参照附图5进行说明。
同图1至图4一样的构成部分附同一符号，并省略说明。如图5(a)所示，经过图1(a)的工序之后，在形成P+型扩散层4的N型硅基板1的整个面上通过溅射钛形成钛层10。
下面，如图5(b)所示，通过将钛层10有选择地蚀刻，在P+型扩散层4的表面上分别残留钛层10a、10b，将此以外的区域上的钛层10除去。之后，如图5(c)所示，通过进行热处理，将钛层10a、10b硅化物化，形成钛硅化物层11a、11b。
下面，如图5(d)所示，在整个面上层叠绝缘膜8后在钛硅化物层11a、11b上开连接孔，形成金属布线层9a、9b。
这样，金属布线层9a和金属布线层9b之间通过P+型扩散层4中耐压扩散层电阻单元被连接。
此外，在第1个实施例中，作为硅化物阻止层5，硅氧化膜以外的材料，也可用例如硅氮化膜。另外，在第1及第2实施例中，也可用其他的高熔点金属代替钛。另外，在第1及第2实施例中，P-型扩散层3不必与单元分离区域2a、2b相邻，也可像图6的这样在P-型扩散层4和单元分离区域2a、2b之间存在N型基板1。还有，第1及第2实施例中，虽然将通过P+型扩散层的扩散层电阻单元作为例子说明，本发明对N+型扩散层电阻单元也同样适用。